

Hochschule Pforzheim Fakultät für Technik Studiengang Technische Informatik

Bachelorarbeit zur Erlangung des akademischen Grades

BACHELOR OF ENGINEERING

Konzept und Implementierung einer SPS-Kleinsteuerung auf einem Raspberry Pi mit graphischer Programmierung und IFTTT-Funktionalität

Julian Wiche 306675

Datum: 19. Mai 2019

Erstprüfer: Prof. Dr. Karlheinz Blankenbach Zweitprüfer: Prof. Dr.-Ing. Thomas Greiner

Zusammenfassung

In dieser Bachelor Thesis soll eine speicherprogrammierbare Steuerung mittels eines Raspberry Pi nachempfunden werden. Der Fokus liegt dabei darauf, eine möglichst günstige Lösung zu schaffen, um auch Einsteigern die Möglichkeit zu bieten einfache Steuerungsprojekte zu realisieren. Das Steuerungsprogramm hierfür, soll mittels Zeichnung intuitiv in einer Weboberfläche erstellt werden können.

Schlagwörter: SPS, Kleinsteuerung, Raspberry Pi

Abstract

Concept and implementation of a PLC- minicontroller using a Rasperry Pi featuring a graphical programming interface and IFTTT-functionality

Goal of this Bachelor-Thesis is, to adapt a programmable logic controller using a Raspberry Pi. The main focus is to achieve a affordable solution, enabling yet beginners to implement trivial controlling projects. The controlling programm for which, shall be creatable intuitively using a drawing tool within a web-gui.

Keywords: PLC, minicontroller, Rasperry Pi

Eidesstattliche Erklärung

Ich, Julian Wiche, Matrikel-Nr. 306675, versichere hiermit, dass ich meine Bachelorarbeit mit dem Thema

Konzept und Implementierung einer SPS- Kleinsteuerung auf einem Raspberry Pi mit graphischer Programmierung und IFTTT-Funktionalität

selbstständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt habe, wobei ich alle wörtlichen und sinngemäßen Zitate als solche gekennzeichnet habe. Die Arbeit wurde bisher keiner anderen Prüfungsbehörde vorgelegt und auch nicht veröffentlicht.

Pforzheim, den 19. Mai 2019

Julian Wiche

Inhaltsverzeichnis

\mathbf{A}	Abbildungsverzeichnis 3								
Ta	abelle	enverzeichnis	3						
\mathbf{Q}	uellc	odeverzeichnis	3						
1	Ein	leitung	4						
	1.1	Ziel der Arbeit	4						
	1.2	Verwandte Arbeiten	5						
	1.3	Aufbau der Arbeit	5						
2	Gru	ındlagen	3						
	2.1	Prinzip Speicherprogrammierbare-Steuerung	6						
	2.2		7						
		2.2.1 Bedienoberfläche	7						
		2.2.2 Backend	9						
		2.2.3 Hardware	9						
	2.3	Versionsverwaltung	9						
	2.4	Entwicklungsumgebung)						
	2.5	C++ Library LibPiFace)						
3	Um	setzung 12	2						
	3.1	Parsen von Logikausdrücken	2						
	3.2	Automatische Prüfung von Abhängigkeiten	3						
	3.3	Benamungsschnema	3						
	3.4	Klassenstrukrur und Kanäle	3						
		3.4.1 Hardware Kanäle	3						
		3.4.2 Merker Bausteine	3						
		3.4.3 Timer Bausteine	3						
		3.4.4 Virtuelle Kanäle)						
	3.5	Laden der Programmlogik aus Datei)						
		3.5.1 Erneutes Laden der Logik zur Laufzeit	1						
	3.6	Hauptschleife und Iterationslogik	1						
	3.7	Logik Prozessor	2						
	3.8	WebSocket Server	3						
	3.9								
		3.9.1 Übersicht Komponenten	3						
		3.9.2 Apache Webserver							
		3.9.3 JavaScript Anwendung	4						

٦	r 1		1 /			1		٠	
ı	n	ha∃	Itsv	erz	e_1	ch	m	1	S

		Logik Editor CircuitVerse PHP Adapter Programme		
4	Auswertun	ng		30
5	Ausblick			31
6	Literatur			32
7	Anhang			33

Abbildungsverzeichnis

Blockdiagramm SPS	7
	8
	.5
	6
Vererbungshierarchie der Basisklasse ChannelEntity	7
Screenshot einer Logikschaltung in CircuitVerse	25
Darstellung der JSON Datenstruktur	26
Logikschaltung mit gekennzeichneten Knoten	26
Lookup Array	28
	28
Inhalt der beigelegten CD	3
ellenverzeichnis	
Liste der eingesetzten Software	3
ellcodeverzeichnis	
ellcodeverzeichnis Initialisieren der Kanäle und Entitäten	.4
Initialisieren der Kanäle und Entitäten	4
Initialisieren der Kanäle und Entitäten	
	Programm einer Easy Kleinsteuerng Klassendiagramm Aggregation der Klassen 1 Vererbungshierarchie der Basisklasse IOChannel 1 Vererbungshierarchie der Basisklasse ChannelEntity 1 Screenshot einer Logikschaltung in CircuitVerse 2 Darstellung der JSON Datenstruktur 2 Logikschaltung mit gekennzeichneten Knoten 2 Lookup Array 2 Programm Ablaufplan 2 Inhalt der beigelegten CD 3

1 Einleitung

Speicherprogrammierbare Steuerungen oder kurz SPS tauchen überall dort auf, wo große elektrische Maschinen eingesetzt werden. Dies ist vor allem in der Industrie der Fall. Ihr kleiner Bruder ist die Kleinsteuerung. Sie bietet die selben Kernfunktionen, hat jedoch eine deutlich kleinere Anzahl an Ein- und Ausgängen. Sie werden häufig von Elektroinstallateuren eingesetzt, wenn eine klassische Verbindungsprogrammierte Steuerung zum Beispiel durch Drahtbruch oder defekte Spulen in eingesetzten Relais nicht mehr korrekt funktionieren. Der Hersteller Eaton hat mit seinem Produkt "Easy" genau diese Zielgruppe im Blick. Die Programmierung erfolgt hier, als würde man klassische Schütz-Kontakte in Reihe schalten. Die Einstiegsgeräte sind relativ preiswert, doch kauft man sich in eine proprietäre Produktwelt ein, welche aufgrund von inkompatiblen Bauteilen und Bussystemen schwer wieder zu verlassen ist. So gestaltet sich die Erweiterung einer bestehenden Steuerung um die Möglichkeit einer Fernabfrage übers Internet als nahezu unmöglich, oder setzt den Austausch der kompletten Steuerung voraus. Dabei sind Ein- und Ausgänge doch eigentlich das selbe wie an jedem Raspberry Pi vorhandene GPIOs. Auf Basis dieser Überlegung und günstigen Preisen hierfür, entstand die Idee eine Lösung mittels Raspberry Pi zu erarbeiten.

1.1 Ziel der Arbeit

Ziel dieser Arbeit ist es dabei vor allem eine möglichst günstige Möglichkeit zu schaffen um eine Steuerung zu realisieren, welche intuitiv programmiert werden kann und die Grundsätzliche Funktion der vorher eingesetzten Easy Steuerung um Funktionen zur Fernabfrage übers Internet und weitere Funktionen erweitert. Dabei soll das Projekt mittels Git versioniert werden um es anderen Entwicklern auf GitHub als Open-Source Software zur Verfügung zu stellen. Dabei wird das Projekt als MIT Lizensiert, was eine Modifikation sowie private und gewerbliche Nutzung und Verbreitung ausdrücklich gestattet.

1.2 Verwandte Arbeiten

Weitere Projekte mit denen ähnliches möglich ist, sind hierbei das Kommerzielle Projekt Codesys *REF*. Auch zu nennen ist das Projekt Open-PLC *REF*

1.3 Aufbau der Arbeit

(TODO: Aufbau der Arbeit fertigstellen)

2 Grundlagen

(TODO: Struktur Grundlagen einfügen)

2.1 Prinzip Speicherprogrammierbare-Steuerung

Die Grundsätzliche Funktion einer Speicherprogrammierbaren Steuerung oder SPS ist, die Ermittlung der Ausgangswerte bzw. Schalterstellung durch eine logische Verknüpfung der Eingangswerte.[1] Im einfachsten Beispiel, könnte ein an einen Eingang angeschlossener Schalter als Sensor dienen. Als Aktor könnte eine Leuchte dienen. Der Benutzer der Steuerung muss nun durch eine Logik für jeden Ausgang festlegen, in welchen Fällen dieser Ausgang aktiv sein soll. Doch wieso schließt man dann nicht einfach die Leuchte direkt an den Schalter an? Dies wäre bei einer einfachen Lampensteuerung sicherlich zu bevorzugen, jedoch handelt es sich bei den Szenarien die mit einer solchen Steuerung realisiert werden für Gewöhnlich um deutlich komplexere Verschaltungen. Bei der klassischen Installation für eine Torsteuerung Beispielsweise, wären mehrere Elektromechanische Relais, auch Schütze genannt nötig. Zudem bedürfte ein automatisches schließen des Tores ein Zeitrelais. Der Verdahtungsaufwand und Platzbedarf wären relativ hoch. Führt man stattdessen jedoch alle benötigten Sensoren auf eine Speicherprogrammierbare Steuerung wird der Verdrahtungsaufwand erheblich reduziert, was zu einer höheren Übersichtlichkeit führt und weniger Potential für Fehler bietet. Auch zieht eine Änderung im Logischen verhalten der Steuerung dann für gewöhnlich keinerlei Verdrahtungsänderungen mehr nach sich. Zuletzt sind auch die Kosten für Speicherprogrammierbare Steuerungen inzwischen auf einem Niveau, was klassische Steuerungen schnell unwirtschaftlich macht.

Power supply Central processing Output nput unit (CPU) load ensing d p device evices u Memory u program data Optical Isolation Isolation

PLC System

Programming device

Quelle: https://instrumentationforum.com/t/architecture-of-plc/7059

Abbildung 2.1: Blockdiagramm SPS

2.2 Ausgangssituation

Als Vorbild für dieses Projekt dient die Kleinsteuerung Easy vom Hersteller Eaton. Das Einstiegsmodell bietet hier acht Eingänge und vier Ausgänge. Das Logikprogramm, welches die Eingänge der Steuerung logisch mit den Ausgängen verbindet wird hier, auf einem kleinen Display, direkt am Gerät erstellt. Dabei stehen neben den physikalischen Ein- und Ausgängen auch Zeitfunktionen oder Zählerbausteine zur Verfügung. *Erweiterbar* Im Programmiermodus wird links einen Pluspol und rechts einen Minuspol Symbolisiert. Der anzusteuernde Ausgang, welcher obligatorisch ist, steht dabei stets ganz rechts. Der Strompfad kann nunmehr bis zum Pluspol durch gezeichnet werden, oder aber durch Sensoren unterbrochen und verzweigt werden. Aus diesem Schaltplan werden dann die booleschen Gleichungen gewonnen, die die Steuerung im Betrieb durchläuft um die Werte der Ausgänge zu bestimmen.

2.2.1 Bedienoberfläche

Eine ähnliche Vorgehensweise ist auch in diesem Projekt geplant. Da der Raspberry Pi Netzwerkfähig ist, wurde jedoch anstatt einem Display am Gerät eine Bedien-




Abbildung 2.2: Programm einer Easy Kleinsteuerng

oberfläche gewählt, welche im Internetbrowser bedienbar ist. Als Basis für die Programmieroberfläche, wurde das Projekt CircuitVerse *REF* herangezogen. Hierbei handelt es sich um einen Logiksimulator, in welchem komplexe Logikschaltungen durch Drag&Drop erstellt werden können. Das Quelloffene Projekt ist auf GitHub *REF* verfügbar und dank der MIT *REF* Lizenz zur Erweiterung und Modifikation freigegeben. Dabei musste das Projekt vor allem durch eine Funktion ergänzt werden, um die Erstellte Logik in einem Format zu Exportieren, welche vom Backend verstanden wird. Weiterhin musste die zur Verfügung stehenden Ein- und Ausgänge dahingehend modifiziert werden, dass nur Schaltungen erstellt werden können, die auch vom Backend verstanden werden. Im Vorbild kann der Schaltplan auch Laufzeitinformationen wiedergeben. So wird ein (symbolisch) unter Spannung stehender Zweig als breite Linie dargestellt, während unbestromte zweige schmal gezeichnet werden. Dies Laufzeitinformationen sollen in dieser Bachelorarbeit ebenfalls dargestellt werden.

2.2.2 Backend

Als Schnittstelle zwischen Hardware und Bedienoberfläche wird eine Software eingesetzt, die das vom Benutzer erstellte Logikprogramm kontinuierlich durchläuft, und somit sicherstellt, das eine Änderung an einem Eingang, der Ablauf eines Timers etc. die Werte der davon abhängigen Ausgänge entsprechend verändert. Wie dies im Vorbild der Easy Kleinsteuerung gelöst wird, bestand kein Einblick.

2.2.3 Hardware

Wie schon vorab beschrieben, bildet ein Raspberry Pi die Grundlage für dieses Projekt. Dieser bietet von Haus aus einige GPIOs, welche dazu verwendet werden können um Sensoren abzufragen oder um Aktoren anzusteuern. Jedoch viel die Entscheidung darauf, eine Erweiterungskarte (HAT) zu diesem Zweck einzusetzen. Dies dient erstmals zum Schutz des Raspberry Pi, zudem bietet das eingesetzte Board jedoch Leuchtdioden an den Ausgängen, sowie Taster an den Eingängen, was das Testen erheblich vereinfacht. Da der Anschluss per SPI erfolgt, können theoretisch mehrere solcher Boards parallel betrieben werden.

2.3 Versionsverwaltung

Da im bisherigen Studium lediglich auf SVN als Versionsverwaltung tiefer eingegangen wurde wobei eine Versionsverwaltung für ein Projekt dieser Größe als notwendig erachtet wurde, fiel der Gedanke auf GIT. Git ist eine dezentrale Versionsverwaltung, die Notwendigkeit für einen Versionierungsserver entfällt hierdurch. Jedoch ist es in Git möglich ein- oder mehrere sogenannte Remotes hinzuzufügen. Das sind entfernte Git-Repositorys die mit dem lokalen Repository synchronisiert werden können. In der Praxis wird Git häufig eingesetzt, weshalb sich diese Bachelorarbeit als Einarbeitung anbot. Zunächst wurde ein lokales Git Repository erstellt, welches in Folge mit einem Remote-Repository auf GitHub verbunden wurde. Angedacht war ein Development-Branch und jeweils ein Feature Branch welcher nach Vollendung des entsprechenden Features in den Development Branch zurückgeführt werden soll. Darüber hinaus, soll ein Tagging erfolgen. Dabei soll für

jeden Zeitbalken *WORD* im, in der vorhergehenden Projektplanung erstellten Gantt Diagramm, ein Tag erstellt werden.

2.4 Entwicklungsumgebung

Ein Problem dass dieses Projekt bietet ist, dass nicht direkt auf dem Zielsystem entwickelt wird. Das hat zur Folge, dass das Programm entweder auf dem Entwicklungssystem Crosskompiliert werden muss, oder die Quelldateien auf das Zielsystem kopiert werden müssen um sie dort zu kompilieren. Da das Aufsetzen eines Crosskompilers inklusive der dazu nötigen Toolchain als zu Aufwändig erachtet wurde, blieb nur der Weg das Projekt direkt auf dem Zielsystem zu übersetzen. Um sich die Arbeit zu erleichtern wurde nach einer Entwicklungsumgebung recherchiert, die ein Übersetzen über eine SSH Verbindung zulässt. NetBeans bietet diese an, dabei wird entweder das gesamte Projekt beim Übersetzen per SSH auf das Zielsystem übertragen und dort übersetzt, oder es kann ein Mountpunkt definiert werden, an dem eine Systemfreigabe eingehängt ist (z.B. Samba-Freigabe). Im Laufe des Projektes wurde eigens dafür ein Samba Server auf dem Zielsystem installiert. Von nun an konnte also in der Entwicklungsumgebung direkt auf den Dateien des Raspberry Pi gearbeitet werden, wobei per Tastendruck eine SSH Verbindung aufgebaut wird um auf dem Zielsystem »make« auszuführen. Dabei werden sämtliche Comiler Ausgaben in einem Fenster angezeigt. Auch Debugging ist auf diesem Wege möglich.

2.5 C++ Library LibPiFace

Wie im vorhergenenden Abschnitt *REF* beschrieben, bildet die Erweiterungskarte PiFace Digital 2 *REF* die Grundlage für diese Bachelorarbeit. Im Lieferumfang befindet sich eine in C geschriebene Library inklusive eines Lauffähigen Tests, welche ebenfalls auf GitHub unter https://github.com/piface/libpifacedigital zu finden ist. Diese Library stützt sich wiederrum auf die Library https://github.com/piface/libmcp23s17 welche den verbauten SoC über SPI anspricht. Im Laufe der Arbeiten fiel jedoch auf, dass die C Library nicht alle benötigten Funktionen enthielt. Da der Quellcode vorlag, und die Lizensierung Veränderungen am Quellcode zulässt, lag

die Überlegung nahe die benötigten Funktionen direkt in der Library zu ergänzen anstatt sie im eigentlichen Projekt unterzubringen. Weiterhin schien es auch ein erstrebenswertes Lernziel zu sein, das Erstellen und Übersetzen von statisch bzw. dynamisch gelinkten Bibliotheken kennenzulernen. Zuletzt schien es schlichtweg die Sauberste Lösung zu sein. Zunächst wurde angenommen, dass sich auch mehrere Hardwaremodule per SPI mit einem einzelnen Rasperry Pi verbinden lassen. Dies ist technisch auch möglich, so bieten die eingesetzten Boards die Möglichkeit über einen Jumper eine Hardwareadresse einzustellen. Der Hersteller bot auch die passende Hardware an, um mehrere Boards mit einem Rasperry Pi zu verbinden. Jedoch wurden diese scheinbar mangels Nachfrage aus dem Sortiment genommen. Obwohl eine Bastellösung es immer noch ermöglichen würde, ist der Aufwand hierfür sehr hoch und scheint unwirtschaftlich. Leider wurde bis zu dieser Erkentniss schon einiges an Energie darin investiert, mehrere Boards zu unterstüzen. Dies ist auch der Grund wieso ein Objektorientierter Ansatz in C++ gewählt wurde - eine Instanz für jedes Harwaremodul. Ein weiterer Grund war, dass die Anwendung ohne Caching nicht performant genug war. Das heißt die zeitliche Lücke zwischen einer Änderung an einem Eingang bis zu dessen Auswirkung am Ausgang war deutlich spürbar. Dafür wurden Methoden vorgesehen, um das Caching ein un auszuschalten - bei eingeschaltetem Caching verändern die Methoden um Bytes und Bits zu schreiben, lediglich den Wert einer Instanzvariable. Derzeit muss das leeren des Chaces explizit mittels Aufruf der Methode flush() erfolgen. Über ein Automatisches verfahren wurde nachgedacht, jedoch erwies sich der manuelle Aufruf als einfacher.

3 Umsetzung

(TODO: Struktur Umsetzung einfügen)

3.1 Parsen von Logikausdrücken

Das Ziel dieses Projektes ist es, dass die Ausgänge der Steuerung in Abhängigkeit von Eingängen wie physikalischen Eigängen oder zum Beispiel Timer-bausteinen ein beziehungsweise ausgeschaltet werden. Dafür ist in einer Textdatei für jeden Ausgang eine Zeile vorgesehen. Eine Zeile beginnt hierbei mit dem zu definierenden Ausgang, also zum Beispiel Ho1, worauf ein Gleichheitszeichen zu folgen hat. Der gesamte Ausdruck hinter dem Gleichheitszeichen wird zur Laufzeit des Programms durchlaufen, wobei jedes vorkommende Paar von [und] durch eine Null oder eine Eins ersetzt. Innerhalb der Klammern, findet sich gleich genau wie bei dem Bezeichner vor dem Gleichheitszeichen, die jeweilige Bezeichnung der Abhängigkeit. Lautet die Zeile also etwa Ho0= [Hi0] & [Hi1] so wird die Komplette erste Klammer durch den Wert von Hi0 ersetzt, wärend die zweite Klammer durch den Wert von Hil ersetzt wird. Daraus ergibt sich dann, vorausgesetzt Hil und Hil sind im Zustand »Ein«, Ho0= 1 & 1. Das für den Leser offensichtliche Ergebnis dieser Gleichung ist 1 oder "true". Jedoch gestaltet sich eine programmatische Lösung des Problems als deutlich komplexer. Denn sobald mehr als drei Ausdrücke im Spiel sind, müssen wie bei klassischer Mathematik Rechenregeln befolgt werden. Punkt vor Strich sowie die Beachtung von Klammern. Dabei kann ein Ausdruck beliebig Komplex sein. Eine Rechersche nach Ansätzen führte zu Stackoverflow. (Siehe ¹ und ²) Dieser Ansatz löste genau das Problem und wurde somit in das Projekt übernommen.

Abr. 11.03.2019 https://stackoverflow.com/questions/8706356/boolean-expression-grammar-parser-in-c/8707598#8707598

²Abr. 11.03.2019 http://coliru.stacked-crooked.com/a/c40382620fb75b75

3.2 Automatische Prüfung von Abhängigkeiten

Ein Problem was sich mit dem Einbinden der Lösung zum Parsen der Logikausdrücke ergab, war die Abhängigkeit zu Boost. Auf dem Desktop Computer auf dem die Lösung getestet wurde, konnte das Projekt dank installiertem boost Paket ohne Probleme übersetetzt werden. Da es sich bei dem Zielsystem jedoch um eine ARM Architektur handelt, musste der code dort Übersetzt werden. In den Paketquellen des dort installieren Raspian, ist jedoch eine ältere Version des Boost Pakets hinterlegt, was dazu führt dass Boost manuell heruntergeladen und gebaut werden muss. Obwohl sich dieses Problem im Laufe der Zeit durch aktualisierung des Paketes in den Paketquellen von Raspian von selbst lösen wird, muss dennoch geprüft werden ob die installierte Version den Ansprüchen genügt. Hierfür wurde ein Bash script erstellt, welches auch alle weiteren abhängigkeiten Prüft und gegebenenfalls installiert. Dazu zählen auch die in *REF* erwähnten Bibliotheken um die Hardware anzusprechen und wie in *REF* erwähnt der verwendete Kompiler.

3.3 Benamungsschnema

Nachdem die Auswertung beziehungsweise das Parsing der Logikausdrücke funktionierte, sollte auch die Auswertung der Bezeichner automatisiert werden. Ein Benamsungsschema wurde dabei schon vorher erdacht. Es besteht aus einem führenden Großbuchstaben, gefolgt von einem Kleinbuchstaben und einer Zahl. Dabei wird der führende Buchstabe als Kanal bezeichnet, der zweite als Entität und die Ziffer als Pin-Nummer. So könnte zum Beispiel der Buchstabe $^{y}H^{x}$ den Kanal Hardware beschreiben, welcher wiederrum die Entitäten $^{y}i^{x}$ für Input und $^{y}o^{x}$ besitzt, welche jeweils ein Byte, also 8 Bits oder Pins haben.

3.4 Klassenstrukrur und Kanäle

Im Programm werden die zuvor beschriebenen Kanäle von einem Abkömmling der Basisklasse »IO_Channel« (siehe Abb. 3.2) repräsentiert. Wobei jeder Kanal als Eigenschaft eine Map mit Entitäten führt, welche durch Objekte des Typs »Channel Entity« (siehe Abb. 3.3) repräsentiert werden. Eine Entität wiederum weiß,

wie groß ihre Breite ist, also wie viele Bits sie hat und ob sie nur lesbar oder auch beschreibbar ist. Eine weitere Klasse »IO_Channel_AccessWrapper« (siehe Abb. 3.1) bündelt alle vorhandenen Kanäle inklusive der jeweiligen Entitäten. Zudem erleichtert Sie mittels Überladung der Array-Operatoren den Zugriff. Ein Zugriff ist dann wie in Listing 3.2 gezeigt wird möglich. Dazu müssen die Entsprechenden Kanäle vorher wie in Listing 3.1 zu sehen initialisiert und einer Instanz der Klasse »IO_Channel_AccessWrapper« übergeben werden. Der für den späteren Zugriff auf den Kanal nötige Buchstabe, wird in diesem Zuge festgelegt, während die Buchstaben der untergeordneten Entitäten Bestandteil des jeweiligen Kanals sind und dementsprechend dort definiert werden.

Quellcode 3.1: Initialisieren der Kanäle und Entitäten

```
// Initially read the timers config
std::string fn_timers = "timers.conf";
```

Quellcode 3.2: Zugriff auf Kanal und Entität exemplarisch




Abbildung 3.1: Klassendiagramm Aggregation der Klassen

Zu sehen ist die Aggregation zwischen dem »IO_Channel_AccessWrapper« den Kanälen »IO_Channel« und den Entitäten »Channel_Entity«. Alle Kanäle werden von dem »IO_Channel_AccessWrapper« zusammengefasst. Ein Zugriff erfolgt ausschließlich über diesen Weg.




Abbildung 3.2: Vererbungshierarchie der Basisklasse IOChannel




Abbildung 3.3: Vererbungshierarchie der Basisklasse ChannelEntity

Die Entitäten erben von der Basisklasse Entity. Sie überschreiben Methoden um lesend oder schreibend, entweder auf den gesamten Inhalt auf einmal oder Bitweise auf den Inhalt zuzugreifen. Dafür sind die Methoden read_pin, write_pin beziehungsweise read_all und write_all vorgesehen.

3.4.1 Hardware Kanäle

Der Wohl wichtigste Kanal ist der Hardware Kanal. Die Klassenstruktur in Abb. 3.2 zeigt, dass alle Kanäle eine gemeinsame Basisklasse haben. Der Hardware Kanal ist eine Spezialisierung der Basisklasse, welche spezifische Funktionen für die Entsprechende Hardware beherbergt. So finden sich hier Methoden zur Steuerung des Caching sowie ein blockierender Aufruf, welcher auf einen Interrput an der Hardware reagiert. Die Funktionen für den schreibenden und lesenden Zugriff auf die Ein- und Ausgänge der Hardware, sind in Entitäten gekapselt. Für eben jenen Zweck existieren zwei Spezialisierungen der »Channel_Entity« (siehe Abb. 3.3) Basisklasse, welche für den Zugriff mit »i« für den Eingang (input) beziehungsweise »o« für den Ausgang (output) referenziert werden.

3.4.2 Merker Bausteine

Die erste Erweiterung, welche wie in Abb. 3.1 zu sehen mit dem Buchstaben M referenziert wird, sind Memory Bausteine. Da ein Memory Baustein nicht richtungsorientiert sind, das heißt es existiert keine Eingangs oder Ausgangsgröße, wurde hier vom Benamsungsschema für Entitäten abgewichen. Eine Referenzierung ist hier mittels eines oder mehrerer Buchstaben geplant. Somit bietet ein Merker Baustein Platz für 8 Zustandswerte pro verwendeter Entität. Bislang ist lediglich die Entität aa angelegt, wobei geplant ist die Anzahl an Buchstaben beziehungsweise Entitäten durch einen Konstruktorparameter nach Außen zu führen, womit die Anzahl wie in Abb. 3.1 zu sehen beim Einfügen bestimmt werden könnte, oder in einem weiteren Schritt in eine Konfigurationsdatei exportiert werden kann.

3.4.3 Timer Bausteine

Timer Bausteine waren die wohl komplexesten Bausteine. Eine Verzögerung im Programmablauf bedeutet entweder ein blockieren, was aber bedeuten würde, dass das Programm in dieser Zeit auch nichts anderes tun kann und somit nicht auf Ereignisse reagieren kann. Die andere alternative ist Multithreading, also das Einführen von Parallelen Handlungssträngen, welche weitere Probleme bringen. So muss zum Beispiel beim Zugriff auf gemeinsam genutzte Ressourcen dafür sorge getragen wer-

den, dass nicht gelesen wird während gerade geschrieben wird. Des weiteren musste die Hauptschleife überarbeitet werden. Bislang wurde die Programmlogik bei jedem eintreten eines Hardware-Ereignisses genau einmal durchlaufen. Jedoch muss die Programmlogik nun auch durch Ablauf eines Timers erneut durchlaufen werden. Gelöst wurde dies mithilfe einer Binären Variable als Schalter, welche zusammen mit eines Mutex zur Vermeidung von gleichzeitigem Zugriff, und einer Condition Variable zur Benachrichtigung des Hauptprozesses, in die Klasse »iterationSwitchGuard« gekapselt wurde. Ein Timerbaustein (mehrere sind Theoretisch möglich), bietet 8 Konfigurierbare Timer. Dabei gibts es eine Entität um einen Timer auszulösen *t" (Trigger) und eine Entität, welcher als Ausgang fungiert »o« (Output). So ergibt sich in der Programmlogik die selbe Syntax, welche sich auch bei Hardwarekanälen bietet: Ein explarisches triggern des Timers 3 würde erfolgen, indem eine Zeile der Logikdatei mit $Tt3=\emptyset$ beginnt. Eine Verwendung des Ausgangswertes desselben Timers, würde durch integrieren des Bezeichners »/To3/« in die Logikzuweisung eines anderen Bezeichners erfolgen. Die Parametrisierung des Timers erfolgt durch einbinden einer Konfigurationsdatei (siehe Listing 3.3) hierbei lassen sich für jeden Timer eine Einschaltverzögerung sowie eine Ausschaltverzögerung definiert werden. Jeder Wert ungleich null bewirkt eine Verzögerung, eine gleichzeitige Nutzung von Ein und Ausschaltverzögerung ist möglich. Werte gleich null bewirken eine sofortige Anderung am Ausgang, sobald sich der Eingangswert verändert. Beim Einlesen der Konfiguarionsdatei werden sämtliche Leerzeichen entfernt. Zudem kann mit einem Semikolon »; « oder einer Raute »#« ein Kommentar eingeleitet werden, welches alle restlichen Zeichen der Zeile beim Einlesen entfernt. Die Verzögerungszeiten sind in Millisekunden anzugeben, wobei die Reihenfolge der nicht sukzessive erfolgen muss. Der Maximalwert beläuft sich auf 4.294.967.295, was die größte in unsignes long darstellbare Zahl ist und umgerechnet etwa 49 Tagen entspricht.

```
timer =T 0
powerOnDelay=5000
powerOffDelay=0

timer=T7
powerOnDelay=1000
powerOffDelay=1000

timer=T1
powerOnDelay=10000
powerOffDelay=4294967295
```

Quellcode 3.3: Beispiel der Timer Konfigurationsdatei

3.4.4 Virtuelle Kanäle

Virtuelle Kanäle sind ein Konzept dass die Kommunikation der Steuerung mit entfernten Endpunkten ermöglichen. Ein Virtueller Kanal ist hierbei lediglich ein veränderter Memory Baustein, welcher entgegen entgegen anders als ein normaler Memory Baustein wieder richtungsorientiert ist. Das heißt es gibt eine Eingangs-Entität und eine Ausgangs-Entität. Hierbei muss beachtet werden, dass die Perspektive so gesetzt ist, dass ein Eingang die extern empfangenen Daten beinhaltet. Während in den Ausgang geschrieben wird. Die Gegenseite bildet der in *REF* beschriebene WebSocket Server, beziehungsweise was auch immer die Gegenseite bildet. Das kann das WebFrontend *REF* dieses Projektes sein, oder auch jeder andere WebSocket fähige Client. Angedacht ist auch die Implementierung eines WebSocket Clients in das Backend, womit sich zwei Einheiten verbinden ließen.

3.5 Laden der Programmlogik aus Datei

Das Logikprogramm wurde im nächsten Schritt in eine Textdatei ausgelagert. Sie soll künftig von der grafischen Benutzeroberfläche automatisch erstellt werden können, kann aber nach wie vor auch von Hand erstellt werden. Die Datei enthält einen Ausgang pro Zeile, gefolgt von einem Gleichheitszeichen und den Abhängigkeiten. Zeichen die auf ein Semikolon folgen, werden dabei als Kommentar gewertet und ausgelassen. Sie wird bei Programmstart eingelesen und verbleibt dann im Speicher. Zum Speichern der Daten wird ein "Vector« benutzt, welcher für jede Zeile der

Logikdatei einen weiteren Eintrag erhält. Da vor einem Gleichheitszeichen lediglich ein Ausgang stehen darf (z.B. ?? Zeile 1: "Hoo"), ist somit jeder Eintrag des Vectors die Definition genau einer Abgeschlossenen Zuweisung. Bei Mehrfacher Definition eines Ausgangs, überschreibt die spätere Definition die vorangegangene.

```
[HiO]
                [Hi1]
                                     [Hi3]
                                                        [Hi5]
HoO =
                           [Hi2]
                                               [Hi4]
                                                                  [Hi6]
                                                                           [Hi7]
Ho1 =
       [HiO]
                [Hi1]
                           [Hi2]
                                     [Hi3]
                                               [Hi4]
                                                        [Hi5]
                                                                  Гні61
                                                                           [Hi7]
Ho2 = \Gamma Hi01
                                                                          [Hi7]
                [Hi1]
                           [Hi2]
                                     [Hi3]
                                               [Hi4]
                                                        [Hi5]
                                                                 [Hi6]
Ho3 = [Hi0]
                [Hi1]
                           [Hi2]
                                     [Hi3]
                                               [Hi4]
                                                        [Hi5]
                                                                 [Hi6]
                                                                           [Hi7]
Ho4 = [Hi0]
                [Hi1]
                           [Hi2]
                                               [Hi4]
                                                        [Hi5]
                                     [Hi3]
                                                                 [Hi6]
                                                                           [Hi7]
Ho5 = [Hi0]
                [Hi1]
                           [Hi2]
                                     [Hi3]
                                               [Hi4]
                                                        [Hi5]
                                                                 [Hi6]
                                                                          [Hi7]
Ho6 = [Hi0]
                                               [Hi4]
             | [Hi1]
                           [Hi2]
                                     [Hi3]
                                                        [Hi5]
                                                                 [Hi6]
Ho7 = ( [Hi0] & [Hi1] ) | ( [Hi2] & [Hi3] )
                                                       | ( [Hi4] & [Hi5] ) | ( [Hi6] & [Hi7] )
```

Quellcode 3.4: Beispiel der Programmlogik Datei

3.5.1 Erneutes Laden der Logik zur Laufzeit

Zum erneuten einlesen der Logik, wurde ein Signalhandler vorgesehen, welcher auf das Signal SIGUSR1 hört. Die entsprechende Funktion ließt dann die Logikdaten erneut ein und überschreibt damit die vorherige Version im Speicher. Damit muss die Steuerung nicht neu gestartet werden und ermöglicht das Steuerungsprogramm zur Laufzeit zu verändern.

3.6 Hauptschleife und Iterationslogik

Das Logikprogramm liegt nun im Speicher und das Programm betritt die Hauptschleife. Doch treibt ein einfaches polling die Auslastung des Prozessors unnötig nach oben. Nun könnte nach jedem Durchlauf eine gewisse Zeit gewartet werden, bevor eine neue beginnt. Doch das verringert die Reaktionszeit der Steuerung. Die beste Lösung findet sich direkt im Treiber des PiFaceDigital. Hier bietet sich eine Funktion, die bis zum Eintreten einer Veränderung der Eingangswerte blockiert. Intern Eingesetzt wird hier ein Epoll, welcher einen File descriptor auf einen der GPIOs des Raspberry Pi überwacht und diesen somit als Interrupt Kanal nutzt.

3.7 Logik Prozessor

Den Kern des Projektes bildet der in Quellcode 3.5 gezeigte Logikprozessor. Es ist eine Methode, welche den in Unterabschnitt 3.5 geladenen Logik-Vektor zeilenweise durchläuft. Im ersten Schritt wird die Zeile nun auf Vorhandensein eines Gleichheitszeichens hin überprüft (Quellcode 3.5 Zeile 194). Eine Zeile ohne Gleichheitszeichen wird hierbei schlicht verworfen. Andernfalls wird zunächst der Teil vor dem Gleichheitszeichen näher untersucht. Dabei wird sichergestellt dass der Bezeichner aus drei Zeichen besteht, wobei die ersten beiden alphabetisch und der letzte numerisch sein muss. Diese drei Teile werden dann (Zeile 200-202) für die weitere Verarbeitung gespeichert. Der fertig ausgewertete Teil nach dem Gleichheitszeichen, auf dessen Verarbeitung nachfolgend noch etwas genauer eingegangen wird und der nunmehr entweder 0 oder 1 ist, wird dem entsprechenden Kanal nun zugewiesen. Wie in Quellcode 3.5 Zeile 222 zu sehen, wird nun eine Instanz chn1 der Klasse IO_Channel_AccessWrapper für den eigentlichen Zugriff auf die Ressource verwendet. Zuvor müssen jedoch die vorher gespeicherten Teile des Bezeichners eingefügt werden verwendet. (Siehe Unterabschnitt 3.4» Klassenstrukrur und Ka $n\ddot{a}le$ «). Zudem wird dem Bezeichner in diesem Zuge ein Wert zugewiesen. Um diesen zu erhalten muss nun die Gleichung gelöst werden. Diese beinhaltet ebenfalls Bezeichner, welche vom Funktor replaceIdentifier durch dessen aktuellen Wert ersetzt wird. Zurück gegeben wird ein String, welcher nun nur noch aus Binärzahlen, arithmetischen Operatoren (& für und bzw. | für oder) und Klammern besteht. Die eigentliche Lösung der Gleichung erfolgt dann mittels eines Funktionsaufrufes auf einen in Boost Spirit geschriebenen Parser (siehe Unterabschnitt Unterabschnitt »3.1 Parsen von Logikausdrücken«).

```
void logicEngine(IO_Channel_AccesWrapper& chnl, std::vector<std::string>& softLogic){
186
187
       bool
                         dbg
                                          true;
       std::string delimiter
188
       size t
                         found;
189
190
       // Iterates over Vercor row by row.
191
       for (std::string softLogicRow: softLogic) {
192
193
           // Splits the output string by the '=' sign in two parts, if found.
           if ((found = softLogicRow.find('=')) != string::npos){
194
                // The part before the '=' is the "output" to which the result will be asigned to
195
               string asignedEntityStr
                                               = softLogicRow.substr(0,found);
196
               if(asignedEntityStr.size() != 5){
197
198
                   throw std::invalid_argument(errMsg);
199
                       c_io_channel
                                           = asignedEntityStr.at(1);
200
               char
               char
                       c_channel_entity
                                          = asignedEntityStr.at(2);
201
               int
                       c_pin_num
                                           = asignedEntityStr.at(3) - '0';
202
203
              // String after '=' is equation including variables called identifiers (e.g. [HoO] ),
              // arithmetic operators ( &, | ) and round brakets. Also allowed are literals (0 or 1)
205
206
              string equationStringVariables = softLogicRow.substr(found+1, string::npos);
207
              // Instantiate the replace-identifier Functor/Class thats used to
208
209
              // inject the IO_Channel_AccessWrapper instance into the actual replace-function.
              replaceIdentifier rplacIds(chnl);
210
211
              // Replaces every occurance of a Identifier by its current state. (e.g. [HiO] => 1 / 0
              213
214
215
216
217
              // Eventually the logic string will be evaluated (e.g. "!0 & 1 | 1" => 1)
218
219
              bool logic_equation_res = evaluateLogicString(equationStringLiterals);
220
              // And is then assigned to the Identifier before the '='
221
222
              chnl [c_io_channel] [c_channel_entity] -> write_pin(logic_equation_res, c_pin_num);
```

Quellcode 3.5: Logik Engine

3.8 WebSocket Server

3.9 Benutzeroberfläche

(TODO: Grafik Erstellen)

3.9.1 Übersicht Komponenten

Die eigentliche Anwendung ist Hauptsächlich in HTML und JavaScript und wird im Browser des Benutzers ausgeführt. Um die Benutzeroberfläche mit dem Rest der

Anwendung kommunizieren zu lassen, bedarf es mehrerer Komponenten. Obwohl der Hauptteil der Anwendung über JavaScript Websockets eine direkte Verbindung vom Browser zum Backend herstellt, wird als direkte Schnittstelle zum Browser ein Apache2 Webserver eingesetzt. Dieser wird um das Proxy-Modul modproxy erweitert was es ermöglicht an das Backend gerichtete Anfragen mit dem WebSocket Header auf die lokale loopback Adresse 127.0.0.1 weiterzuleiten, während alle sonstigen Anfragen vom Webserver direkt beantwortet werden können. Zum einen wird hierdurhe die Konfiguration von Verschlüsselten Verbindungen über SSL und den Abruf der dazu nötigen Zertifikate erheblich vereinfacht, denn einige Zertifizierungs-Anbieter wie zum Beispiel Let's Encrypt *REF* bieten extra auf Apache zugeschnittene Scripte, die ebendies fast vollständig Automatisieren. Zum anderen ist es so möglich die Auslieferung der HTML und JavaScript Quellen an den Webserver zu delegieren, anstatt bei einer eigenen Implementierung Sicherheitslücken und Performance-Probleme zu riskieren. Weiterhin ermöglicht es dieser Ansatz auch PHP Scripte zu verarbeiten, dies wird zum Beispiel eingesetzt um Konfigurationsdateien vom Browser auf dem Server abzulegen, oder durch dem Backend Signale zu senden wenn es die Logikdatei erneut einlesen soll.

3.9.2 Apache Webserver

3.9.3 JavaScript Anwendung

3.9.4 Logik Editor CircuitVerse

Die Wahl für einen Graphischen Logikeditor fiel auf den mit der MIT Lizenz gekennzeichneten Editor CircuitVerse *REF*. Die Lizenzierung gestattet es, das Programm zu verändern und weiter zu verbreiten. Der in Abbildung 3.4 gezeigte Screenshot, zeigt den Aufbau des Editors. Im linken Abschnitt kann dabei zwischen verschiedenen Bauteilen gewählt werden, welche dann per Drag & Drop auf die rechts daneben befindliche Zeichenfläche gezogen werden können. Grüne Punkte kennzeichnen dabei die Anschlussknoten, welche dann wiederum durch ziehen mit gehaltener linker Maustaste miteinander verbunden werden können. CircuitVerse bietet überdies die Möglichkeit, die erstellte Zeichnung in einem eigenen Format zu

speichern, sowie sie als Grafik zu exportieren. Des weiteren gibt es die Möglichkeit eine Zeichnung anhand einer Logiktabelle automatisch erstellen zu lassen.




Abbildung 3.4: Screenshot einer Logikschaltung in CircuitVerse

Eine Erweiterung von CircuitVerse ist nötig, um die gezeichnete Logikschaltung in ein Format umwandeln zu können, welches vom Backend verstanden wird. Weiterhin muss das Benamsungsschema (siehe Unterabschnitt »3.3 Benamungsschnema«) eingebracht werden. Letztlich muss auch die Bauteile-Auswahl auf jene Bauteile reduziert werden, welche auch tatsächlich in der Steuerung verfügbar sind. Unterabschnitt »3.5 Laden der Programmlogik aus Datei« beschriebt das Format der Datei, die letztlich aus einer gezeichneten Logikschaltung gewonnen werden soll. CircuitVerse verwendet für die Speicherung der Schaltung eine JSON-Struktur. Dabei wird in Bauteile und Knoten unterschieden. Ein Bauteil hat ein oder mehrere Knoten. Wobei Knoten miteinander verbunden werden können, und dann jeweils Informationen über angeschlossene Knoten enthalten. Abbildung 3.6 verdeutlicht, wie CircuitVerse die Knoten verwendet. Die Grundlage für die Abbildung ist ein Grafikexport von CircuitVerse, wobei die Knotennummern zum besseren Verständnis der Funktionsweise besonders gekennzeichnet wurden. In » Abbildung 3.5 Darstellung der JSON Datenstruktur«ist die zugehörige JSON-Datenstruktur abgebildet.

```
▼{name: "ControlPi", timePeriod: 500, clockEnabled: true, projectId: "dIZeQVPjuofBL5XFCmXS",...}
    clockEnabled: true
    focussedCircuit: 28983776459
    name: "ControlPi"
    projectId: "dIZeQVPjuofBL5XFCmXS"
    *scopes: [{layout: {width: 100, height: 80, title_x: 50, title_y: 13, titleEnabled: true},...}]
    *ve: {layout: {width: 100, height: 80, title_x: 50, title_y: 13, titleEnabled: true},...}
    *AndGate: {{x: 320, y: 110, objectType: "AndGate", label: "", direction: "RIGHT", labelDirection: "LEFT",...}]
    *NotGate: {{x: 230, y: 150, objectType: "NotGate", label: "", direction: "RIGHT", labelDirection: "LEFT",...}}
    *NotGate: {{x: 230, y: 150, objectType: "NotGate", label: "", connections: [5]},...]
    * Output: [,...]
    *voltNodes: {{x: 10, y: 0, type: 1, bitWidth: 1, label: "", connections: [5]},...]
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [5]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [6]}
    *voltNodes: {{x: 10, y: 10, type: 0, bitWidth: 1, label: "", connections: [6]}
    *voltNodes: {{x: 10, y: 0, type: 1, bitWidth: 1, label: "", connections: [6]}
    *voltNodes: {{x: 10, y: 0, type: 1, bitWidth: 1, label: "", connections: [0, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [0, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [0, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y: 0, type: 0, bitWidth: 1, label: "", connections: [1, 2]}
    *voltNodes: {{x: 10, y:
```

Abbildung 3.5: Darstellung der JSON Datenstruktur




Abbildung 3.6: Logikschaltung mit gekennzeichneten Knoten

In der vorangehenden Abbildung 3.6 ist zu sehen, dass jedes Bauteil einen oder mehrere Knoten Besitzt. In Abbildung 3.5 ist zu sehen, dass jeder dieser Knoten eine eigene Zeile unterhalb von allNodes besitzt. Hieraus geht hervor, mit welchen anderen Knoten er verbunden ist. Außerdem verbirgt sich im Feld Typ, die Information ob es sich um einen Ausgangsknoten einen Eingangsknoten oder einen Verbindungsknoten handelt. Ist der Knoten vom Typ Eingangknoten oder vom Typ Ausgangsknoten so gehört er einem Bauteil wie einem Logikgatter, einem

Eingangsbausteinen oder einem Ausgangsbausteinen. Die Anordnung der Knoten ist logischer weise anders herum wie die der Bauteile, so besitzt ein Ausgangsbaustein genau einen Eingangsknoten (z.B. 3.6 Knoten 1), sowie ein Eingangsbaustein über einen Ausgangsknoten verfügt (z.B. Abbildung 3.6 Knoten 9). Ein Gatter hingegen hat einen Ausgangsknoten sowie einen oder mehrere Eingangsknoten. (z.B. Abbildung 3.6 Eingangssknoten 3,4 und Ausgangsknoten 4) Für die Umwandlung in Textform schien es am sinnvollsten an einem Ausgang anzusetzen und eine Wegfindung durchzuführen, welche beim Erreichen eines Eingangsbausteins einen Endpunkt hat. Dazu geht ein Rekursiver Algorithmus den Weg von einem Ausgangsknoten bis zu einem Eingangsknoten. Ist ein Eingangsknoten erreicht, so wird geprüft ob es sich um den Ausgang eines Eingangsbausteins handelt, oder um den Ausgang eines Logikgatters. Da CircuitVerse die Knoten jedoch nicht nach der Art des zugehörigen Bauteils, sondern nur in Eingangsknoten Ausgangsknoten oder Leitungsknoten unterteilt, muss die in 3.5 gezeigte Struktur oberhalb der Eigenschaft allNodes vorab durchlaufen werden. Hierbei wird ein Lookup Array angelegt (siehe Abbildung 3.7), welches die Bauteile mit der Knotennummer ihres Ausgangs indiziert. Bezogen auf das in Abbildung 3.6 gezeigte Beispiel, würde für das AND-Gate ein Eintrag mit dem Index 4 angelegt. Abbildung 3.7 Zeigt den Eintrag für dieses AND-Gate in der aufgeklappten Zeile mit dem Index vier. Das Array nodesIn beinhaltet die Knoten 2 und 3. An diesem Punkt, ruft die Funktion zur Wegfindung sich nun selbst auf. Auf diese weise werden sämtliche Logikgatter durchlaufen. In diesem Beispiel (siehe Abbildung 3.6) würde die Wegfindung von Knoten 2 über Knoten 5 auf Knoten 0 Treffen. Dieser ist jedoch kein Gateknoten sondern der Knoten eines Eingangsbausteines: Ein Endpunkt ist erreicht, das heißt es wird nun die Zeichenkette [Hi0] zurückgegeben. Zurück im vorher besprochenen AND-Gate, wird diese Zeichenkette nun mit dem Rückgabewert des Stranges an Knoten 3 und einem Kaufmännischen und (&) verkettet. Da das And Gate genau zwei Eingangsknoten hat, sind nunmehr alle Knoten abgearbeitet und der Baustein gibt die Zeichenkette [HiO] & ![Hi1] zurück. Im Eingangsknoten wird diese Zeichenkette nun um den Bezeichner ergänzt. Somit ergibt sich [Tt0]=[Hi0] & ![Hi1] als Gesamtergebnis.

Abbildung 3.7: Lookup Array




Abbildung 3.8: Programm Ablaufplan

Der Algorithmus verarbeitet zuerst die in 3.5 gezeigte Eigenschaft Outputs, welche für jeden Ausgangsbaustein einen Eingangsknoten enthält. Bezogen auf das in 3.6 gezeigte Beispiel, würde mit dem Ausgang [HoO] und dem Zugehörigen Eingangsknoten 1 begonnen. In Abbildung 3.5 unter AllNodes ist dieser Knoten mit seiner Knotennummer 1 angelegt. Hierbei sind vor allem zwei Untereigenschaften genauer zu betrachten. Zum einen verrät die Eigenschaft type, ob es sich um einen Eingangsknoten (1), einen Ausgangsknoten 0 oder einen Leitungsknoten (2) handelt. Zum anderen bietet das Array connections am Ende der Zeile Aufschluss über die Verbundenen Knoten. Der Algorithmus würde nun, da es sich bei dem Knoten 1 um einen Ausgangsknoten (Typ 1) handelt, die in connections aufgeführten Knoten durchlaufen.

Zusätzlich muss festgehalten werden, In der Regel reduziert sich die Anzahl der Anschließenden Knoten auf eins, sobald

Im zweiten Falle, wird im entsprechenden Logikgatter nach den Anschlussknoten der Eingänge gesucht, welche dann wiederum Rekursiv verfolgt werden, bis ein weiterer Eingangsknoten erreicht wird welcher vom Typ Eingangsbaustein ist. An jedem solchen Endpunkt, wird der Name des Eingangs als Zeichenkette zurückgegeben. Angenommen das vorgeschaltete Bauteil wäre ein Und-Gatter müsste dies nun nichts weiter tun muss als die beiden Teilergebnisse mittels & zu verketten und die gesamte Zeichenkette als Gesamtergebnis zurückzugeben. Durch diese Vorgehensweise kann die Verschaltung beliebig komplex erfolgen.

Die in Abbildung 3.4 Abgebildete Logikschaltung, wird intern durch Knoten abgebildet. Ein Knoten ist entweder vom Typ Eingang, Ausgang oder Verbindung.

3.9.5 PHP Adapter Programme

4 Auswertung

5 Ausblick

6 Literatur

[1] Günter Wellenreuther und Dieter Zastrow. Automatisieren mit SPS - Theorie und Praxis: Programmieren mit STEP 7 und CoDeSys, Entwurfsverfahren, Bausteinbibliotheken Beispiele für Steuerungen, ... PROFINET, Ethernet-TCP/IP, OPC, WLAN. Mannheim, Jan. 2015.

7 Anhang

Inhalt der beigelegten CD

\CD	
bla/	Git-Auszug des Blah
llvm/	Git-Auszug des Bahg
MC6809/	Git-Auszug des Bloh
talk.pdf	Im Rahmen der Arbeit gehaltener Vortrag
thesis.pdf	Dieses Dokument

Abbildung 7.1: Inhalt der beigelegten CD

Eingesetzte Software

In Tabelle 7.1 werden die wichtigsten Programme, die zum Entwickeln verwendet wurden, aufgelistet.

Tabelle 7.1: Liste der eingesetzten Software

(TODO: Look for Boost install script on RPI 3) Programm	Version
CMake	3.13.4
GCC	8.1.0
Boost	0.0.0
glibc	2.28
libstdc++	3.4.25
Linux Kernel	4.19.0
LLVM	7.0.0
Ninja	1.8.2
Python2	2.7.15
Python3	3.7.1