





1. Caractéristiques I2C


- □ Bus de communication série synchrone,
- □ Bus bidirectionnel,
- □ Bus avec un protocole de reconnaissance.



T°3



- □ Le bus est constitué de deux fils (plus la masse) :
 - □ SCL : serial clock qui est l'horloge de cadencement des communications
 - □ SDA : serial data permet les échanges bidirectionnels entre le maitre et un esclave.




- □ Résistances de tirage (Pull-up resistors) réalisent un 'ET' logique cablé.
 - □ Intérêt : bus bidirectionnel
 - L'état de repos est donc le '1' logique (niveau V_{DD}).

 $T^{\circ}5$

□ Transmission d'une information :


SCL

START condition




P

STOP condition




□ Transmission d'une adresse :




T°7

□ Ecriture d'une donnée (Master > Slave) :




□ Lecture d'une donnée (Master < Slave) :




T°9



2. Architecture Master_I2C




□ Fonction « clock_generator »:





3. Simulation de fsm_master

 $T^{\circ}13$



- □ On crée un testbench en VHDL : « test_fsm_master »
- □ Tous les signaux d'entrées sont initialisés

```
-- Inputs
signal clk : std logic := '0';
signal reset : std logic := '1';
signal rw : std logic := '0';
signal en I2C : std logic := '0';
signal sda : std_logic := '0';
signal bit_count : std_logic_vector(3 downto 0) := (others => '0');
--Outputs
signal en count : std logic;
signal sr count : std logic;
signal sel_sda : std logic_vector(1 downto 0);
signal ld addr : std logic;
signal ld data wr : std logic;
signal sel_shiftReg : std_logic_vector(1 downto 0);
signal en_scl : std_logic;
signal sel dataIn : std logic;
signal busy : std logic;
signal en ack master : std logic;
signal en dec sda : std logic;
```

T°15


- On déclare la période du signal d'horloge (dans la zone de déclaration)
 - La période correspond à une fréquence de 400kHz


```
-- Clock period definitions constant clk_period : time := 2.5 us;
```


- On crée le signal d'horloge avec un processus (dans l'architecture)
 - □ La période correspond à une fréquence de 400kHz

```
-- Clock process definitions
clk_process :process
begin
    clk <= '0';
    wait for clk_period/2;
    clk <= '1';
    wait for clk_period/2;
end process;
```

□ Création des stimuli par un processus :











 □ Processus pour la modélisation du counter4bit dans le contexte de la simulation

```
-- Modele de simulation de counter4bit
178
        -- Attention : processus pas synthetisable !!!!!
179
180
        counter4bit_process :process
181
        begin
           wait until (sr_count = '1');
182
           wait until (falling_edge(clk));
183
          bit count <= "0000";
184
           wait until (en count = '1');
185
           for i in 1 to 8 loop
186
              wait until (falling_edge(clk));
187
188
              bit count <= bit count + 1;
              report "compteur incrémenté";
189
           end loop;
190
191
        end process;
192
```












4. Simulation du Master_I2C


T°25

- □ Simulation complète entre « Master » et « Slave »
 - Ecriture de deux mots au « Slave »
 - Lecture de deux mots provenant du « Slave »





T°26

□ Phase d'écriture vers le « Slave »




 $T^{\circ}27$






Phase de lecture depuis le « Slave »



□ Comment faire de telles simulations ?



test fsm master.yhd Thu Jan 30 15:35:21 2014

```
-- Company: Université Aix-Marseille, IUT Aix-Marseille, Dept Geii
    -- Engineer: Fabrice Aubépart
   -- Create Date: 10:59:27 01/30/2014
    -- Design Name: masterI2C
   -- Module Name: A:/projets/projets iut/tpI2C/projetI2C/test fsm master.vhd
   -- Project Name: projetI2C
   -- Target Device: Spartan6
10
   -- Tool versions: ISE 14.3
    -- Description: Testbench pour valider la machine à états finis du master_I2C
                      Voir résultats de simulation dans document "projet MasterI2C.ppt"
12 --
13 --
14 -- VHDL Test Bench Created by ISE for module: fsm master
15 --
16 -- Dependencies:
17
18
    -- Revision.
    -- Revision 0.01 - File Created
2.0
   -- Additional Comments:
   -- This testbench has been automatically generated using types std logic and
    -- std logic vector for the ports of the unit under test. Xilinx recommends
2.5
    -- that these types always be used for the top-level I/O of a design in order
   -- to quarantee that the testbench will bind correctly to the post-implementation
   -- simulation model.
29 LIBRARY ieee:
30
    USE ieee.std logic 1164.ALL;
    use IEEE.STD LOGIC ARITH.ALL:
31
    use IEEE.STD LOGIC UNSIGNED.ALL;
32
3.3
34
    ENTITY test fsm master IS
     END test fsm master;
36
37
    ARCHITECTURE behavior OF test fsm master IS
3.8
39
         -- Component Declaration for the Unit Under Test (UUT)
40
41
        COMPONENT fsm master
42
        PORT (
              clk : IN std_logic;
43
              reset : IN std logic;
44
              rw : IN std logic;
45
46
              en I2C : IN std logic;
              sda : IN std logic;
47
              bit count : IN std logic vector(3 downto 0);
48
49
              en count : OUT std logic;
              sr count : OUT std logic;
5.0
              sel sda : OUT std logic vector(1 downto 0):
51
              ld addr : OUT std logic;
52
              ld data wr : OUT std logic;
53
              sel shiftReg : OUT std logic vector(1 downto 0);
54
55
              en scl : OUT std logic;
56
              sel dataIn : OUT std_logic;
             busy : OUT std_logic;
57
```

Page 1 Page 2

114

clk <= '0';

test fsm master.vhd

en ack master : OUT std logic: en dec sda : OUT std logic 59 60 61 END COMPONENT: 62 63 64 --Inputs 65 signal clk : std logic := '0'; signal reset : std logic := '1'; 66 67 signal rw : std logic := '0'; 68 signal en I2C : std logic := '0'; signal sda : std logic := '0'; 69 signal bit count : std logic vector(3 downto 0) := (others => '0'); 70 71 72 --Outputs signal en count : std logic; 73 signal sr count : std logic; 74 75 signal sel sda : std logic vector(1 downto 0); 76 signal ld addr : std logic; 77 signal ld data wr : std logic; signal sel shiftReg : std logic vector(1 downto 0); 79 signal en scl : std logic; 8.0 signal sel dataIn : std logic; 81 signal busy : std logic; 82 signal en ack master : std logic; 83 signal en dec sda : std logic; 84 85 -- Clock period definitions 86 constant clk_period : time := 2.5 us; 87 88 89 -- Instantiate the Unit Under Test (UUT) 90 91 uut: fsm master PORT MAP (92 clk => clk, 93 reset => reset, 94 rw => rw, 95 en I2C => en I2C, 96 sda => sda, bit count => bit count. 97 en count => en count, 99 sr count => sr count, sel sda => sel sda. 100 ld addr => ld addr, 101 ld data wr => ld data wr, 102 sel shiftReg => sel shiftReg, 103 en scl => en scl, 104 sel dataIn => sel dataIn, 106 busy => busy, 107 en ack master => en ack master, 108 en dec sda => en dec sda 109 110 111 -- Clock process definitions 112 clk process :process 113 begin

Thu Jan 30 15:35:22 2014

Thu Jan 30 15:35:22 2014

```
wait for clk period/2;
115
116
            clk <= '1';
117
           wait for clk period/2;
118
         end process:
119
120
121
         -- Stimulus process
122
         stim proc: process
123
        begin
124
           -- Mise à '1' du reset à t=0s
125
           -- jusqu'au premier front descendant de clk
           reset <= '1';
126
127
           wait until (falling edge(clk));
           reset <= '0';
128
129
130
           -- Attente de 2x2.5us = 5 us
131
            wait for clk period*2;
132
           -- Mise à '1' du signal de validation
           en I2C <= '1' ;
133
134
135
           -- La FSM se met en marche :
136
           -- "ready" => "start" => "write addr1" => "write addr2"
137
            -- elle va reseter et enclencher le compteur
138
           --on attend alors que le cpt donne la valeur "1000"
139
           wait until (bit count = "1000");
140
           -- "write addr2" => "slave ack1"
141
           -- On change les états de certaines entrées pour valider
142
           -- les états "write_data1" à "slave_ack2" : écriture d'une donnée
143
           SDA <= '0';
144
           en I2C <= '1':
145
           rw <= '0';
           --"slave ack1" => "write data1" => "write data2"
146
           --on attend de nouveau que le cpt donne la valeur "1000"
147
148
           wait until (bit count = "1000");
           -- "write data2" => "slave ack2"
149
           -- teset du retour de "slave ack2" => "write data1"
150
151
           -- "write data1" => "write data2"
152
           -- on attend une seconde fois que le cpt donne la valeur "1000"
           wait until (bit count = "1000");
153
154
           -- "write data2" => "slave ack2"
155
           -- On change les états de certaines entrées pour valider
156
           -- le retour "slave ack2" => "start"
157
           en I2C <= '1':
158
           SDA <= '0';
159
           rw <= '1';
           -- "start" => "write addr1" => "write addr2"
160
           -- FSM resete et enclenche le compteur
161
           -- attende que le cpt donne la valeur "1000"
162
           wait until (bit count = "1000");
163
           -- On change les états de certaines entrées pour valider
164
165
            -- "slave ack1" => "stop"
166
           SDA <= '1';
167
           -- "stop" => "ready" => etc...
168
169
            -- A VOUS ECRIRE LA SUITE !
170
171
            wait;
```

test fsm master.vhd

Page 3 Page 4

178

179

180

181

182

183

184

185

186

187

188

189

190

192

191

END;

begin

wait until (sr count = '1'); wait until (falling edge(clk));

wait until (falling edge(clk));

bit count <= bit count + 1;

report "compteur incrémenté";

bit count <= "0000"; wait until (en count = '1');


for i in 1 to 8 loop

end loop;

end process;

test fsm master.vhd 172 end process; 173 174 -- Modele de simulation de counter4bit 175 -- Attention : processus pas synthetisable !!!!! 176 177 counter4bit process :process

Thu Jan 30 15:35:22 2014



test masterI2C v4.vhd Thu Jan 30 15:30:47 2014

```
1 -- Vhdl test bench created from schematic
     A:\projets\projets_iut\tpI2C\projetI2C\masterI2C.sch - Wed Jan 22 09:42:04 2014
    -- Author : Fabrice AUBEPART
    -- Université Aix-Marseille, IUT Aix-Marseille, Dept Geii
    -- Version : 4.0
    -- Date : 28 Janvier 2014
 9
    LIBRARY ieee;
    USE ieee.std logic 1164.ALL;
11 USE ieee.numeric std.ALL;
12 LIBRARY UNISIM:
13 USE UNISIM. Vcomponents. ALL;
14 ENTITY masterI2C masterI2C sch tb IS
15 END masterI2C masterI2C sch tb:
    ARCHITECTURE behavioral OF masterI2C masterI2C sch tb IS
16
17
18
        COMPONENT masterI2C
19
        PORT ( rw : IN STD LOGIC;
2.0
              en I2C : IN STD LOGIC;
21
              SDA : INOUT STD LOGIC;
2.2
              clk 100MHz : IN STD LOGIC;
2.3
              reset : IN STD LOGIC;
2.4
              data rd : OUT STD LOGIC VECTOR (7 DOWNTO 0);
25
              data wr : IN STD LOGIC VECTOR (7 DOWNTO 0);
26
              SCL : INOUT STD LOGIC:
27
              busy : OUT STD LOGIC;
              addr wr : IN STD LOGIC VECTOR (6 DOWNTO 0));
28
29
        END COMPONENT:
30
31
        SIGNAL rw : STD LOGIC;
       SIGNAL en I2C : STD LOGIC;
32
33
       SIGNAL SDA : STD LOGIC:= 'Z';
34
       SIGNAL clk 100MHz : STD LOGIC := '0';
       SIGNAL reset : STD LOGIC;
35
36
        SIGNAL data rd : STD LOGIC VECTOR (7 DOWNTO 0);
        SIGNAL data wr : STD LOGIC VECTOR (7 DOWNTO 0);
37
3.8
       SIGNAL SCL : STD LOGIC;
       SIGNAL busy : STD LOGIC;
39
        SIGNAL addr wr : STD LOGIC VECTOR (6 DOWNTO 0);
40
41
42
        -- Signaux pour testbench
        signal addr slave : std logic vector(6 downto 0):="0000000";
43
        signal read write slave : std logic;
45
        signal data read from slave : std logic vector(7 downto 0):="000000000";
        signal data write to slave : std logic vector(7 downto 0):="00000000";
46
        signal data write: std logic vector(7 downto 0) := (others => '0');
48
     BEGIN
49
50
51
        UUT: masterI2C PORT MAP(
          rw => rw
52
53
          en I2C => en I2C.
           SDA => SDA.
54
          clk 100MHz => clk 100MHz,
55
56
          reset => reset,
```

Page 1

Thu Jan 30 15:30:47 2014

```
data rd => data rd.
           data wr => data_wr,
 5.8
 59
           SCL => SCL.
 60
           busv => busv.
           addr wr => addr wr
 61
 62
 63
 65 -- Horloge et reset
 67 -- Horloge H du master est de 100MHz (10 ns): horloge de la carte Nexys3
 68 -- Horloge SCL de la ligne I2C est fixé ici à 400kHz (2.5 us)
 69 clk 100MHz <= not clk 100MHz after 5 ns:
 70 reset <= '1', '0' after 152 ns;
72 -- Processus pour signaux de démarrage
 73
 74
     begin
 75
        -- ecriture de données
 76
      addr wr <= "1010101";
       data wr <= "11001100";
 78
      rw <= '0':
       en I2C <= '0':
 79
 8.0
        wait for 10 us;
 81
        en I2C <= '1';
      wait for 20 us:
 82
 83
      data wr <= "10011001";
 84
        wait until (busv = '0');
 85
       en I2C <= '0';
 86
        wait for 20 us:
 87
        en I2C <= '1';
 88
       wait for 20 us;
       en I2C <= '0';
 89
 90
      wait for 10 us;
      en I2C <= '1';
      wait until (busy = '0');
 92
 93
        en I2C <= '0';
 94
        wait for 30 us:
 95 -- lecture de données
      en I2C <= '1':
 96
      rw <= '1';
 98
        --addr wr <= "1001001";
        data read from slave <= "10001111";
 99
        wait for 10 us;
100
101
        en I2C <= '1';
102
        wait until (busy = '0');
        data read from slave <= "00110101";
103
104
        wait for 5 us;
105
        en I2C <= '0';
106
        wait:
107
     end process:
108
109
     -- Mise à jour du signal écrit au slave uniquement sur front descendant du busy
110
     data write to slave <= data write when (falling edge(busy));
111
112 -- Processus de gestion des signaux en écriture vers slave
113 -- ou en lecture depuis slave
```

test masterI2C v4.vhd

Page 2

Thu Jan 30 15:30:47 2014

```
114 process
115 variable i : natural;
116
     begin
117
         -- Attente du START
118
         wait until (falling edge(SDA) and SCL = 'Z');
119
120
        report "start ok";
121
         -- Boucle pour récupérer les 7 premiers bits de l'adresse
122
         for i in 6 downto 0 loop
123
            wait until (rising edge(SCL));
124
            -- Signal affectée utilisée dans ce type de processus !
            -- affectation d'une valeur à un signal ne prend effet que lorsque
125
            -- le processus se remet en attente.
126
127
            addr slave(i) <= SDA;
128
            report "Adresse modifie";
129
         end loop:
130
         wait until (rising edge(SCL));
131
         read write slave <= SDA;
132
         -- le prochain front descendant de SCL sera utilisée pour mettre SDA = '0' (ACQ)
133
         -- si addr sig = "1010101", sinon SDA = 'Z' (slave non concerné!)
134
         wait until (falling edge(SCL));
135
         if (addr slave /= "1010101") then
136
            SDA <= 'Z':
137
            report "Slave non concerné";
138
139
            -- Mise à '0' de ACK
140
            SDA <= '0':
141
            -- Mode écriture dans SLAVE
142
143
            if (read write slave = '0') then
144
               -- Au prochain front descendant de SCL on remet SDA = 'Z'
145
               wait until (falling edge(SCL));
146
               SDA <= 'Z':
147
               report "debut écriture dans le SLAVE des données";
148
               etiq1 : loop
                  for i in 7 downto 0 loop
149
150
                     wait until (rising edge(SCL));
151
                     data write(i) <= SDA;
152
                     -- test si STOP (ou STOP) pas envoyé (peut-être envoyé n'importe quand
      d'après la norme)
                     -- le temps d'attente ici est fixé < à 1/2 période de SCL, mais
153
      suffisant grand
                     -- Pour que SDA soit passer à ... '1' dans le cas du STOP / ou '0'
154
      dans cas du START
155
                     wait for 1 us;
156
                     exit etiq1 when (data write(i) /= SDA);
157
                  end loop:
                  -- ACO est is à '0'
158
                  wait until (falling edge(SCL));
159
                  SDA <= '0';
160
                  -- ligne SDA libéré pour envoi prochaine donnée
161
162
                  wait until (falling edge(SCL));
                  SDA <= 'Z';
163
164
                  report "fin écriture data depuis SLAVE";
165
               end loop etig1;
166
            --Mode lecture depuis SLAVE
167
```

test masterI2C v4.vhd

Page 3

END:

199

200


Thu Jan 30 15:30:47 2014 test masterI2C v4.vhd report "debut lecture depuis le SLAVE des données"; 169 170 etia2 · loop 171 for i in 7 downto 0 loop wait until (falling edge(SCL)); 172 SDA <= data read from slave(i);</pre> 173 174 -- test si STOP (ou STOP) pas envoyé (peut-être envoyé n'importe quand d'après la norme) -- le temps d'attente ici est fixé < à 1/2 période de SCL, mais 175 suffisant grand 176 -- Pour que SDA soit passer à ... '1' dans le cas du STOP / ou '0' dans cas du START 177 wait for 1 us. 178 exit etig2 when (data read from slave(i) /= SDA); 179 end loop; -- ACO est mis à 'Z' par le SLAVE dans l'attente d'un ACO de la part du 180 MASTER 181 wait until (falling edge(SCL)); 182 SDA <= 'Z'; 183 -- ligne SDA testé pour savoir si ACO = '0' par le MAster 184 -- si ACO = '1' on attend un stop 185 -- sinon on reboucle pour envoi d'une nouvelle donnée wait until (rising edge(SCL)); 186 187 exit etig2 when (SDA = '1'); 188 report "fin lecture data depuis SLAVE"; end loop etig2; 189 190 report "sortie du mode lecture depuis slave": -- ligne SDA libéré pour envoi prochaine donnée 191 wait until (falling edge(SCL)); 192 193 SDA <= 'Z': 194 195 end if: end if; 196 197 end process; 198

Page 4


Résultats capteur de température (module Pmod TMP2)

Observation de la TRAME I2C envoyée en mode lecture sur capteur de température et réception de 2 octets (information 16 bits correspondant à la température).


Remarque : La liaison a été améliorée en mettant des résistances externes de tirage vers Vdd (3,3 V) de 1 k Ω (les résistances de Pull-Up internes au FPGA sont insuffisantes : valeurs trop grandes ?)




Envoi de l'adresse au capteur + RW, suivi de la réponse du module par ACK à '0'



Envoi par le module du premier octet (8 bits de poids forts) de la température qui est sur 16 bits au total, suivi de la réponse du master I2C par ACK à '0'




Envoi par le module du second octet (8 bits de poids faibles) de la température qui est sur 16 bits au total, suivi de la réponse du master I2C par ACK à '1', qui va forcer ensuite à une stop :




La Température lue est donc en binaire : 0000 0101 1000 1000 soit en hexadécimal : 05 88

Observation sur un X-CTU permettant d'observer les valeurs en hexadécimal. Attention, ne pas observer les caractères alphanumériques qui ne correspondent à rien dans ce cas.



Résultats de simulation : lecture de deux octets sur SDA (Adresse du module + octet MSB puis octet LSB de la température). Pour plus d'informations voir travail antérieur sur simulations Master_I2C.



Résultats de simulation : envoi des deux octets sur la ligne Tx (octet LSB puis octet MSB de la température)

