µProcessador 3 Banco de Registradores e ULA

O banco de registradores é apenas um bloco onde estão os registradores de uso geral. *Ele se comporta como uma memória:* indicamos o número do registrador a ser lido e o valor guardado neste registrador aparece na saída. A escrita é similar, mas exige um *enable* para sincronização.

Neste capítulo da nossa saga: muita explicação e nem tanta diversão. Ao final, dicas.

VHDL Sequencial

Nas práticas anteriores, vimos apenas portas lógicas, ou seja, circuitos combinacionais. Para trabalhar com circuitos sequenciais, que possuem flip-flops, registradores, máquinas de estado e o escambau, os comandos VHDL são diferentes.

Um registrador é um bloco que guarda dados. São apenas vários *flip-flops* em paralelo, portanto ele precisa de um *clock*, deve ter um *reset* (ou *clear*) e é bom que tenha um *write enable*. Sua interface não surpreende:

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all;
entity reg8bits is
   port( clk : in std_logic;
                 : in std logic;
         rst
         wr_en : in std_logic;
data_in : in unsigned(7 downto 0);
         data out : out unsigned(7 downto 0)
end entity;
Já a arquitetura traz diversas novidades:
architecture a reg8bits of reg8bits is
   signal registro: unsigned(7 downto 0);
begin
   process(clk,rst,wr en) -- acionado se houver mudanca em clk, rst ou wr en
   begin
      if rst='1' then
         registro <= "00000000":
      elsif wr_en='1' then
         if rising edge(clk) then
            registro <= data in;
         end if;
      end if;
   end process;
   data out <= registro; -- conexao direta, fora do processo
end architecture;
```

O bloco construtor é o processo: ali colocamos a descrição sequencial de um circuito com *flip-flops*. Seguindo a palavra "process" colocamos a *lista de sensitividade*, ou seja, indicamos quais são os sinais cuja alteração deve ser respondida pelo processo.

Note que usamos aqui uma construção *if-then.* Estes comandos são exclusivos do "process". A construção *when-else* que usamos anteriormente é proibida nesta seção.

Registrador Padrão

Usamos a *borda de subida* (rampa ou transição de 0 para 1) para habilitar o registrador¹. Para isso, usamos a função "rising_edge" no sinal, que detecta a rampa baseado nas suas propriedades.

```
if rising_edge(clk) then
    registro <= data_in;
end if;
-- obrigatoriamente n\u00e3o tem else aqui</pre>
```

Mas este if não é bem um if comum de programação: ele é um comando para inferir flip-flops! ² As comparações apenas determinam o funcionamento dele.

É necessário chamar a atenção para essa ressalva.



O if-then só deve ser usado com clock, clock enable ou reset! Até dá pra colocar condições extras (veremos mais adiante), mas o objetivo é sempre construir um registrador ou um flip-flop. Se na sua construção if-then-else não aparecer um "rising_edge()", você provavelmente está fazendo besteira.

Não é que "não pode," mas quase todos os alunos que tentam usar cometem alguns erros conceituais e distrações³ que custam dezenas de horas de depuração. Sim, é sério.

Devido à forma como as FPGAs⁴ são construídas, usa-se um *sinal de clock global*, ou seja, o circuito inteiro tem um único *clock*, curto-circuitado em todos os componentes, fazendo com que todos transicionem simultaneamente.

Para fazer uma sequência de operações em vários registradores, usamos um *clock enable.* Quando ele estiver em 0, o *clock* será ignorado.

Com ele, podemos dizer exatamente quando o registrador deve ser escrito e quando não deve.

Faça um registrador de **dezesseis** bits e construa um *testbench* adequado (dicas a seguir).

No testbench de um circuito sequencial são necessários tipicamente um sinal de clock e um de reset além dos casos de teste nas entradas.

Podemos fazer processos separados para estes sinais, facilitando o reaproveitamento. Veja a seguir um trecho da implementação disto:

- 1 *Os flip-flops* usados nos circuitos sempre são bordas de subida; ao usar descida ou nível (*latch*), o circuito final provavelmente vai ser gerado com gambiarras que podem ser indesejáveis.
- 2 A inferência de *flip-flops* em VHDL se dá pela especificação incompleta de valores: se o valor muda quando "algo" acontece mas não muda em outras situações, entende-se que nestas ele deve continuar o mesmo, ou seja, deve ser armazenado. Mas você não precisa entender isso, apenas siga a receita de bolo respeitosamente.
- 3 Duas coisas são muito frequentes: esquecer-se de um "else" final para os casos omissos; e um encadeamento muito longo de comparações que fica incompleto em certos casos e é difícil de seguir quando se lê o código.
- 4 Field Programmable Gate Array, componentes nos quais podemos programar, construindo fisicamente os circuitos especificados em VHDL.

```
wait for 50 ns;
   clk <= '1':
   wait for 50 ns;
end process;
           -- sinal de reset
process
begin
   rst <= '1':
   wait for 100 ns;
   rst <= '0';
   wait:
end process;
process
           -- sinais dos casos de teste
beain
   wait for 100 ns;
   wr en <= '0';
   data in <= "111111111";
   wait for 100 ns;
   data in <= "10001101";
```

Note que as mudanças nos dados de entrada estão longe das rampas de subida do *clock* (mudam em 100, 200, 300 ns e as subidas ocorrem em 150, 250, 350 ns). Isto evita problemas de sincronização nos testes.

Agora, para a simulação, é necessário especificar o tempo final de interesse (pois o *clock* segue infinitamente se a gente deixar). Então o comando de *run* vai ficar algo como:

```
ghdl-r min_up_tb --stop-time=3000ns --wave=t.ghw
```

Com o comando acima, o circuito será simulado por 3 ms.


Especificação do Banco de Registradores (Provisório)

O banco *sempre* está fazendo a leitura de dois registradores, portanto temos dois barramentos de entrada dizendo o número dos registradores que desejamos ler. Por exemplo, numa instrução *add* \$5,\$6,\$7 iremos ler simultaneamente os registradores \$6 e \$7.

- Entradas (pinos):
 - Seleção de quais registradores serão lidos (2 barramentos)
 - Barramento de dados para escrita (o valor a ser escrito)
 - Seleção de qual registrador será escrito
 - write enable para habilitar a escrita apenas no momento correto (é o *clock enable* dos registradores)
 - clk (é o clock geral do processador)
 - rst (reset, zera todos os registradores)
- Saídas (pinos):
 - Barramentos com os dados dos registradores lidos (2 barramentos)


Reconhece a figura a seguir?

(Patterson-Hennessy)



Especificações adicionais:

- Faça oito registradores de 16 bits cada;
- O registrador zero possui a constante zero e não pode ser alterado.



É obrigatório usar múltiplas fontes VHDL: um arquivo ".vhd" para um registrador e outro arquivo instanciando oito registradores (este é o banco). Veja o apêndice ao final deste arquivo.

Ligando o Banco a uma ULA

Faça as ligações como os circuitos vistos no livro, ou seja:

- ligue a saída da ULA na entrada de dados do banco;
- ligue uma saída do banco direto numa das entradas da ULA;
- ligue a outra saída do banco num MUX, e a saída do MUX na ULA;
- ligue um pino de entrada top level na outra entrada do MUX (será a entrada de uma constante externa);
- ligue pinos de entrada em clk, rst e write enable;
- lique um pino de saída extra à saída da ULA para poder debugar no top level.

Vocês tem uma semana pra entregar Banco de Registradores ligado à ULA e testes apropriados. Detalhes:

- Obrigatoriamente criem no mínimo um bloco para a ULA, um bloco para o banco e usem ambos integrados no arquivo *top level* (ou seja, serão *três ou mais* arquivos .vhd, fora os *testbenches*).
- Obrigatoriamente façam um *reset* explícito de todos os registradores/flip-flops no início da simulação.
- Não é necessário testar as outras operações da ULA: supomos que vocês fizeram isso direito na prática anterior.

Apêndice: Múltiplos Arquivos Fonte

Para trabalhar com vários arquivos ".vhd", siga a ideia do *testbench:* simplesmente declare o que você quer usar como um componente no outro arquivo e rode ambos com *ghdl -a* para fazer a análise. Daí pra frente é igual.

Vamos rever o arquivo (besta) da porta E do lab #1, "porta.vhd":

```
library ieee;
use ieee.std_logic_1164.all;

entity porta is
    port( in_a : in std_logic;
        in_b : in std_logic;
        a_e_b : out std_logic
    );
end entity;


architecture a_porta of porta is begin
    a_e_b <= in_a and in_b;
end architecture;</pre>
```

Aí vamos fazer um outro, igualmente besta, que vai usar *três portas E*, uau! Vamos associar três portas de 2 entradas pra fazer uma porta E de 4 entradas. Batizemo-lo de "e 4 entradas.vhd".

```
library ieee;
use ieee.std logic 1164.all;
entity e 4 entradas is
   port( in0,in1,in2,in3: in std logic;
         e out: out std logic
   );
end entity;
architecture a e 4 entradas of e 4 entradas is
   component porta is
      port( in_a : in std_logic;
            in b : in std_logic;
            a e b : out std logic
      );
   end component;
   signal e 0 1, e 2 3: std_logic;
   portal: porta port map(in a=>in0,in b=>in1,a e b=>e 0 1);
   porta2: porta port map(in a=>in2,in b=>in3,a e b=>e 2 3);
   porta3: porta port map(in_a=>e_0_1, in_b=>e_2_3, a_e_b=>e_out);
end architecture;
```

Observe que apenas inserimos a interface do componente "porta" ali na arquitetura e o compilador se encarrega do resto (desde que você analise ambos os arquivos, dentro da mesma pasta, e elabore a entidade do *testbench* final com, digamos, *ghdl-e e_4_entradas_tb* ou algo assim).

Criei três portas E distintas: porta1, porta2 e porta3. Observe que com o "port map" nós conseguimos fazer a ligação entre os componentes sem gastar uma linha de código explícito. O circuito final é este:



Por fim, se encher o saco ficar selecionando sinais no *gtkwave*, podemos guardar a configuração de uma tela (sinais e *zoom*, essencialmente) usando o menu *File => Write Save File* para gravar a configuração de visualização (.gtkw).

Para carregar automaticamente, use:

gtkwave t.ghw -save=juliano.gtkw

ou então

gtkwave t.ghw -ajuliano.gtkw