

ANEXO LABORATORIO 2

A. Pruebas del sumador de 1 Bit




Figura 1. Configuración del Switch del sumador de 1 Bit.




Figura 2. Salidas de los LEDs del sumador de 1 Bit.




Figura 3. Estado inicial del sumador todo apagado.




Figura 4. Resultado del sumador 1 Bit con C_i encendido.




Figura 5. Resultado del sumador 1 Bit con B encendido.




Figura 6. Resultado del sumador 1 Bit con B y C_i encendido.




Figura 7. Resultado del sumador 1 Bit con A encendido.




Figura 8. Resultado del sumador 1 Bit con A y C_i encendido.




Figura 9. Resultado del sumador 1 Bit con A y B encendido.




Figura 10. Resultado del sumador 1 Bit con A , B y C_i encendido.

B. Pruebas del sumador de 4 Bits




Figura 11. Diagrama de switch de la entrada A.




Figura 12. Diagrama de switch de la entrada B.




Figura 30. LEDs de salida sumador de 4 Bits.




Figura 13. Estado inicial del sumador de 4 Bits.




Figura 14. Obtención de 2 en binario.




Figura 15. Obtención de 8 en binario.




Figura 16. Obtención de 9 en binario.




Figura 17. Obtención de 16 en binario con dos entradas en 8.




Figura 18. Obtención de 16 en binario con A en 15 y B en 1.




Figura 19. Obtención de 31 en binario.

C. Pruebas del sumador-restador de 4 Bits




Figura 20. Diagrama de switch entrada A y selección de operación




Figura 21. Operación $7+(-5)$ en la FPGA




Figura 22. Operación $5-5$ en la FPGA




Figura 23. Operación $9+3$ en la FPGA




Figura 24. Operación $15-0$ en la FPGA




Figura 25. Operación $15+1$ en la FPGA




Figura 26. Operación $3-7$ en la FPGA




Figura 27. Operación 0-1 en la FPGA




Figura 28. Operación 2-9 en la FPGA

D. Pruebas del sistema de control térmico de proceso en caldera industrial




Figura 29. Configuración de LEDs de salida de la caldera industrial




Figura 30. Primer caso de prueba proceso de caldera.




Figura 31. Segundo caso de prueba proceso de caldera.




Figura 32. Tercer caso de prueba proceso de caldera.




Figura 33. Cuarto caso de prueba proceso de caldera.




Figura 34. Quinto caso de prueba proceso de caldera.




Figura 35. Sexto caso de prueba proceso de caldera.




Figura 36. Séptimo caso de prueba proceso de caldera.




Figura 37. Octavo caso de prueba proceso de caldera.




Figura 38. Noveno caso de prueba proceso de caldera.