
Portabilidade do Sensor de *Aging* Auto-Tuning para FPGA Intel MAX 10

Plano de Fase de Estudo e Divisão de Tarefas

Contexto. Migração da plataforma de sensoriamento de envelhecimento por *slack*, validada em Artix-7 (XC7A100T, Nexys 4 DDR) e publicada em SBCCI 2025 e SBCCI 2026, para o dispositivo Intel MAX 10 (10M50DAF484) com fluxo Intel Quartus Prime Lite.

Destinatário. Equipe de alunos de graduação e pós-graduação sob orientação, com alocação prevista de 4 a 6 integrantes ao longo de um semestre letivo.

Natureza do documento. Plano de execução. Define a fase de estudo obrigatória, a decomposição do trabalho em frentes, os critérios de aceite de cada frente, o sequenciamento com portões de decisão e a política de risco.

Laboratório	LESC — Laboratório de Engenharia de Sistemas de Computação
Instituição	Universidade Federal do Ceará (UFC)
Programa	PPGETI — Engenharia Elétrica e de Computação
Versão	1.1 — acrescenta curso rápido de arquitetura atual, organização do repositório/branches, e sequência consolidada de tarefas (Seções 2, 3 e 5.2)
Horizonte	16 semanas (um semestre letivo)

Sumário

1	Enquadramento	1
1.1	Objetivo	1
1.2	O que este projeto não é	1
1.3	Premissas sobre a versão de referência	1
1.4	Critério de sucesso do projeto	1
2	Curso Rápido: A Arquitetura Atual	3
2.1	Visão geral do experimento	3
2.2	Arquitetura RTL do sensor	3
2.3	Arquitetura do software de aquisição	4
2.4	Onde aprofundar	4
3	Organização do Repositório e deste Branch	5
3.1	Mapa de branches	5
3.2	Estrutura de <code>max10_port/</code>	5
4	Diagnóstico técnico de portabilidade	6
4.1	A régua temporal é a origem da resolução	6
4.2	A restrição dominante do MAX 10	6
4.3	Propagação da perda de resolução	7
4.4	Correspondência de recursos entre as plataformas	7
4.5	Riscos específicos do dispositivo alvo	7
4.5.1	Memória de configuração no mesmo <i>die</i>	7
4.5.2	Ausência de monitor interno de alimentação	9
4.5.3	Envelhecimento mais lento em nó tecnológico maior	9
5	Fase 0 — Estudo	9
5.1	Justificativa e método	9
5.2	Trilha E1 — Física do envelhecimento e aceleração	9
5.3	Trilha E2 — Temporização, <i>slack</i> e a régua de fase	10
5.4	Trilha E3 — O laço de auto-tuning	11
5.5	Trilha E4 — Instrumentação PVT	11
5.6	Trilha E5 — Bancada de estresse	12
5.7	Trilha E6 — Aquisição e análise	12
5.8	Marco de saída — Reprodução de referência	13
5.9	Matriz de cobertura	13
6	Frentes de implementação	14
6.1	Princípio de decomposição e alocação	14
6.2	F1 — Régua temporal e RTL do sensor	14
6.3	F2 — Implementação física e fluxo Quartus	16
6.4	F3 — Instrumentação PVT e hardware de placa	17
6.5	F4 — Telemetria e cadeia de aquisição	18
6.6	F5 — Bancada térmica e elétrica	19
6.7	F6 — Caracterização, dados e produção científica	20

7	Sequenciamento, portões e cronograma	21
7.1	Cronograma de referência	21
7.2	Sequência consolidada de tarefas	21
7.3	Gate A — Viabilidade da régua (semana 8)	22
7.4	Gate B — Integridade da cadeia (semana 12)	23
7.5	Ritual de acompanhamento	23
8	Gestão de risco	23
9	Infraestrutura, ferramentas e convenções	23
9.1	Ambiente de ferramenta	23
9.2	Repositório e convenções	25
9.3	Proveniência de dados	25
9.4	Segurança de bancada	25
10	Notas de orientação	25
10.1	A régua não é o sensor	25
10.2	Tecido lógico não é referência	25
10.3	Resultado desfavorável bem medido é resultado	25
11	Produtos esperados	26
A	Glossário	27
B	Lista de verificação de aceite por frente	28
C	Bibliografia de estudo	29

1 Enquadramento

1.1 Objetivo

Portar a plataforma de sensoriamento de envelhecimento por *slack* — hoje implementada e validada em FPGA Xilinx Artix-7 (XC7A100T, placa Nexys 4 DDR) — para o dispositivo Intel MAX 10 (10M50DAF484, placa DE10-Lite ou equivalente), utilizando o fluxo Intel Quartus Prime Lite.

O objetivo explícito da migração não é reproduzir os resultados numéricos já publicados. É produzir uma segunda implementação, em nó tecnológico e fabricante distintos, que satisfaça quatro requisitos:

1. medir o *slack* de um caminho crítico sintético por meio de uma referência temporal rastreável e caracterizada;
2. preservar operacional o laço de *auto-tuning*, isto é, o rastreamento automático da borda de falha à medida que ela se desloca por temperatura, tensão ou degradação permanente;
3. registrar a fidelidade de medição efetivamente atingida, expressa em picossegundos, com incerteza declarada e método de estimação auditável;
4. permitir afirmar — ou refutar, com dados — que a arquitetura do sensor é independente de fabricante e de nó tecnológico.

1.2 O que este projeto não é

Três delimitações precisam ser comunicadas à equipe na primeira reunião, porque cada uma corresponde a um modo de falha recorrente em projetos de migração conduzidos por equipes em formação.

- **Não é uma tarefa de tradução de código.** A porção de HDL que precisa ser reescrita é pequena. O trabalho intelectual está em reconstruir a *referência de tempo* sobre um recurso de *hardware* com propriedades quantitativamente diferentes, e em provar o que se perdeu.
- **Não é uma replicação.** As duas implementações não produzirão números comparáveis em valor absoluto. Serão comparáveis em metodologia e em métricas normalizadas, e é isso que o plano protege.
- **Não é um projeto cujo sucesso se mede por “funcionou”.** Um sensor que compila, roda e emite números sem caracterização de régua temporal não constitui resultado. O objeto científico aqui é a incerteza da medida.

1.3 Premissas sobre a versão de referência

Este plano assume que a versão mais recente do projeto, sobre Artix-7 / Nexys 4 DDR, é composta pelos subsistemas da Tabela 1. Divergências devem ser corrigidas antes da distribuição do documento à equipe, porque a alocação de tarefas deriva diretamente desta decomposição.

1.4 Critério de sucesso do projeto

Definição de pronto

O projeto é considerado bem-sucedido quando existir, sobre MAX 10, uma medida de σ_{resid} expressa em picossegundos, obtida com metodologia idêntica à dos artigos anteriores, acompanhada de (i) caracterização da régua temporal empregada, (ii) barra de incerteza, e (iii) declaração explícita do menor degrau de *slack* resolvível sob critério $k\sigma$.

Este critério é satisfeito *tanto* pelo desfecho favorável quanto pelo desfavorável. Um resultado que estabeleça “a arquitetura não porta com fidelidade útil para este nó tecnológico, pelas razões X e Y, com penalidade quantificada em Z” encerra o projeto com sucesso.

Tabela 1: Decomposição da versão de referência em Artix-7 e destino de cada subsistema no port.

Subsistema	Função na versão de referência	Frente
Sensor de <i>slack</i> (RTL)	Caminho crítico sintético amostrado por par de <i>clocks</i> com defasagem controlada; conversão de evento de falha em medida temporal.	F1
Régua temporal	Deslocamento incremental de fase do MMCM (passo fino = período do VCO / 56), travado no cristal da placa.	F1
Lazo de auto-tuning	Máquina de estados que localiza a borda de falha e a rastreia continuamente, com histerese e política de reaquisição.	F1
Restrição física	Preservação de posicionamento e de estrutura lógica contra otimizações da ferramenta, garantindo comparabilidade entre compilações.	F2
Telemetria PVT	XADC fornecendo temperatura de junção e V_{CCINT} <i>on-die</i> ; alimenta o <i>trim</i> de tensão em malha fechada.	F3
Comunicação	Fluxo UART do DUT para o <i>host</i> , com protocolo de pacote e política de <i>timestamp</i> .	F4
Bancada térmica	Forno resistivo acionado por SSR, controlador PID sintonizado por identificação FOPDT e regras SIMC.	F5
Bancada elétrica	Fonte programável ITECH IT6502D comandada por VISA, com malha de compensação de tensão realimentada pelo XADC.	F5
Aquisição	Aplicação Python com registro CSV temporizado, gráficos ao vivo e recuperação de falhas de USB em campanhas de vários dias.	F4
Análise	Decomposição de variância PVT do sinal de <i>slack</i> , ajuste de leis de potência e de Arrhenius, caracterização informacional.	F6

Nota complementar de direcionamento

O documento `nota-limite-deteccao.pdf`, nesta mesma pasta, propõe declarar o estudo de limite de detectabilidade — hoje tratado neste plano como desfecho aceitável de contingência do Gate A (Seção 7.3) — como o objetivo *primário* do projeto desde o início, com a recuperação de resolução por Vernier como objetivo secundário que, se bem-sucedido, eleva a contribuição. A proposta não altera nenhuma tarefa de engenharia nem o cronograma; afeta apenas o enquadramento da Seção 7.3 e a redação da produção científica da frente F6. Leitura recomendada antes da reunião de abertura.

2 Curso Rápido: A Arquitetura Atual

Esta seção é o material de entrada para quem nunca trabalhou no projeto Artix-7. Ela condensa, em poucas páginas, o que está espalhado em `CLAUDE.md`, `ARCHITECTURE.md`, `PROTOCOL.md` e nas 35 páginas de `docs/onboarding.tex` do repositório principal — suficiente para acompanhar o resto deste plano sem alternar entre documentos, mas não um substituto para a leitura completa daqueles arquivos antes de tocar em código ou hardware.

2.1 Visão geral do experimento

O sistema de referência acelera o envelhecimento de uma FPGA (o DUT — *Device Under Test*) por meio de um forno resistivo, enquanto um sensor embarcado na própria FPGA mede, continuamente, a margem temporal (*slack*) de um caminho crítico sintético. Cinco subsistemas cooperam:

- **Forno + PID.** Um Arduino/ESP32 controla um relé de estado sólido (SSR) que aquece o forno, com sintonia PID identificada por modelo FOPDT e regras SIMC (mesmo procedimento que a trilha de estudo sobre bancada de estresse, adiante neste documento, pede para ser refeito no novo DUT).
- **DUT.** A FPGA sob teste, executando o RTL do sensor (Seção 2.2) e respondendo a um protocolo serial simples.
- **Fonte programável (PSU).** Ajusta a tensão de alimentação do núcleo da FPGA, comandada por VISA/SCPI, com laço de compensação realimentado pela leitura de V_{CCINT} do próprio DUT.
- **Host.** Um computador rodando uma aplicação Python (Seção 2.3) que orquestra os três subsistemas acima, grava um CSV por experimento e exibe gráficos ao vivo.
- **Pipeline de análise.** Scripts/notebooks Python que processam os CSVs para extrair σ_{resid} e os demais números reportados nos artigos do grupo — fora do escopo deste plano em detalhe, mas o formato de saída que ele consome é um requisito de compatibilidade explícito da frente F4.

2.2 Arquitetura RTL do sensor

O sensor de referência (branch `main`, projeto `vivado/aging_study_nexys4ddr/`) é construído em torno de quatro blocos.

Domínios de clock

Um único MMCM (`clk_wiz_0`) deriva três clocks de 100 MHz a partir do cristal da placa:

- `clk_sys` — 0°, clock principal do sistema.
- `psclk` — 0° com deslocamento de fase dinâmico habilitado; é a *régua temporal* discutida em detalhe na próxima seção.
- `clk_en` — 100° fixo, o clock “captor” do sensor de metaestabilidade.

Sensor de metaestabilidade (`modern_sensible`)

Três *flip-flops* amostram o mesmo sinal combinacional (`in_sensor`) em domínios de clock diferentes: FF1 em `psclk` (fase deslocável), FF2 em `clk_sys` (referência fixa). Um XOR entre FF1

e FF2 é capturado por um terceiro *flip-flop*, FF3, no clock `clk_en` — esse é o alarm. Se FF1 e FF2 concordam, o caminho sob teste tinha margem suficiente na fase atual; se discordam, a fase deslocada empurrou a amostragem para dentro da janela de metaestabilidade. É essa discordância, rastreada à medida que a fase varre, que converte um evento binário em medida temporal (ver a trilha de estudo sobre temporização e régua de fase, adiante).

Caminho crítico: `adder duplo (adder_canary)`

O `in_sensor` de `modern_sensible` vem de um somador *ripple-carry* de 16 bits (`ripple_adder`), construído com primitivas `LUT3_L` explícitas e atributo `DONT_TOUCH` em cada estágio — isso impede a ferramenta de colapsar a cadeia de *carry* em blocos `CARRY4` dedicados, o que destruiria a sensibilidade ao envelhecimento do caminho. Há duas instâncias estruturalmente idênticas: `u_sensor`, cujo operando alterna a cada ciclo entre `0x5555/0x5556` para forçar propagação de *carry* completa e determinística, alimentando o sensor de metaestabilidade acima; e `u_canary`, um segundo somador com um contador livre, cujo resultado é comparado a uma recomputação redundante para detectar erro funcional (`wrong/correct/error_count`). As duas instâncias envelhecem no mesmo ritmo por construção (mesma estrutura, mesmas restrições de posicionamento) — ver `SENSOR_ARCHITECTURE.md` para a justificativa completa.

Controlador de varredura de fase (`controller_controller`)

Uma máquina de estados finita desloca a fase de `psclk` incrementalmente, observando o alarm: `CHECK_ALARM` → `INIT_SHIFT` → `WAIT_SHIFT` (repete até o alarme disparar) → `DONE` (registra o número de passos em `display_value`) → `RESET_PHASE` → `WAIT_RESET` (desfaz os passos) → `IDLE` → reinicia autonomamente. `display_value` é o valor de *slack* em incrementos de fase — a grandeza bruta que, multiplicada pelo passo de fase medido, vira picossegundos.

Telemetria PVT e empacotamento

Um XADC interno fornece temperatura de junção e V_{CCINT} (`temp_catcher.sv`). Ao receber o byte 'T' (`0x54`) pela UART, `sensor_stream` congela todas as leituras correntes e serializa um pacote de 15 bytes: `[TEMP×3] [SLACK×2] [VCCINT×3] [FAIL×1] [WRONG×2] [CORRECT×2] [ERR_CNT×2]`, *Little Endian* — ver `PROTOCOL.md` para o mapa de bytes completo.

2.3 Arquitetura do software de aquisição

A aplicação de referência é `App_Nexys/` (PySide6). Três padrões valem a pena internalizar antes de portar qualquer parte dela:

1. **Workers em QThread.** Cada dispositivo físico (`DUTWorker`, `ArduinoWorker`, `PSUWorker`) roda em sua própria *thread*, comunicando com a UI só por sinais Qt. O `DUTWorker` envia o 'T' e lê os 15 bytes descritos acima uma vez por ciclo de `QTimer`.
2. **TestSequencer como orquestrador.** Uma classe central lê o estado mais recente de todos os *workers*, monta uma linha de dados, grava no CSV, verifica limites de segurança (temperatura máxima do forno e do DUT, corrente máxima da fonte) e roda o laço de compensação de V_{CCINT} (proporcional puro: `psu_cmd += Kv × (setpoint - medido)`).
3. **config.py + settings.json.** Todo parâmetro ajustável (portas seriais, ganhos, limites) vive em um módulo de configuração global, persistido em JSON e editado por um diálogo modal (`setup_config.py`) mostrado na inicialização.

2.4 Onde aprofundar

Esta seção é deliberadamente incompleta. Antes de escrever RTL ou código para o MAX 10, leia, no repositório principal:

- `CLAUDE.md` — mapa denso e atualizado de todo o código, incluindo as variantes experimentais que *não* são a base deste port (ver a próxima seção).

- docs/onboarding.tex (ou o PDF compilado) — as 35 páginas completas: física do envelhecimento, RTL linha a linha, protocolos, preparação de estação de trabalho, execução de experimento, análise de dados.
- ARCHITECTURE.md e PROTOCOL.md — intenção de projeto e protocolos byte a byte.
- vivado/aging_study_nexys4ddr/SENSOR_ARCHITECTURE.md — a justificativa científica completa do desenho de adder duplo resumido acima.

3 Organização do Repositório e deste Branch

O repositório foi reorganizado, no mesmo esforço em que este plano foi incorporado a ele, especificamente para acomodar esta nova linha de pesquisa sem confundi-la com a implementação de referência. Duas coisas para internalizar antes de navegar o código.

3.1 Mapa de branches

O repositório tem, hoje, quatro branches ativos:

main

A referência deste port. Sensor único, adder duplo (RCA), validado e publicado (SBCCI 2025/2026). É o que a Tabela 1 descreve e o que a Seção 2 resume.

inverter-chain-sensor

Variante experimental: mesmo sensor único, caminho crítico por cadeia de inversores em vez de adder. **Não** é a base deste port.

experimental-multi-sensor

Variante experimental: quatro canais RCA independentes, protocolo próprio, ainda sem validação em *hardware*. **Não** é a base deste port.

max10-de10lite-port

Este branch. Contém tudo o que está descrito no restante deste documento, sob `max10_port/`.

Não confundir os branches experimentais com a referência

Os branches `inverter-chain-sensor` e `experimental-multi-sensor` existem para explorar variações do sensor *no mesmo Artix-7*, não para portar para MAX 10. Se você encontrar código ou documentação referenciando um sensor de múltiplos canais ou uma cadeia de inversores fora de `max10_port/`, você está olhando para um desses branches, não para a base deste projeto.

3.2 Estrutura de `max10_port/`

Todo o trabalho deste branch vive sob `max10_port/`, seguindo a convenção de repositório recomendada mais adiante neste plano (Seção 9.2):

Diretório	Conteúdo
docs/	Este documento, a nota de direcionamento complementar, e os artefatos escritos que a Fase 0 produzir.
hdl/	Projeto Quartus Prime: RTL, restrições, scripts de build. Hoje é apenas andaime (<i>scaffold</i>) — ver <code>hdl/README.md</code> .
host/	Software de aquisição do lado PC (frente F4).
analysis/	Análise offline (frente F6).
data/	Dados brutos de campanha, imutáveis (Seção 9.2).
minutes/	Atas de reunião semanal versionadas (Seção 7.5).

Tudo fora de `max10_port/` é material de referência para este branch, não uma base sobre a qual construir diretamente. Ler, entender, e — onde fizer sentido, como em `App_Nexys/` para a frente F4 — bifurcar (*fork*) o que for útil. Não modificar em *place*: o resto do repositório continua sendo o código de produção da pesquisa em Artix-7/UltraScale+, usado por outra equipe em paralelo.

4 Diagnóstico técnico de portabilidade

Esta seção existe para que a equipe entre na Fase 0 sabendo onde está a dificuldade. É material de leitura obrigatória, não um resumo executivo.

4.1 A régua temporal é a origem da resolução

A observação central, e que reordena toda a hierarquia de dificuldades do port, é esta: a resolução do sensor na versão Artix-7 *não* vem da malha lógica nem da linha de atraso, e sim do passo de deslocamento de fase do MMCM.

No MMCM da família 7, o passo fino de deslocamento corresponde ao período do VCO dividido por 56. Na configuração empregada, isso resulta em aproximadamente 19.8 ps por incremento — coerente com a relação reportada nos artigos, em que 0.90 contagens correspondem a cerca de 17.9 ps.

Essa escolha arquitetural tem uma consequência que costuma passar despercebida e que é, na verdade, o que torna o sensor válido como instrumento de envelhecimento: **a régua está travada no cristal da placa**. O período do VCO é derivado de um oscilador de quartzo, cuja deriva com temperatura e tensão é ordens de grandeza menor que a do silício sob medição. O caminho medido envelhece; a régua, não. Um sensor construído sobre linha de atraso em tecido lógico não tem essa propriedade — a régua envelhece junto com o mensurando, e a separação entre os dois exige calibração adicional em cada ponto de operação.

Consequência para o desenho da equipe

Qualquer proposta de recuperar resolução no MAX 10 precisa ser avaliada primeiro sob o critério de *rastreabilidade*, e só depois sob o critério de finura. Uma régua fina que deriva com PVT é, para o propósito deste projeto, pior do que uma régua grossa e estável — a menos que a deriva seja caracterizada e corrigida ponto a ponto, o que é um projeto em si.

4.2 A restrição dominante do MAX 10

Os PLLs do MAX 10 suportam reconfiguração dinâmica e deslocamento de fase em tempo de execução, o que preserva a arquitetura do sensor. A limitação está na granularidade.

Conforme o *MAX 10 Clocking and PLL User Guide*, o menor deslocamento de fase corresponde ao período do VCO dividido por oito, e a frequência do VCO deve permanecer entre 600 MHz e 1300 MHz

para operação correta do PLL. A documentação especifica a resolução de fase como incrementos “de até 96 ps”. Com o VCO no teto da faixa:

$$\Delta t_{\min} = \frac{1}{8} \cdot \frac{1}{1300 \text{ MHz}} = \frac{769.2 \text{ ps}}{8} \approx 96.2 \text{ ps.} \quad (1)$$

Este é um piso absoluto: não há configuração de contadores, modo de compensação ou opção de ferramenta que o reduza. Qualquer resolução mais fina exige uma arquitetura de medição diferente, não uma sintonia diferente.

4.3 Propagação da perda de resolução

A penalidade não é uma abstração. Ela se propaga diretamente para a métrica que sustenta a aplicabilidade do sensor em gerenciamento de ciclo de vida do silício (SLM). Aplicando o mesmo σ_{resid} em contagens já medido nos dois bancos de ensaio, e apenas trocando o passo da régua, obtém-se a Tabela 2.

Tabela 2: Propagação do passo da régua para o menor degrau de *slack* resolvível. Valores em contagens são os medidos na versão Artix-7; a conversão para tempo usa o passo de fase de cada dispositivo.

Grandeza	Artix-7 (MMCM)	MAX 10 (PLL)	Razão
Passo de fase	19.8 ps	96.2 ps	4,86×
σ_{resid} , banco PID (0.726 cnt)	14.4 ps	69.8 ps	4,86×
σ_{resid} , banco <i>bang-bang</i> (0.904 cnt)	17.9 ps	86.9 ps	4,86×
Degrau detectável 3σ , PID	43 ps	209 ps	4,86×
Degrau detectável 3σ , <i>bang-bang</i>	54 ps	261 ps	4,86×

Sob o critério $\Delta t_{\text{age}} \geq k \sigma_{\text{resid}}$ que define acionabilidade para SLM, o sensor migrado só é útil para decisões que tolerem degraus de *slack* da ordem de 200 ps. Se a campanha de estresse viável não produzir degradação permanente dessa magnitude, o experimento não terá poder de detecção — e isso precisa ser verificado por cálculo, na Fase 0, antes de qualquer investimento em implementação.

4.4 Correspondência de recursos entre as plataformas

A Tabela 3 consolida o mapeamento de recursos. Ela serve de referência rápida durante a Fase 0 e de índice para as frentes de implementação.

4.5 Riscos específicos do dispositivo alvo

Três diferenças do MAX 10 não têm análogo na plataforma de referência e precisam de tratamento explícito no plano.

4.5.1 Memória de configuração no mesmo *die*

O Artix-7 carrega sua configuração em SRAM volátil a partir de memória externa. O MAX 10 armazena a configuração em *flash* integrada ao mesmo *die* do tecido lógico (blocos CFM e UFM). Consequência: durante uma campanha de burn-in, a memória de configuração está sendo submetida ao mesmo estresse térmico do circuito sob teste, e as especificações de retenção de dados da *flash* são função da temperatura de junção.

Implicação prática: o envelope de estresse não pode ser definido apenas pelos limites do tecido lógico. É necessário consultar a especificação de retenção do dispositivo, adotar um setpoint conservador e prever verificação de integridade da configuração ao final de cada campanha.

Tabela 3: Correspondência de recursos entre a plataforma de referência e a plataforma alvo.

Recurso	Artix-7 / Vivado	MAX 10 / Quartus Prime	Frente
Régua de fase	MMCM, passo $T_{VCO}/56$	PLL, passo $T_{VCO}/8$; piso de 96 ps. Perda de 4,86×.	F1
Protocolo de fase	PSEN, PSINCDEC, PSDONE	phasestep, phaseupdown, phasecounterselect, phasedone. Correspondência praticamente um-para-um.	F1
Recurso de atraso fino	Cadeia CARRY4, ~20 ps por <i>tap</i>	Cadeia de <i>carry</i> do LE de 4 entradas, dezenas a centena de ps por estágio.	F1
Preservação lógica	DONT_TOUCH, KEEP	Atributos <code>preserve</code> , <code>noprune</code> , <code>keep</code> , <code>dont_merge</code> .	F2
Posicionamento	Restrições LOC e BEL	<code>set_location_assignment</code> <code>LC_X..Y..N..</code> no arquivo <code>.qsf</code> .	F2
Inspeção de <i>layout</i>	Device View do Vivado	Chip Planner.	F2
Temperatura <i>on-die</i>	XADC, canal dedicado	ADC SAR de 12 bits em modo diodo térmico (TSD), via IP <i>Modular ADC Core</i> . Exatidão inferior; exige calibração.	F3
Tensão de núcleo	XADC, monitor interno de V_{CCINT}	Inexistente. Requer derivação da trilha para pino ANAIN — modificação de placa.	F3
Transporte de dados	Ponte USB-UART integrada (FT2232)	Na DE10-Lite, o FTDI atende apenas JTAG. Alternativas: JTAG UART ou módulo USB-serial externo no cabeçalho GPIO.	F4
Supervisório embarcado	MicroBlaze (opcional)	Nios II/e ou Nios V/m, disponíveis sem licença na edição Lite.	F4
Memória de configuração	SRAM volátil, externa ao <i>die</i>	Flash no mesmo <i>die</i> (CFM/UFM). Retenção é função de T_j — risco específico sob estresse térmico prolongado.	F5

4.5.2 Ausência de monitor interno de alimentação

A perda do monitor de V_{CCINT} é a mais consequente para a metodologia, porque o eixo de tensão participa de duas funções distintas na versão de referência: como covariável na decomposição de variância PVT, e como variável manipulada no *trim* de tensão em malha fechada.

A primeira função é recuperável com derivação da trilha de núcleo para um pino de entrada analógica. A segunda exige interromper o regulador integrado da placa para alimentar o núcleo pela fonte programável — intervenção invasiva, irreversível e de risco alto. O plano trata as duas separadamente e adia a segunda.

4.5.3 Envelhecimento mais lento em nó tecnológico maior

O MAX 10 é fabricado em 55 nm. Os mecanismos dominantes de degradação (NBTI e HCI) produzem, nesse nó, deslocamentos de V_{th} menores e mais lentos do que em 28 nm planar, para o mesmo envelope de estresse. Combinado com o piso de ruído cinco vezes mais alto, isso comprime a janela de detectabilidade pelos dois lados simultaneamente.

Verificação de viabilidade obrigatória na semana 4

A trilha de estudo E1 deve responder, com número, à seguinte pergunta antes de qualquer trabalho de implementação: *quantas horas de estresse, no envelope térmico admissível para este dispositivo, são necessárias para produzir um degrau de slack permanente de aproximadamente 210 ps?* Se a resposta exceder a duração de campanha viável no laboratório, o projeto precisa ser reformulado — possivelmente como estudo de limite de detectabilidade, ou com mudança de eixo de estresse. Esta decisão pertence à semana 4, não à semana 14.

5 Fase 0 — Estudo

5.1 Justificativa e método

A Fase 0 é obrigatória e bloqueante. Nenhum integrante abre o Quartus antes de concluir a trilha de estudo correspondente à sua frente. A razão não é pedagógica em sentido abstrato: em migrações desse tipo, o custo de descobrir tardiamente uma premissa violada é medido em semanas de forno, e a maior parte dessas premissas está no material de estudo.

Formato operacional

- Seminário semanal de 90 minutos, com um apresentador por trilha e arguição aberta ao restante da equipe.
- Cada trilha produz um artefato escrito de 2 a 4 páginas, versionado no repositório do projeto. O artefato não é resumo de leitura: é documento de projeto que será consumido pelas frentes de implementação.
- O orientador arguiu cada apresentador contra o critério de aceite declarado na trilha. Trilha não aprovada é reapresentada na semana seguinte.
- As seis trilhas correm em paralelo ao longo de quatro semanas. Um integrante é responsável primário por uma trilha e leitor secundário de outra.

Duração

Quatro semanas, sobrepostas à preparação de bancada, com marco de saída na semana 4.

5.2 Trilha E1 — Física do envelhecimento e aceleração

Conteúdo

- Mecanismos dominantes: NBTI (*Negative Bias Temperature Instability*) e HCI (*Hot Carrier Injection*); origem física do deslocamento de tensão de limiar V_{th} .
- Dependência temporal em lei de potência; dependência térmica de Arrhenius; definição de fator de aceleração (AF) e de energia de ativação E_a ; sensibilidade do AF à escolha de E_a .
- Distinção entre componente reversível (*recovery*, variação PVT) e componente permanente do sinal — e por que essa distinção é o problema central de medição do projeto.
- Por que o envelhecimento é observado *indiretamente*, como perda gradual de margem temporal em lógica síncrona, em vez de medido diretamente.
- Conversão entre horas de estresse acelerado e horas equivalentes de operação em campo.

Leitura dirigida

- JEDEC JESD22-A108 — *Temperature, Bias and Operating Life*.
- JEDEC JESD91 — métodos de extração de fator de aceleração.
- Artigos do grupo em SBCCI 2025 (validação do sensor) e SBCCI 2026 (arquitetura de controle térmico e seu efeito sobre o AF entregue).
- Literatura de sensores in-situ de margem temporal: família Razor, canários de atraso, monitores baseados em oscilador em anel.
- Um artigo de revisão sobre SLM, para enquadrar o uso final do sensor (AVS, estimativa de vida útil remanescente, manutenção preditiva).

Entregável

Nota técnica derivando $AF(T, V)$ para os parâmetros da bancada e para o dispositivo alvo, contendo obrigatoriamente a resposta numérica à pergunta de viabilidade da Seção 4.5.3, com a faixa de E_a considerada e a sensibilidade do resultado a essa escolha.

Critério de aceite

O apresentador explica, sem consulta, por que a redução da frequência de *clock* não corrige violação de *hold*, e por que essa assimetria importa para o desenho do caminho sintético sob teste.

5.3 Trilha E2 — Temporização, *slack* e a régua de fase

Conteúdo

- Fundamentos: tempo de *setup*, tempo de *hold*, atraso *clock*-para-*Q*; caminho crítico e caminho curto; definição de *slack* de *setup*.
- Assimetria estrutural: *setup* depende do período, *hold* não. Correções distintas para cada violação.
- *Skew* de *clock* e seu efeito oposto sobre as duas restrições.
- Metaestabilidade e sincronizadores — relevante porque o evento medido pelo sensor é, por construção, uma amostragem em região metaestável.
- Mecanismo central do projeto: como o deslocamento incremental de fase entre *clock* de lançamento e *clock* de captura converte um evento binário (falhou / não falhou) em uma medida temporal.
- Curva característica de probabilidade de falha em função da fase; a largura da transição como estimador de ruído; extração de precisão abaixo do passo por promediação.
- Por que uma régua travada em cristal é insensível a PVT e uma linha de atraso em tecido lógico não é.

Leitura dirigida

- *MAX 10 Clocking and PLL User Guide*: capítulos de deslocamento de fase programável, reconfiguração dinâmica e faixa de operação do VCO.

- Documentação do MMCM da família 7 (UG472), para comparação lado a lado.
- Literatura de conversores tempo-digital (TDC): arquiteturas de linha de atraso, Vernier e batimento de frequência.

Entregável

1. Diagrama de tempos anotado do sensor atual, com identificação explícita da grandeza medida e do papel de cada borda.
2. Tabela de correspondência de portas entre o protocolo de deslocamento de fase do MMCM e o do PLL do MAX 10, incluindo o *handshake* de conclusão.
3. Cálculo do passo de fase resultante para pelo menos três configurações de VCO, demonstrando o efeito da escolha.

Critério de aceite

O apresentador responde corretamente qual é o passo de fase obtido com VCO a 700 MHz versus 1300 MHz, e explica por que a ferramenta pode escolher o VCO automaticamente e como forçá-la a não fazê-lo.

5.4 Trilha E3 — O laço de auto-tuning

Esta é a trilha com maior densidade de informação não documentada, porque a fonte primária é o próprio código.

Conteúdo

- Leitura dirigida do RTL atual, linha a linha, sob supervisão.
- O ciclo de medida: o que a máquina de estados executa entre duas amostras consecutivas de *slack*.
- Inicialização: como a busca de borda é semeada na primeira medida, e o que acontece se a semente estiver fora da faixa útil.
- Rastreamento: como o laço acompanha o deslocamento da borda causado por variação térmica, variação de tensão e degradação permanente — e como o laço, por construção, não distingue as três.
- Histerese e política de reaquisição em caso de perda de rastreamento.
- Comportamento nas extremidades da faixa de fase (*wrap-around* ou saturação) e suas consequências para a série temporal.
- Parâmetros de sintonia expostos, faixas válidas e acoplamentos entre eles.

Entregável

Diagrama de estados redesenhado *a partir do código*, não a partir do artigo, com anotação de todos os parâmetros de sintonia, suas faixas válidas e suas dependências. Este documento passa a ser a especificação normativa para a reimplementação na frente F1.

Critério de aceite

O apresentador identifica ao menos duas premissas do laço que dependem de o passo de fase ser fino, e propõe reformulação de cada uma para operação com passo grosso. Exemplos esperados: dimensionamento da histerese em número de passos, e critério de convergência da busca inicial.

5.5 Trilha E4 — Instrumentação PVT

Conteúdo

- O que o XADC entrega na versão de referência: canais, sequenciamento, taxa efetiva, ruído, e como esses dados alimentam a malha de compensação de tensão.

- Bloco ADC do MAX 10: conversor SAR de 12 bits, instânciação pelo IP *Modular ADC Core* no Platform Designer, arquitetura do sequenciador, seleção de referência e faixa de entrada.
- Modo de diodo térmico (TSD): princípio, exatidão nominal, necessidade de calibração, e restrição de multiplexação com os canais analógicos externos.
- Ausência de monitor interno de trilha de alimentação e as consequências metodológicas discutidas na Seção 4.5.2.
- Propagação de incerteza: como o erro de temperatura entra no cálculo de AF.

Leitura dirigida

MAX 10 Analog to Digital Converter User Guide; folha de dados do dispositivo, seções de características do ADC e do sensor térmico; documentação do XADC (UG480) para comparação.

Entregável

1. Especificação da cadeia de medição de tensão de núcleo: ponto de acesso na placa, condicionamento, faixa, e orçamento de erro fechado.
2. Procedimento de calibração do TSD contra referência externa, com número de pontos, faixa e método de ajuste.
3. Estimativa de incerteza residual de temperatura após calibração, e sua propagação para o AF calculado na trilha E1.

Critério de aceite

O apresentador declara se a exatidão de temperatura alcançável é suficiente para o cálculo de AF pretendido, com justificativa numérica, e não com juízo qualitativo.

5.6 Trilha E5 — Bancada de estresse

Conteúdo

- Modelo FOPDT do forno; identificação por resposta ao degrau; sintonia por regras SIMC.
- Por que o controle *bang-bang* subentrega estresse integrado a setpoint comandado idêntico — o resultado central do artigo SBCCI 2026.
- Acoplamento térmico-elétrico do DUT: $T_{\text{DUT}} \rightarrow R_{\text{DUT}} \rightarrow I_{\text{DUT}} \rightarrow P_{\text{DUT}} \rightarrow T_{\text{DUT}}$, condições de ganho de laço e risco de fuga térmica.
- Por que a variável controlada relevante é a temperatura de junção do dispositivo, e não a temperatura do forno.
- Operação da fonte programável por VISA; limites de corrente; comportamento em transitório.
- Requisitos de JESD22-A108 quanto a monitoramento e auditabilidade das condições de estresse.

Entregável

Plano de adaptação mecânica e térmica da placa alvo ao forno: fixação, roteamento de cabos, posicionamento do termopar de referência, e caminho de saída dos sinais de telemetria.

Critério de aceite

O apresentador explica por que a sintonia do PID atual não é transferível para o novo DUT, e quais grandezas físicas mudaram para justificar a reidentificação.

5.7 Trilha E6 — Aquisição e análise

Conteúdo

- Leitura do software *host* atual: protocolo serial, formato de pacote, política de *timestamp*, sincronização entre fontes de dados heterogêneas, tratamento de reconexão.
- Requisitos de robustez para campanhas de vários dias: detecção de lacunas, integridade do arquivo em caso de queda, retomada.
- Pipeline de análise offline: decomposição de variância PVT do sinal de *slack*, remoção de tendência, estimação de σ_{resid} , ajuste de modelos de degradação.
- Proveniência de dados: como um número de artigo é rastreado até o arquivo bruto que o gerou.

Entregável

Ambiente de análise reproduzido localmente por cada integrante da frente, executando sobre um CSV histórico do Artix-7 e reproduzindo os valores publicados dentro do arredondamento.

Critério de aceite

Reprodução numérica confirmada, com *diff* apresentado contra os valores dos artigos.

5.8 Marco de saída — Reprodução de referência

Marco bloqueante da semana 4

Antes de qualquer trabalho sobre MAX 10, a equipe executa uma campanha curta (2 a 4 horas) na Nexys 4 DDR existente, do início ao fim, com as próprias mãos: síntese, gravação, montagem no forno, comando da fonte, aquisição, análise e relatório.

Este marco parece redundante e não é. Ele cumpre três funções que não podem ser cumpridas de outra forma:

1. **Produz o *golden reference*.** Toda medida obtida em MAX 10 será comparada contra um conjunto de dados que a própria equipe gerou, com o instrumento em condição conhecida. Sem isso, discrepâncias futuras não têm atribuição possível.
2. **Separa falhas de bancada de falhas de port.** Problemas de forno, de fonte, de cabo e de aquisição aparecem na semana 4, isoladamente. Sem esse marco, aparecem na semana 12, sobrepostos aos problemas de PLL, e o *debug* conjunto custa múltiplas semanas.
3. **Calibra a expectativa da equipe.** O contato físico com o sistema funcionando estabelece o padrão de qualidade contra o qual o port será julgado.

5.9 Matriz de cobertura

A Tabela 4 relaciona trilhas de estudo e frentes de implementação. Ela é usada para verificar que nenhuma frente inicia sem sua base conceitual e para alocar leitores secundários.

Tabela 4: Matriz trilha de estudo $\times$ frente de implementação. • indica pré-requisito bloqueante; ○ indica leitura recomendada.

Trilha	F1	F2	F3	F4	F5	F6
E1 — Física do envelhecimento	○				•	•
E2 — Temporização e régua	•	•				○
E3 — Laço de auto-tuning	•	○		○		○
E4 — Instrumentação PVT			•	•	○	○
E5 — Bancada de estresse			○		•	○
E6 — Aquisição e análise				•		•

6 Frentes de implementação

6.1 Princípio de decomposição e alocação

O trabalho é decomposto em seis frentes, definidas por acoplamento técnico e não por conveniência de agenda. A regra de alocação é:

- Dimensionamento nominal: 4 a 6 integrantes, um responsável primário por frente, com frentes de menor carga acumuladas por um mesmo integrante.
- Com equipe reduzida, F2 colapsa em F1 e F6 colapsa em F4.
- **F1 nunca compartilha responsável com outra frente.** É a frente crítica, determina a viabilidade do projeto e não tolera divisão de atenção.
- Toda frente tem um segundo integrante designado como revisor, que não executa mas responde pela conferência dos entregáveis.

Tabela 5: Visão geral das frentes.

ID	Frente	Questão que responde	Criticidade
F1	Régua temporal e RTL do sensor	Quão fina e quão estável é a referência de tempo disponível?	Crítica
F2	Implementação física e fluxo Quartus	O circuito descrito sobrevive à ferramenta e se repete entre compilações?	Alta
F3	Instrumentação PVT e hardware de placa	As covariáveis de temperatura e tensão estão disponíveis e calibradas?	Alta
F4	Telemetria e cadeia de aquisição	Os dados chegam íntegros e sincronizados após dias de campanha?	Média
F5	Bancada térmica e elétrica	O estresse é entregue de forma controlada e sem destruir o dispositivo?	Média
F6	Caracterização, dados e produção científica	Quanto vale a medida obtida, com que incerteza?	Alta

6.2 F1 — Régua temporal e RTL do sensor

F1 — Régua temporal e RTL do sensor

Estabelecer no MAX 10 uma referência de tempo rastreável e tão fina quanto possível, e reimplementar sobre ela o laço de auto-tuning.

Frente crítica. Determina a viabilidade do projeto e o escopo de tudo o que vem depois.

Pré-requisitos

Trilhas E2 e E3 aprovadas. Acesso ao RTL da versão de referência e ao diagrama de estados produzido em E3.

Tarefas

1. **Instanciação e caracterização do PLL.** Instanciar PLL com reconfiguração dinâmica de fase (ALTPLL com reconfiguração habilitada, ou Altera PLL acompanhado do Altera PLL Reconfig). Forçar o VCO ao teto da faixa admissível, verificando o valor efetivamente escolhido pela ferramenta e não o valor pedido. Medir o passo de fase real, sem confiar na especificação: montar experimento de contagem sobre caminho de atraso conhecido e levantar o passo médio e sua dispersão.

2. **Porte da máquina de estados.** Traduzir o protocolo de *handshake* de deslocamento de fase, com atenção particular ao sinal de conclusão — a semântica de *phasedone* difere da de *PSDONE* em detalhes de temporização que precisam ser verificados em simulação antes de irem para *hardware*. Reformular os parâmetros identificados em E3 como dependentes de passo fino.
3. **Redesenho do caminho sintético sob teste.** Reescrever o caminho crítico para o tecido lógico de 4 entradas do MAX 10, com atraso alvo dimensionado para a nova granularidade: o caminho precisa ser longo o suficiente para que a borda de falha caia em região de fase bem resolvida, e curto o suficiente para caber na faixa de deslocamento disponível.
4. **Investigação de Vernier por batimento entre dois PLLs.** Esta é a tarefa de maior valor e maior risco da frente. O dispositivo dispõe de múltiplos PLLs com possibilidade de cascadeamento por GCLK. Dois *clocks* com diferença de frequência pequena fornecem resolução temporal efetiva $1/f_1 - 1/f_2$, arbitrariamente fina, ao custo de tempo de medição por amostra. É a única rota que recupera resolução *mantendo a régua travada em cristal*.
 - Modelar a resolução efetiva e o tempo de medida em função de Δf .
 - Verificar se as restrições de contadores do dispositivo permitem os pares de frequência necessários.
 - Avaliar o impacto do *jitter* relativo entre os dois PLLs sobre a resolução efetivamente utilizável — este é o fator que pode invalidar a abordagem, e precisa ser medido, não estimado.
 - Prototipar e caracterizar.
5. **Rota alternativa: interpolação em tecido lógico.** Executada apenas se a tarefa 4 for declarada inviável no Gate A. Subdivisão do passo de 96 ps por cadeia de atraso em células lógicas, com calibração por densidade de código em cada ponto de temperatura da campanha. Se adotada, a limitação de rastreabilidade deve ser declarada explicitamente em todo relatório e publicação derivados — a régua passa a variar com PVT e a envelhecer junto com o mensurando.
6. **Banco de testes.** Simulação do laço completo com modelo de deslocamento de borda, incluindo os casos de extremidade de faixa e de perda de rastreamento.

Entregáveis

- RTL parametrizável, com passo de fase e faixa como parâmetros de topo.
- Banco de testes de simulação cobrindo inicialização, rastreamento, extremidade de faixa e reaquisição.
- Relatório de caracterização da régua: passo médio medido, dispersão, não-linearidade diferencial, deriva com temperatura.
- Parecer técnico sobre a viabilidade do Vernier, com dados de suporte.

Critério de aceite — Gate A

Passo de fase medido, documentado e estável, e laço de auto-*tuning* rastreando uma borda deslocada artificialmente por variação controlada de temperatura ambiente, em *hardware*.

Riscos

- *Jitter* relativo entre PLLs anula o ganho teórico do Vernier.
- Restrições de contadores impedem os pares de frequência desejados.
- Tempo de medida por amostra do Vernier torna a taxa de amostragem incompatível com a dinâmica térmica que se deseja observar.

Perfil do integrante

Maior maturidade em RTL e, principalmente, em leitura crítica de documentação de dispositivo. Alocar o integrante mais forte da equipe. Tarefa adequada a aluno de pós-graduação.

6.3 F2 — Implementação física e fluxo Quartus

F2 — Implementação física e fluxo Quartus

Garantir que o circuito descrito em RTL sobreviva às otimizações da ferramenta e que compilações sucessivas produzam o mesmo circuito físico.

Frente habilitadora. Sem reprodutibilidade de implementação, nenhuma medida é comparável.

Pré-requisitos

F1 com RTL preliminar disponível. Trilha E2 aprovada.

Tarefas

1. **Tradução do vocabulário de restrições.** Substituir as diretivas de preservação e posicionamento do fluxo Xilinx pelos equivalentes Quartus: atributos `preserve`, `noprune`, `keep` e `dont_merge` no código; atribuições `set_location_assignment LC_X..Y..N..` no arquivo `.qsf` para fixação de células.
2. **Desabilitação seletiva de otimizações.** Identificar e desligar explicitamente as transformações do *fitter* que reescrevem o caminho sintético: *retiming* de registradores, duplicação de registradores, compartilhamento de recursos, remoção de lógica redundante. **Cada atribuição deve ser comentada no `.qsf` com sua justificativa**, porque este arquivo será lido por terceiros ao avaliar o trabalho.
3. **Instanciação direta de célula do dispositivo, se necessário.** Caso a inferência não produza a estrutura desejada, instanciar diretamente a célula lógica WYSIWYG da família, com portas de *carry* de entrada e saída. *Confirmar o nome exato da primitiva na biblioteca do dispositivo dentro da versão instalada do Quartus* — não em documentação de terceiros nem em fórum.
4. **Estabelecimento de reprodutibilidade.** Definir e verificar o procedimento que garante posicionamento idêntico entre compilações: controle de *seed*, verificação de *netlist* pós-síntese, conferência visual no Chip Planner, e comparação automatizada de relatórios de posicionamento.
5. **Restrições de temporização.** Escrever o arquivo SDC com as exceções corretas para o caminho sob medição — que é, por construção, um caminho que se pretende violar. Documentar por que cada exceção existe.
6. **Análise de recursos e de *floorplan*.** Definir a região do dispositivo ocupada pelo sensor e sua vizinhança lógica, de modo a manter constante o ambiente térmico e de acoplamento entre versões.

Entregáveis

- Projeto Quartus completo com `.qsf` integralmente comentado.
- Roteiro escrito de verificação de reprodutibilidade.
- Relatório de posicionamento com capturas do Chip Planner e comparação entre compilações.
- Arquivo SDC documentado.

Critério de aceite

Dez compilações consecutivas, a partir do mesmo código-fonte, produzem posicionamento idêntico do bloco sensor, verificado por comparação automatizada.

Riscos

- Otimização não documentada da ferramenta alterando o caminho entre versões do Quartus — mitigado fixando a versão da ferramenta para todo o projeto.
- Restrições de posicionamento conflitantes tornando o *fit* inviável.

Perfil do integrante

Paciência com ferramenta e disposição para leitura de relatórios de compilação. Adequado a aluno de graduação com experiência prévia em FPGA.

6.4 F3 — Instrumentação PVT e hardware de placa

F3 — Instrumentação PVT e hardware de placa

Recuperar os dois eixos de covariável — temperatura de junção e tensão de núcleo — que o XADC fornecia nativamente na plataforma de referência.

Frente com intervenção física irreversível. Exige revisão de projeto antes da execução.

Pré-requisitos

Trilha E4 aprovada, incluindo o orçamento de erro.

Tarefas

1. **Instanciação e caracterização do ADC.** Configurar o IP *Modular ADC Core* no Platform Designer. Caracterizar taxa efetiva de amostragem, ruído de conversão, comportamento do sequenciador e latência de leitura.
2. **Modo de diodo térmico e calibração.** Colocar o modo TSD em operação. Calibrar contra termopar de referência em, no mínimo, cinco pontos distribuídos pela faixa de estresse prevista, com o dispositivo em regime permanente em cada ponto. Levantar a curva de erro residual pós-calibração e sua dependência com a temperatura.
3. **Esquema de intercalação TSD / canais externos.** O modo de sensoriamento térmico e a leitura de canais analógicos externos não são simultâneos. Definir e documentar o esquema de alternância temporal adotado, e quantificar o erro de sincronismo que ele introduz entre as séries de temperatura e de tensão.
4. **Acesso à tensão de núcleo.** Levantar o ponto de acesso à trilha de núcleo na placa. Projetar a derivação para pino de entrada analógica, incluindo condicionamento e proteção.
 - Revisão de projeto obrigatória com o orientador antes da execução.
 - Documentação fotográfica antes, durante e depois.
 - Procedimento de recuperação escrito antes da intervenção.
5. **Integração com a cadeia de telemetria.** Entregar as leituras de temperatura e tensão à frente F4 no mesmo pacote e com o mesmo *timestamp* da medida de *slack*.

Decisão de escopo: eixo de estresse elétrico

Alimentar o núcleo do dispositivo pela fonte programável exige interromper o regulador integrado da placa. É a intervenção de maior risco do projeto inteiro e a de menor probabilidade de sucesso na primeira tentativa.

Recomendação: a fase 1 do projeto opera *sem* estresse de tensão, com monitoramento passivo de V_{CORE} e temperatura como único eixo de estresse. O eixo de tensão entra apenas na fase 2, após o Gate A, e somente se houver segunda placa disponível como sacrificial.

Consequência metodológica a ser declarada: a decomposição de variância PVT da fase 1 terá o eixo de tensão como covariável observada, não como variável manipulada. A comparação com os resultados do Artix-7 deve ser restrita aos eixos comuns.

Entregáveis

- Curva de calibração do TSD com incerteza declarada.

- Documentação esquemática e fotográfica da modificação de placa.
- Procedimento de recuperação e registro de intervenções.
- Especificação do formato de pacote de telemetria PVT.

Critério de aceite

Leitura calibrada e simultânea de temperatura de junção e tensão de núcleo, transmitida ao *host* junto com a medida de *slack*, com erro de sincronismo quantificado.

Perfil do integrante

Habilidade de bancada e cuidado com *hardware*. Experiência prévia em soldagem fina é requisito, não diferencial.

6.5 F4 — Telemetria e cadeia de aquisição

F4 — Telemetria e cadeia de aquisição

Levar dados sincronizados e íntegros do dispositivo sob teste ao *host*, continuamente, por campanhas de vários dias.

Frente de infraestrutura. Falha aqui invalida semanas de forno.

Pré-requisitos

Trilhas E4 e E6 aprovadas.

Tarefas

1. **Decisão de transporte.** A placa alvo não expõe ponte USB-UART de uso geral: o conversor FTDI integrado atende apenas à programação JTAG. Duas alternativas:
 - *Módulo USB-serial externo* no cabeçalho GPIO, replicando o protocolo atual sem alteração no *host*. Vantagem: compatibilidade imediata. Desvantagem: mais um componente e mais dois cabos atravessando a parede do forno.
 - *JTAG UART* da Intel, com terminal via System Console. Vantagem: telemetria pelo mesmo cabo da programação, sem *hardware* adicional dentro do forno. Desvantagem: exige adaptação da camada de transporte no *host*.

Recomendação: JTAG UART na fase 1, pela redução de *hardware* exposto a temperatura; migração para UART externo apenas se a robustez em campanha longa se mostrar insuficiente.
2. **Porte do protocolo de pacote.** Preservar o formato de saída CSV compatível com o *pipeline* de análise existente. Esta compatibilidade é o que torna a comparação Artix-7 × MAX 10 direta, e não deve ser sacrificada por conveniência de implementação.
3. **Política de *timestamp*.** Definir a fonte de tempo autoritativa e o mecanismo de correlação entre as séries de *slack*, temperatura, tensão e telemetria da fonte. Quantificar o erro de correlação.
4. **Adaptação do software *host*.** Reconexão automática, detecção e marcação de lacunas, gravação incremental resistente a queda, gráficos ao vivo.
5. **Ensaio de resistência.** Setenta e duas horas contínuas com injeção deliberada de falhas: desconexão de USB, suspensão do *host*, saturação de disco.

Entregáveis

- Camada de telemetria no DUT e no *host*.
- Especificação escrita do protocolo e do formato CSV.
- Relatório do ensaio de 72 h com estatística de perda de amostras e de lacunas detectadas.

Critério de aceite

Setenta e duas horas contínuas com perda de amostras abaixo do limiar acordado e sem perda de sincronismo de *timestamp* em nenhuma das falhas injetadas.

Perfil do integrante

Conforto com Python e com linha de comando; disposição para escrever código defensivo.

6.6 F5 — Bancada térmica e elétrica

F5 — Bancada térmica e elétrica

Adaptar a bancada de burn-in existente ao novo dispositivo sob teste, respeitando os limites específicos do MAX 10.

Frente com risco de perda de hardware. O envelope de estresse é decisão de projeto, não parâmetro livre.

Pré-requisitos

Trilhas E1 e E5 aprovadas. Marco de reprodução de referência concluído.

Tarefas

1. **Adaptação mecânica.** Fixação da placa no forno, roteamento de cabos de alimentação e telemetria, posicionamento do termopar de referência em contato controlado com o encapsulamento.
2. **Reidentificação da planta.** A massa térmica, a área de troca e a impedância térmica mudaram com a troca de placa. Os ganhos do PID atual não são transferíveis. Executar nova identificação FOPDT por resposta ao degrau e nova sintonia por regras SIMC, documentando os parâmetros identificados.
3. **Definição do envelope de estresse.** Fixar setpoint de temperatura e duração de campanha respeitando simultaneamente:
 - o limite de temperatura de junção do dispositivo na versão comercial (85 °C);
 - a especificação de retenção da memória *flash* de configuração integrada ao *die*, que é função de T_j e do tempo acumulado — restrição *sem análogo* na plataforma de referência;
 - o resultado de viabilidade da trilha E1, que estabelece o piso de estresse necessário para produzir sinal detectável.

Se o piso da trilha E1 exceder o teto imposto pelas duas primeiras restrições, essa contradição é o resultado principal da fase e deve ser reportada como tal.
4. **Verificação de integridade pós-campanha.** Procedimento de conferência da memória de configuração ao término de cada campanha: releitura, comparação com imagem de referência, registro do resultado.
5. **Protocolo operacional de campanha.** Rampa de aquecimento, patamar, leituras periódicas com forno desligado para separação de componente reversível, resfriamento controlado, e registro auditável de todas as condições conforme JESD22-A108.

Entregáveis

- Modelo FOPDT identificado e controlador PID sintonizado, com dados de validação.
- Documento de envelope de estresse com justificativa de cada limite.
- Procedimento operacional padrão de campanha.
- Registro de verificação de integridade de configuração.

Critério de aceite

Rastreamento de setpoint dentro de orçamento de erro médio equivalente ao do banco PID da plataforma de referência, demonstrado em campanha de validação de pelo menos 12 h.

Perfil do integrante

Interesse em controle e instrumentação. Adequado a aluno com disciplina de sistemas de controle cursada.

6.7 F6 — Caracterização, dados e produção científica

F6 — Caracterização, dados e produção científica

Transformar a implementação em resultado defensável, com incerteza declarada e método auditável.

Frente que define o valor final do projeto. Inicia cedo, não no fim.

Pré-requisitos

Trilha E6 aprovada e reprodução de referência concluída.

Tarefas

1. **Caracterização da régua.** Passo médio, dispersão, não-linearidade diferencial, deriva com temperatura. Esta caracterização é a base de toda conversão de contagens para picossegundos e precisa ser refeita se qualquer parâmetro de PLL mudar.
2. **Decomposição de variância PVT.** Aplicar ao sinal de *slack* do MAX 10 a mesma metodologia dos artigos anteriores, com atenção à mudança de status do eixo de tensão (covariável observada, não manipulada, na fase 1).
3. **Estimação de σ_{resid} e do degrau resolvível.** Cálculo em picossegundos, com barra de incerteza e método de estimação documentado. Declaração explícita do menor degrau de *slack* resolvível sob critério $k\sigma$, para $k = 3$ e ao menos um valor alternativo.
4. **Comparação sistemática entre plataformas.** Tabela de comparação em eixos comparáveis, com incertezas, e discussão explícita do que *não* é comparável e por quê.
5. **Gestão de dados e proveniência.** Versionamento dos conjuntos de dados brutos; *notebook* de análise versionado; rastreabilidade de cada número reportado até o arquivo bruto que o originou.
6. **Produção escrita.** Relatório técnico interno; material para submissão a SBCCI ou LATS sobre portabilidade entre fabricantes de sensores de *slack*, incluindo o resultado desfavorável, se for esse o desfecho.

Entregáveis

- *Notebook* de análise versionado e reprodutível.
- Relatório de caracterização da régua.
- Tabela comparativa entre plataformas com incertezas.
- Rascunho de artigo.

Critério de aceite

σ_{resid} do MAX 10 reportado em picossegundos, com barra de incerteza e método de estimação auditável por terceiro que não participou da medição.

Perfil do integrante

Maturidade em análise de dados e em escrita técnica. Adequado a aluno de pós-graduação, possivelmente o mesmo responsável por F1 em equipe reduzida.

7 Sequenciamento, portões e cronograma

7.1 Cronograma de referência

O cronograma abaixo assume um semestre letivo de 16 semanas e dedicação parcial dos integrantes. É um cronograma de dependências, não de esforço: as datas dos portões são firmes; as atividades entre portões absorvem variação.

Tabela 6: Cronograma de referência com portões de decisão.

Semanas	Atividade principal	Marco / portão
1–4	Fase 0: seis trilhas de estudo em paralelo; preparação de bancada em segundo plano	Todas as trilhas aprovadas em arguição
4	Reprodução de referência na Nexys 4 DDR	<i>Golden reference</i> depositado no repositório
5–8	F1 e F2 em execução paralela; F3 e F5 em preparação; F4 definindo transporte	Gate A (semana 8): régua caracterizada e laço rastreando em <i>hardware</i>
9–12	F3 e F4 em integração; primeira campanha curta de validação	Gate B (semana 12): campanha de 24 h com cadeia completa de dados
13–16	F5 executa campanha longa; F6 conduz análise e redação	Relatório técnico e rascunho de artigo

7.2 Sequência consolidada de tarefas

O cronograma acima e a matriz de cobertura (Tabela 4) mostram a dependência entre trilhas e frentes, mas exigem cruzar duas tabelas para responder “o que eu faço primeiro?”. Esta lista achata as Seções 3 e 4 em uma única sequência de execução, numerada, na ordem em que cada item deveria começar. Cada item cita sua origem (E# para trilha de estudo, F# para frente de implementação) — volte à seção correspondente para o conteúdo completo da tarefa; esta lista é um roteiro de ordem, não um substitutivo das seções 3 e 4.

1. **[Semana 1]** Leia esta seção e a Seção 2 por inteiro antes de qualquer outra coisa. (*pré-requisito de todas as trilhas*)
2. **[Semanas 1–4, paralelo]** Execute as seis trilhas de estudo (E1–E6), cada uma com apresentador primário e leitor secundário, seminário semanal de 90 min e artefato escrito de 2–4 páginas. (*E1–E6*)
3. **[Semana 4]** Rode a campanha de reprodução de referência na Nexys 4 DDR, do início ao fim, com as próprias mãos — este é o *golden reference* contra o qual toda medida futura em MAX 10 será comparada. (*marco bloqueante, Seção 5.8*)
4. **[Semana 4]** Todas as seis trilhas precisam estar aprovadas em arguição antes deste ponto. Trilha reprovada é reapresentada antes de sua frente correspondente iniciar.
5. **[Semana 5]** F1 inicia: instanciar e caracterizar o PLL, medir o passo de fase real em *hardware*. (*F1, tarefa 1*)
6. **[Semana 5]** F2 inicia em paralelo: traduzir o vocabulário de restrições Xilinx → Quartus e desabilitar otimizações do *fitter* que reescreveriam o caminho sintético. (*F2, tarefas 1–2*)
7. **[Semanas 5–6]** F1: portar a máquina de estados do laço de auto-tuning, com os parâmetros já reformulados para passo grosso pela trilha E3. (*F1, tarefa 2*)
8. **[Semanas 5–6]** F3 e F5 iniciam preparação (não dependem do resultado de F1): caracterização do ADC/TSD e adaptação mecânica da bancada. (*F3 tarefa 1; F5 tarefa 1*)

9. **[Semana 6]** F4 decide o transporte de telemetria (JTAG UART vs. módulo USB-serial externo) — decisão que não bloqueia nem é bloqueada por F1/F2, mas precisa estar tomada antes de F4 poder integrar com F3. (*F4, tarefa 1*)
10. **[Semanas 6–8]** F1: redesenho do caminho sintético para o tecido lógico de 4 entradas; investigação do Vernier de dois PLLs (a tarefa de maior valor e maior risco da frente); banco de testes de simulação. (*F1, tarefas 3–6*)
11. **[Semana 8] Gate A.** Evidência: passo de fase medido, laço rastreando borda deslocada termicamente em *hardware*, parecer sobre o Vernier com dados de *jitter*. Decisão do orientador, não da equipe. (*Seção 7.3; ver também a nota de direcionamento sobre enquadramento deste portão, nota-limite-deteccao.pdf*)
12. **[Semanas 9–10]** Se Gate A aprovar o Vernier: F1 conclui sua implementação. Se reprovar com passo nativo funcionando: projeto se reposiciona (ou já estava posicionado, se a nota de direcionamento foi adotada) como estudo de limite de detectabilidade, sem mudança de cronograma. (*F1, desfechos do Gate A*)
13. **[Semanas 9–12]** F3: calibração do TSD em cinco pontos; esquema de intercalação TSD/canais externos; — se a modificação de placa para acesso a V_{CORE} estiver no escopo da fase 1 (decisão explícita de escopo, ver a caixa de aviso na Seção F3), ela exige revisão de projeto com o orientador antes de qualquer solda. (*F3, tarefas 2–4*)
14. **[Semanas 9–12]** F4: porte do protocolo de pacote e da política de *timestamp*; adaptação do software *host* (reconexão automática, gravação incremental). (*F4, tarefas 2–4*)
15. **[Semana 11]** F4: ensaio de resistência de 72 horas com injeção deliberada de falhas, *antes* do Gate B. (*F4, tarefa 5*)
16. **[Semana 12] Gate B.** Evidência: campanha de 24 horas com arquivo único, sem lacunas não marcadas, séries de *slack*/temperatura/ tensão correlacionadas, e análise preliminar de F6 já capaz de produzir uma estimativa de σ_{resid} a partir desse arquivo. Se não conseguir, a campanha longa **não** é autorizada. (*Seção 7.4*)
17. **[Semanas 13–16]** F5 executa a campanha longa, dentro do envelope de estresse definido (limite térmico do dispositivo, retenção da *flash* de configuração, piso de estresse da trilha E1 — os três simultaneamente). (*F5, tarefas 3–5*)
18. **[Semanas 13–16, em paralelo à campanha]** F6 conduz a caracterização completa da régua, a decomposição de variância PVT, a estimação de σ_{resid} e do degrau resolvível, a comparação sistemática entre plataformas, e inicia a redação. (*F6, tarefas 1–6*)
19. **[Semana 16]** Entrega: relatório técnico interno e rascunho de artigo, com os produtos da Seção 11 completos.

7.3 Gate A — Viabilidade da régua (semana 8)

Gate A é o portão real do projeto

Gate A decide se o projeto continua sendo uma migração ou passa a ser outro projeto. A decisão é do orientador, não da equipe, e é tomada na semana 8 com os dados disponíveis na semana 8 — não adiada para quando houver mais dados.

Evidência exigida

1. Passo de fase do PLL medido em *hardware*, com dispersão.
2. Laço de auto-*tuning* rastreando borda deslocada por variação térmica.
3. Parecer sobre o Vernier de dois PLLs, com dados de *jitter* relativo.

Desfechos possíveis

- **Vernier caracterizado e viável.** O projeto segue como migração com recuperação de resolução. Escopo original mantido. F1 conclui a implementação do Vernier nas semanas 9–12.
- **Vernier inviável, passo nativo funcionando.** O projeto é reposicionado como *estudo de limite de detectabilidade de sensores de slack em nó tecnológico maior*. As metas de F6 mudam: o produto passa a ser a quantificação rigorosa da penalidade, e não a demonstração de equivalência. Continua sendo resultado publicável.
- **Laço não rastreia de forma estável.** Situação mais grave. Investigar se a causa é de F1 (reformulação de parâmetros) ou de F2 (fitter reescrevendo o caminho). Prorrogação máxima de duas semanas, com Gate A reavaliado na semana 10 e compressão proporcional da fase de campanha.

7.4 Gate B — Integridade da cadeia (semana 12)

Verifica que a cadeia completa — sensor, PVT, telemetria, *host*, análise — opera em conjunto antes de comprometer semanas de forno.

Evidência exigida

Campanha de 24 h produzindo arquivo único, sem lacunas não marcadas, com séries de *slack*, temperatura e tensão correlacionadas, e análise preliminar executada sobre o arquivo pela frente F6.

Critério de bloqueio

Se a análise preliminar não consegue produzir uma estimativa de σ_{resid} com o arquivo obtido, a campanha longa não é autorizada. O problema está na cadeia, e uma campanha de duas semanas apenas produzirá o mesmo problema em maior volume.

7.5 Ritual de acompanhamento

- **Reunião semanal de 60 minutos** com toda a equipe. Cada frente reporta: o que foi feito, o que está bloqueado, o que vai ser feito. Ata escrita, versionada, com decisões destacadas.
- **Revisão cruzada obrigatória.** Todo entregável passa pelo revisor designado da frente antes de ir ao orientador.
- **Repositório único** para código, dados, documentos e atas. Convenção de *commits* adotada e verificada.
- **Caderno de bancada**, físico ou digital, para toda intervenção em *hardware* e toda campanha. Data, condições, quem executou, o que deu errado.

8 Gestão de risco

9 Infraestrutura, ferramentas e convenções

9.1 Ambiente de ferramenta

- **Versão do Quartus Prime fixada** no início do projeto e registrada no repositório. Otimizações de *fitter* mudam entre versões, e uma atualização no meio da campanha invalida a comparabilidade entre medidas.
- Projeto versionado por arquivos-fonte (*.qsf*, *.sdc*, HDL, IP em formato textual), nunca por diretório de compilação.
- Ambiente Python do *host* e da análise fixado por arquivo de dependências.

Tabela 7: Registro de riscos do projeto, ordenado por impacto.

Risco	Frente	Mitigação
Sinal de envelhecimento em 55 nm permanece abaixo do piso de ruído em qualquer campanha viável	F5, F6	Trilha E1 responde por cálculo na semana 4, antes de qualquer investimento em implementação. Se confirmado, o projeto é reformulado imediatamente como estudo de limite de detectabilidade.
Vernier de dois PLLs inviável por <i>jitter</i> relativo	F1	Caracterização obrigatória até o Gate A. Rota alternativa (interpolação em tecido) já especificada, com limitação de rastreabilidade declarada. Reposicionamento de escopo previsto.
Degradação da <i>flash</i> de configuração por estresse térmico prolongado	F5	Envelope de estresse limitado pela especificação de retenção; verificação de integridade da configuração ao fim de cada campanha; placa sacrificial designada.
Modificação de placa para acesso a V_{CORE} danifica o <i>hardware</i>	F3	Revisão de projeto antes da execução; procedimento de recuperação escrito previamente; adiamento do eixo de tensão para a fase 2; segunda placa.
<i>Fitter</i> reescrevendo o caminho sintético entre compilações	F2	Critério de reprodutibilidade de dez compilações é bloqueante para o Gate A. Versão do Quartus fixada para todo o projeto.
Perda de dados em campanha longa	F4	Ensaio de resistência de 72 h com injeção de falhas antes do Gate B; gravação incremental; detecção e marcação de lacunas.
Erro de calibração do TSD propagando para o AF	F3, F6	Orçamento de erro fechado na trilha E4; calibração em cinco pontos; propagação de incerteza explicitada em toda conclusão que dependa do AF.
Dispersão da equipe entre frentes, com F1 subatendida	—	Regra de alocação exclusiva para F1; revisor designado por frente; reunião semanal com relato de bloqueios.
Perda de comparabilidade com a plataforma de referência por divergência de formato	F4	Compatibilidade de formato CSV tratada como requisito, não como preferência.

9.2 Repositório e convenções

- Repositório único, com separação clara entre `hdl/`, `host/`, `analysis/`, `data/`, `docs/` e `minutes/`.
- Convenção de *commits* adotada e verificada em revisão.
- Dados brutos imutáveis: nenhum arquivo de campanha é editado após a gravação. Correções são feitas em camada de processamento, com registro.

9.3 Proveniência de dados

Todo número que apareça em relatório ou artigo precisa ser rastreável, por caminho documentado, até o arquivo bruto que o originou e até a versão do código de análise que o produziu. Esta exigência não é burocrática: em campanhas de vários dias com múltiplas fontes de telemetria, a incapacidade de rastrear um número é indistinguível de erro.

9.4 Segurança de bancada

- Nenhuma campanha noturna sem supervisão remota de temperatura e sem limite de corrente configurado na fonte.
- Procedimento de desligamento de emergência afixado na bancada.
- Intervenções em *hardware* sempre com segunda pessoa presente.

10 Notas de orientação

Três pontos merecem ser comunicados à equipe verbalmente, na primeira reunião, antes da distribuição deste documento. Correspondem aos modos de falha mais frequentes em projetos desta natureza conduzidos por equipes em formação.

10.1 A régua não é o sensor

A tentação natural do aluno é reimplementar a lógica, ver números saírem pela serial e considerar o trabalho concluído. O objeto científico deste projeto é a *incerteza da medida*, e ela nasce inteiramente da referência de tempo. Um sensor que compila e produz séries plausíveis, sem caracterização de régua, não constitui resultado — produz números cuja unidade é desconhecida.

Consequência prática para a orientação: cobrar a caracterização da régua *antes* de cobrar o funcionamento do laço, mesmo que a ordem pareça invertida.

10.2 Tecido lógico não é referência

Se a resolução for recuperada por linha de atraso em células lógicas, a régua passa a variar com PVT e a envelhecer junto com o mensurando. Isso não invalida a abordagem, mas transforma o problema: exige calibração por ponto de temperatura e introduz um termo de erro que precisa ser propagado até a conclusão final.

O erro a evitar não é adotar essa rota — é adotá-la sem declarar a limitação, ou sem perceber que ela existe.

10.3 Resultado desfavorável bem medido é resultado

A afirmação “a arquitetura não porta com fidelidade útil para este nó tecnológico, pelas razões X e Y, com penalidade quantificada em Z” é contribuição legítima e publicável. Ela responde uma pergunta que a comunidade tem e que ninguém respondeu com dados.

A equipe precisa ouvir isso do orientador *antes* de começar. Equipes que não ouvem tendem, no fim do semestre e sob pressão de prazo, a selecionar dados favoráveis, estreitar faixas de análise ou

apresentar resultados preliminares como definitivos. A prevenção é declarar, no dia um, que o desfecho desfavorável tem valor.

11 Produtos esperados

Tabela 8: Produtos esperados ao término do horizonte de 16 semanas.

Produto	Descrição
Implementação em MAX 10	Projeto Quartus completo, versionado, reproduzível, com restrições documentadas.
Relatório de caracterização da régua	Passo, dispersão, não-linearidade e deriva térmica da referência temporal adotada.
Conjunto de dados de campanha	Séries de <i>slack</i> , temperatura e tensão, com proveniência documentada.
Análise comparativa	σ_{resid} e degrau resolvível em ambas as plataformas, com incertezas.
Relatório técnico interno	Documento completo do port, incluindo decisões de projeto e desfechos de portão.
Submissão a conferência	Artigo sobre portabilidade entre fabricantes de sensores de <i>slack</i> para SLM.
Material de formação	Trilhas de estudo consolidadas, reutilizáveis para as próximas turmas do laboratório.

A Glossário

Termo	Definição
AF	Fator de aceleração. Razão entre a taxa de degradação sob condição de estresse e sob condição de uso.
AVS	<i>Adaptive Voltage Scaling</i> . Ajuste dinâmico de tensão de alimentação com base em medida de margem.
Auto-tuning	Neste projeto, a capacidade do sensor de localizar e rastrear automaticamente a borda de falha do caminho sob teste.
CFM / UFM	Blocos de memória <i>flash</i> de configuração e de usuário integrados ao <i>die</i> do MAX 10.
DUT	<i>Device Under Test</i> . Dispositivo sob ensaio.
E_a	Energia de ativação do mecanismo de degradação, parâmetro da relação de Arrhenius.
FOPDT	<i>First Order Plus Dead Time</i> . Modelo de planta de primeira ordem com atraso de transporte.
HCI	<i>Hot Carrier Injection</i> . Mecanismo de degradação por portadores energéticos.
JTAG UART	Periférico Intel que transporta dados seriais pela cadeia JTAG, dispensando ponte USB-serial dedicada.
LE	<i>Logic Element</i> . Célula lógica básica do MAX 10, com LUT de 4 entradas.
MMCM	<i>Mixed-Mode Clock Manager</i> . Gerenciador de <i>clock</i> da família Xilinx 7, com deslocamento de fase de passo $T_{VCO}/56$.
NBTI	<i>Negative Bias Temperature Instability</i> . Mecanismo dominante de degradação em transistores PMOS.
PVT	Processo, tensão e temperatura. Conjunto de fontes de variação reversível.
RUL	<i>Remaining Useful Life</i> . Vida útil remanescente estimada.
SIMC	<i>Simple Internal Model Control</i> . Conjunto de regras de sintonia de PID.
<i>Slack</i>	Margem temporal remanescente em um caminho síncrono; grandeza medida pelo sensor.
SLM	<i>Silicon Lifecycle Management</i> . Gerenciamento de ciclo de vida do silício.
SSR	<i>Solid State Relay</i> . Relé de estado sólido usado no acionamento do forno.
TDC	<i>Time-to-Digital Converter</i> . Conversor tempo-digital.
TSD	<i>Temperature Sensing Diode</i> . Diodo térmico integrado, lido pelo ADC do MAX 10.
Vernier	Técnica de medição temporal por diferença entre duas escalas próximas, com resolução efetiva igual à diferença.
WYSIWYG	Primitiva de baixo nível do fluxo Intel que instancia diretamente uma célula do dispositivo.
XADC	Bloco de conversão analógico-digital integrado da família Xilinx 7, com monitores internos de temperatura e alimentação.

B Lista de verificação de aceite por frente

Esta lista é usada nas reuniões de portão. Cada item é respondido com evidência documental, não com relato verbal.

F1 — Régua temporal e RTL

- ☐ Passo de fase medido em *hardware*, com dispersão reportada.
- ☐ Configuração de VCO documentada e forçada, não deixada a critério da ferramenta.
- ☐ Diagrama de estados do laço portado, conferido contra o documento da trilha E3.
- ☐ Banco de testes cobrindo extremidade de faixa e reaquisição.
- ☐ Parecer sobre Vernier com dados de *jitter* relativo.
- ☐ Laço rastreando borda deslocada por variação térmica, em *hardware*.

F2 — Implementação física

- ☐ .qsf integralmente comentado, com justificativa por atribuição.
- ☐ Otimizações de *fitter* desabilitadas e listadas.
- ☐ Dez compilações com posicionamento idêntico, verificado automaticamente.
- ☐ Capturas do Chip Planner arquivadas.
- ☐ Versão do Quartus registrada no repositório.

F3 — Instrumentação PVT

- ☐ Calibração do TSD em cinco pontos, com curva de erro residual.
- ☐ Esquema de intercalação TSD / canais externos documentado, com erro de sincronismo quantificado.
- ☐ Revisão de projeto da modificação de placa registrada antes da execução.
- ☐ Documentação fotográfica completa da intervenção.
- ☐ Leitura simultânea de temperatura e tensão chegando ao *host*.

F4 — Telemetria e aquisição

- ☐ Decisão de transporte registrada com justificativa.
- ☐ Compatibilidade de formato CSV verificada contra o *pipeline* existente.
- ☐ Política de *timestamp* documentada, com erro de correlação quantificado.
- ☐ Ensaio de 72 h concluído, com relatório de perdas.

F5 — Bancada

- ☐ Modelo FOPDT reidentificado para o novo DUT.
- ☐ PID ressintonizado e validado em campanha de 12 h.
- ☐ Envelope de estresse documentado com os três limites justificados.
- ☐ Procedimento de verificação de integridade da configuração definido e testado.
- ☐ Procedimento operacional padrão de campanha escrito.

F6 — Caracterização e análise

- ☐ Reprodução dos números publicados do Artix-7 confirmada.
- ☐ σ_{resid} do MAX 10 reportado em picossegundos com incerteza.
- ☐ Degrau resolvível declarado para $k = 3$ e ao menos um k alternativo.
- ☐ Proveniência de cada número rastreável até o arquivo bruto.
- ☐ Tabela comparativa entre plataformas concluída.

C Bibliografia de estudo

Lista de partida para a Fase 0. Não é exaustiva; cada trilha deve ampliá-la e registrar as adições no repositório.

Normas e documentação de dispositivo

- JEDEC JESD22-A108 — *Temperature, Bias and Operating Life*.
- JEDEC JESD91 — métodos de extração de fator de aceleração.
- Intel, *MAX 10 Clocking and PLL User Guide*.
- Intel, *MAX 10 Analog to Digital Converter User Guide*.
- Intel, *MAX 10 FPGA Device Datasheet* — características de ADC, sensor térmico, limites térmicos e retenção de memória de configuração.
- Intel, *Quartus Prime Handbook* — atribuições do *fitter*, restrições de posicionamento, Chip Planner.
- Xilinx, UG472 (*7 Series FPGAs Clocking Resources*) e UG480 (*XADC*) — para comparação com a plataforma de referência.

Trabalho anterior do grupo

- Artigo SBCCI 2025 — validação do sensor de *aging* auto-tuning.
- Artigo SBCCI 2026 — arquiteturas de controle térmico de burn-in e seu efeito sobre o fator de aceleração entregue e sobre a variância PVT do sensor.
- Trabalho final de TIP7266 — caracterização informacional de envelhecimento e ruído em sensores de *slack* embarcados para SLM.
- Código-fonte do sensor, do software de aquisição e do *pipeline* de análise.

Literatura de referência

- Sensores in-situ de margem temporal: família Razor e derivados; canários de atraso; monitores por oscilador em anel.
- Conversores tempo-digital em FPGA: linha de atraso, Vernier, batimento de frequência.
- Gerenciamento de ciclo de vida do silício: artigos de revisão sobre SLM, AVS e estimação de vida útil remanescente.
- Confiabilidade de FPGAs comerciais sob envelhecimento acelerado.