

# Microprocesorul RISC-V

**Candidat: Dan-Alexandru Bulzan**

**Coordonator științific: Ș.l.dr.ing Eugen-Horațiu Gurban**

Sesiune: Iunie 2024

# 1 INTRODUCERE

## 1.1 SCOPUL ȘI MOTIVAȚIA LUCRĂRII

Implementarea personală a setului de instrucțiuni RISC-V, s-a născut din dorința de a realiza ceea ce poate fi considerat nimic mai puțin decât un apogeu al metodelor științifice din ultimul secol, și anume, procesorul.

Aceste dispozitive electronice reprezintă fundamentul tuturor științelor informatice, grație capacității computaționale intrinsece. Procesoarele, indiferent de gradul lor de specializare, au fost și rămân nucleul unei revoluții tehnologice pe care nici din pură ignoranță nu o putem omite, aceasta fiind prezentă până și în cele mai mundane aspecte ale vieții cotidiene. Scopul acestei lucrări este de a traversa universul digital, începând din rădăcinile sale analogice, ajungând într-un final la organizarea ierarhică a numeroaselor entități digitale în a căror întregime se constituie un sistem de calcul complet funcțional.

Adesea este ușor să ne pierdem în complexitățile ascunse printre miile de porți logice, un veritabil microcosm digital, însă prin mijloacele abstractizării și modularizării, proiectarea unui procesor devine nimic mai mult decât o modelare regulată a unui sistem descriptibil de operațiile algebrei Booleane. Pe parcursul lucrării, se va prezenta de asemenea o simplă implementare didactică a modulului de memorie cache, un component digital de o importanță deosebită, precum și problematica care cere o astfel de soluție.

Implementarea va fi realizată în limbajul de descriere hardware VHDL, entitățile urmând să fie simulate prin intermediul Vivado, soluție de design și sinteză hardware oferită de Advanced Micro Devices.

DE CONTINUAT

## 2 STUDIU BIBLIOGRAFIC

### 2.1 ARHITECTURA RISC

Înainte de realizarea unei analize asupra stadiului de dezvoltare și implementare al setului de instrucțiuni RISC-V, înțelegerea locului pe care filozofia RISC o are în disciplina arhitecturii calculatoarelor, este de o importantă deosebită.

Acronimul RISC, face referință la *reduced instruction set computer* sau calculator cu set de instrucțiuni reduse. Un microprocesor care implementează o astfel de filozofie, utilizează un set de instrucțiuni compact și puternic optimizat, garantând execuția rapidă a fiecărei instrucțiuni. Prin urmare, o caracteristică a acestei abordări, este faptul că microprocesorul va fi nevoit să execute un număr mai ridicat de instrucțiuni pentru a realiza aceleași operații efectuate de un calculator cu set de instrucțiuni complex, cunoscut și sub acronimul de *CISC*, printr-un număr observabil mai redus de instrucțiuni.

De-a lungul timpului, începând cu întemeierea arhitecturii RISC, au fost conceput mai multe seturi de instrucțiuni relevante, printre acestea enumerându-se următoarele: MIPS, ARM cât și setul care va reprezenta arhitectura procesorului implementat pe decursul acestei lucrări, RISC-V.

### 2.2 FAMILIA SETURILOR DE INSTRUCȚIUNI ARM

Seturile de instrucțiuni care aparțin familiei ARM sunt fără echivoc cele mai de succes dintre toate seturile aferente arhitecturii RISC. Acest succes este în mare parte datorat costurilor reduse de producție cât și eficienței computaționale ridicate. Dispozitivele dezvoltate în jurul microprocesoarelor ARM au un grade de utilitate ridicat, prezența acestora făcându-se simțită într-o vastă gamă de domenii. Cele mai evidente utilizări sunt reprezentate de telefoanele mobile și computerele personale, însă arhitectura ARM a reușit să se etaleze până și în domeniul computerelor de înaltă performanță, prin intermediul supercomputerului Fugaku.

Arhitectura ARM s-a bucurat de decenii întregi de dezvoltare și prin urmare de vaste îmbunătățiri, ajungând la un grad înalt de maturitate, lucru care-i definește utilitate contemporană.

### 2.3 SETUL DE INSTRUCȚIUNI RISC-V

Setul de instrucțiuni RISC-V reprezintă una dintre cele mai noi adății aduse mulțimii familiilor arhitecturii RISC. Acest ISA nu funcționează pe baza unei licențe de utilizare, fiind un standard deschis, este permisă folosirea sa tuturor entităților legale sau persoanelor care doresc implementarea unui microprocesor sau a unui sistem integrat bazându-se pe acest set.

## 2.4 IMPLEMENTĂRI RISC-V

Datorită proliferării lipsite de licență cât și împărțirii setului în extensii, se poate observa un constant flux de implementări, variind de la simple exemple didactice la sisteme cu module multicip complexe. Numeroase programe de studii care au ca scop dezvoltarea cunoștințelor despre organizarea calculatoarelor, obișnuiesc să prezinte ca suport didactic implementări succinte ale unui nucleu RISC-V. Fiecare asemeni implementare prezintă ușoare diferențe arhitectural-organizatorice față de omologi săi. Aceste diferențe sunt produsul faptului că arhitectura RISC-V nu îngrădește utilizatorii săi într-o specifică topologie de organizare a modulelor care constituie în întregime lor un microprocesor. Fiecare utilizator are astfel liber arbitru în definirea propriei organizări, atât timp cât respectă setul de instrucțiuni.

Se disting astfel două mari tipuri de microprocesoare RISC-V, ale căror implementări sunt disponibile spre analiză. Prima și cea mai comună este reprezentată de microprocesorul RISC-V SCP sau *single cycle processor*, cea de a doua purtând numele de *multi-cycle processor* sau pe scurt, MCP.

DE CONTINUAT

## 3 FUNDAMENTARE TEORETICĂ

### 3.1 GESTIONAREA COMPLEXITĂȚII

Cand vine vorba de modelarea unui sistem computațional de o complexitate ridicată, este de preferat să avem anumite fundamente în implementare, pe care să ne putem baza fără echivoc. În lipsa acestor principii este adesea ușor să ne pierdem în complexitatea sistemului, rezultând astfel posibile erori care-și vor face simțită prezența în produsul final.

#### 3.1.1 ABSTRACTIZARE

Abstractizarea este opusul specificității. Din punct de vedere conceptual, actul de abstractizare, indiferent de suportul teoretic asupra căruia este aplicat, ajută la simplificarea unei probleme a cărei complexități ar fi de altfel prea greu de tratat. Prin abstractizare, detaliile de la un anumit nivel logic al unui sistem, sunt redată sumar și considerate ca atare de către nivelele logice superioare.

Acest lucru poate fi observat într-o multitudine de domenii, de la arhitectura calculatoarelor la studiul fiziologiei medicale. De exemplu, bazându-ne pe cel din urmă domeniu enumerat, modul de funcționare a unui organism viu poate fi privit din mai multe perspective de abstractizare, începând de la interacțiunile biochimice și biomecanice de la nivelul unei celule, trecând pe urmă la modul în care aceste celule interacționează între ele formând variate țesuturi, ajungând într-un final la nivelul de abstracție al țesuturilor care împreună formează organe, fiecare nivel implicându-l direct pe precedentul său.

#### 3.1.2 MODULARITATE

Modularizarea definește modul în care un sistem computațional va fi divizat în numeroase părți de sine stătătoare, acum numite module, fiecare cu un rol și o interfață de utilizare concis definită. Aceste module permit astfel reutilizarea entităților pe care le definesc, ne mai fiind nevoie de irosirea unei perioade mari de timp cu diverse noi implementări care sunt congruente cu un modul deja existent. Modularizarea ne permite de asemenea înlocuirea unor părți ale sistemului nostru cu altele de o eficiență mai ridicată, cât timp acestea respectă aceeași interfață pentru a permite comunicarea cu modulele adiacente.

#### 3.1.3 IERARHIZARE

Ierarhizarea implică ordonarea într-o arhitectură a modulelor anterior definite. Arhitectura, în cazul nostru, va fi reprezentată de modul de organizare a microprocesorului ce urmează a fi dezvoltat, microarhitectura acestuia. Organizarea ierarhică implică modularitatea dar vice-versa nu este mereu valabilă, modulele putând exista pe același nivel ierarhic, nefiind, prin urmare, subordonate unul altuia.

## 3.2 ABSTRAȚIA NUMERICĂ

Pentru a produce un rezultat de o oarecare utilitate, sistemele computaționale au nevoie de date. Aceste date sunt complet irelevante cât timp nu respectă un mod de reprezentare util sistemului. De asemenea, este importat de luat în considerare faptul că datele hrănite pot avea semnificații diverse, complet obtuze una față de cealaltă.

Problema reprezentării datelor primește o importanță specială, deosebită chiar, dând naștere următoarei multitudini de întrebări, *care este modul corect de reprezentare; cum asigurăm coerența datelor cu analizarea acestora de către sistemul de calcul; cum ne asigurăm ca datele indiferent formatului ligibil uman, nu sunt iligibile procesorului.*

Pentru a răspunde pe deplin, trebuie mai întâi să definim tipul datelor pe care microprocesorul le va accepta. Este rapid evident, din natura sistemului, că datele trebuie să fie numerice. Însă, nu la fel de evident este modul în care aceste numere vor fi reprezentate pentru a suporta toate operațiile admisibile de o unitate logico-aritmetică.

Cea mai reprezentativă caracteristică a unui sistem de numerație este numărul de simboluri unice utilizate de acesta. Numărul de simboluri poartă numele de radix și este congruent cu conceptul de bază numerică. Valoarea minimă pe care radix-ul unui sistem de numerație o poate lua este 1, corespunzând unui sistem cu un singur simbol, fiecare număr conținând  $n+1$  simboluri față de precedentul sau  $n$ . Însă, trecând cu vederea această anomalie numerică, bazele care vor reprezenta suportul matematic al acestei lucrări sunt cea decimală, cea hexadecimale și cea binară. În Tabela 1 se pot observa bazele anterior menționate, însoțite de simbolurile aferente cât și de un exemplu reprezentativ.

Tabela 1: Intervalul de simboluri posibile, raportate la baza numerică

Radix	Valori	Exemplu
Unar	1	111
Binar	0, 1	1000
Decimal	[0, 9]	10
Hexadecimal	$[0, 9] \cup [A, F]$	B4

Un alt aspect important, strâns legat de radix, este numărul de simboluri  $s$  necesare pentru a reprezenta un număr oarecare  $n$  în baza  $r$ . Relația matematică care definește acest aspect este redată prin formula 2.

$$s = \log_r n \quad (1)$$

### 3.2.1 NUMERELE BINARE

Modul de funcționare a dispozitivelor digitale este constituit pe oscilațiile rapide ale semnalelor electrice, semnale a căror valori se identifică cu unul dintre membri faimosului cuplu binar, 0 și 1. Prin urmare, datele vor avea o reprezentare care utilizează radixul binar.

Fiecare simbol dintr-un număr binar poartă numele de bit, un amalgam de 4 biți se numește nibble, iar o înșiruire de 2 nibble, echivalentă cu 8 biți, poartă numele de octet. Bit-ul

care corespunde celui mai mare exponent de 2 poartă numele de *msb*, iar bit-ul care corespunde celui mai mic exponent are denumirea de *lsb*.

Conceptul de împărțire a unui număr binar în octeți ajută reprezentarea acestora într-o bază numerică superioară, în special cea hexadecimală. Figura 1 prezintă clar părțile componente a unui octet și relația dintre acestea.




Figura 1: Modul de împărțire a unui octet, părțile sale constitutive

Octet-ul va reprezenta unitatea fundamentală și indivizibilă pentru microarhitectura microprocesorului dezvoltat prin această lucrare. Acesta, prin urmare, este cea mai mică entitate adresabilă cu care se va lucra. Un octet este limitat de numărul de date pe care le poate reprezenta, acestea fiind calculate prin exponentul  $2^n$ , în cazul nostru,  $2^8$  sau 256 de valori.

Un lucru important de menționat este că valoarea maximă a unui număr pe  $n$  biți va fi mereu  $2^n - 1$ . Prin urmare, dacă dorim să reprezentăm o putere oarecare  $2^n$ , vor fi necesari  $n + 1$  biți de date. Tabelul 2 prezintă relația dintre mărimea binară (numărul de biți folosiți în reprezentare) și cantitatea de date reprezentate prin plaja de valori adiacentă, ignorând existența numerelor negative.

Tabela 2: Plaja de valori asumând numere strict pozitive, de mărimi binare diverse

Biți de date	Numărul datelor	Interval valori
8	256	$0 \leq n \leq 2^8 - 1$
16	65536	$0 \leq n \leq 2^{16} - 1$
32	$2^{32}$	$0 \leq n \leq 2^{32} - 1$
64	$2^{64}$	$0 \leq n \leq 2^{64} - 1$

### 3.2.2 BAZA HEXADECIMALĂ

Datorită clarificării reprezentării datelor în radix-ul binar, înțelegerea bazei hexadecimale va fi cu atât mai simplă. Convertirea unui număr din binar în hexadecimal se face pe baza împărțirii acestuia în serii de *nibble*. În situația când reprezentarea binară nu are destui biți pentru a acomoda o așa diviziune a sa, se completează cu diferența de simboluri de 0 necesare. Tabela 3 prezintă valorile care vor fi utilizate în conversie cât și echivalența dintre baza binară, decimală și hexadecimală.

Tabela 3: Echivalența nibble - simbol hexadecimal

Nibble	Simbol	Decimal
0000	0	0
0001	1	1
0010	2	2
0011	3	3
0100	4	4
0101	5	5
0110	6	6
0111	7	7
1000	8	8
1001	9	9
1010	A	10
1011	B	11
1100	C	12
1101	D	13
1110	E	14
1111	F	15

### 3.2.3 OPERAȚIILE MATEMATICE ȘI NUMERELE BINARE

Pentru a utiliza în mod corect reprezentările în această bază, modul în care calculele matematice sunt efectuate asupra numerelor binare necesită clarificare.

Datele nu sunt folosite doar prin existența lor. Pentru a dobândi utilitate, acestea sunt supuse aparatului matematic, prin care se calculează diverse valori, asumând un algoritm corect, care ne oferă informații despre problema pe care dorim să o rezolvăm.

Cea mai elementară operație matematică care poate fi aplicată unui număr este adunarea. Însurarea numerelor este cu atât mai facilă cu cât numărul de simboluri folosite în reprezentarea acestora scade. Spre norocul lumii digitale, radix-ul utilizat permite efectuarea operațiilor matematice în cele mai simple metode. Există doar 4 operații fundamentale posibile, acestea fiind prezentate în Tabela 3.

Tabela 4: Operațiile fundamentale de însumare a numerelor binare

Operație	Sumă	Carry
$0 + 0$	0	0
$0 + 1$	1	0
$1 + 0$	1	0
$1 + 1$	0	1

Dintre toate aceste operații, cea căreia îi vom oferi o importanță ridicată este  $1 + 1 = 0$  *carry* 1. Aceasta ne obligă să adunăm o unitate biților de pe poziții superioare. Practic, această sumă, odată ce este generalizată, ne spune că  $2^n + 2^n = 2 \cdot 2^n = 2^{n+1}$ , o trivitalitate matematică. Diverse exemple de adunare ale numerelor binare pot fi consultate în Figura 2.



$$\begin{array}{r}
 1 \ 0 \ 0 \ 1 \ + \\
 0 \ 0 \ 1 \ 1 \\
 \hline
 1 \ 1 \ 0 \ 0
 \end{array}
 \quad
 \begin{array}{r}
 1 \ 1 \ 1 \ 1 \ + \\
 1 \ 1 \ 1 \ 1 \\
 \hline
 \begin{array}{|c|} \hline \text{Carry} \\ \hline 1 \\ \hline \end{array}
 1 \ 1 \ 1 \ 1 \ 0
 \end{array}
 \quad
 \begin{array}{r}
 1 \ 0 \ 0 \ 1 \ + \\
 1 \ 0 \ 1 \ 1 \\
 \hline
 \begin{array}{|c|} \hline \text{Carry} \\ \hline 1 \\ \hline \end{array}
 0 \ 1 \ 0 \ 0
 \end{array}$$
  

$$\begin{array}{r}
 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ + \\
 0 \ 0 \ 1 \ 1 \ 1 \ 0 \ 0 \ 1 \\
 \hline
 1 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1
 \end{array}
 \quad
 \begin{array}{r}
 1 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ + \\
 1 \ 0 \ 1 \ 1 \ 1 \ 0 \ 0 \ 1 \\
 \hline
 \begin{array}{|c|} \hline \text{Carry} \\ \hline 1 \\ \hline \end{array}
 0 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1
 \end{array}$$

Figura 2: Exemple de adunare a numerelor binare

### 3.2.4 REPRESENTAREA NUMERELOR NEGATIVE

Modul în care numerele pozitive sunt adunate fiind acum clarificat, următoarea operație matematică tratată este scăderea. Aceasta poate fi vizualizată ca adunarea unui număr  $a$  la inversul aditiv al altui număr  $b$ . Această operație cere prin urmare un mod de reprezentare al numerelor binare negative, soluție care vine prin trei metode.

Primul mod de reprezentare este cel prin semn-magnitudine. Acesta este intuitiv, fiind similar cu reprezentarea numerelor decimale cu semn. Bit-ul cel mai semnificativ devine acum bit-ul de semn, 1 reprezentând un număr negativă, iar 0 unul pozitiv. Tabelul 4 prezintă aplicarea acestei reprezentări asupra numerelor pe 8 biți.

Tabela 5: Reprezentarea prin semn-magnitudine

Valoare binară	Semn magnitudine	Fără semn
00000000	0	0
00000001	1	1
00000010	2	2
...	...	...
01111110	126	126
01111111	127	127
10000000	-0	128
10000001	-1	129
10000010	-2	130
...	...	...
11111101	-125	253
11111110	-126	254
11111111	-127	255

Se pot astfel distinge următoarele lucruri:

- Există două reprezentări posibile pentru 0, și anume  $\pm 0$ .
- Deși se acopera tot 255 de valori numerice posibile (256 cu cel de al doilea 0), plaja de valori *signed* s-a distribuit egal numerelor negative și celor pozitive. Astfel, numerele

*unsigned* semn-magnitudine sunt cuprinse în intervalul  $[-2^{n-1} + 1, 2^{n-1} - 1]$  unde  $n > 0$

O altă metodă de reprezentare este prin complementul de 1. Conform acesteia, se inversează biții numărului binar pozitiv (biții cu valoarea 1 vor deveni 0 și viceversa) rezultând astfel inversul său aditiv. Spre exemplu,  $00000001' = 11111110$ ;  $01010101' = 10101010$  iar, în cazul lui 0,  $00000000' = 11111111$ . Tabela 5 conține reprezentările numerelor de 8 biți.

Tabela 6: Reprezentarea prin complement de 1

Valoare binară	Semn magnitudine	Fără semn
00000000	0	0
00000001	1	1
00000010	2	2
...	...	...
01111110	126	126
01111111	127	127
10000000	-127	128
10000001	-126	129
10000010	-125	130
...	...	...
11111101	-2	253
11111110	-1	254
11111111	-0	255

La fel ca în cazul reprezentării prin semn-magnitudine, 0 dorește să respecte principiul superpoziției, diferența principală însă, precum se distinge din compararea Tabelei 5 cu Tabela 4, este faptul ca valorile negative sunt eșalonate invers.

Problema acestor reprezentări este cu atât mai vizibilă când se efectuează adunarea a două numere binare, rezultatul fiind mereu 111..1..111, unda dintre reprezentările posibile ale lui 0. Soluția vine prin complementul de 2, complement format prin adăugarea unei unități reprezentării complementare de 1. Efectul însumării unitare este cel mai bine explicat de Figura 3.




Figura 3: Efectul adunării unității asupra complementului de 1

Din această figură se observa următoarele:

- În cazul complementului de 2, nu mai există două reprezentări posibile pentru 0, locul suplimentar fiind luat de posibilitatea reprezentării unui număr negativ adițional,  $-128$ .
- Intervalul posibil de valori devine acum  $[-2^{n-1}, 2^{n-1} - 1]$ .

Odată cu clarificarea reprezentării numerelor binare negative, operațiile matematice fundamentale pe care microprocesorul modelat pe decursul acestei lucrări le va utiliza, pot fi acum implementate. Însă, pentru a face legătura dintre abstractul arhitectural al sistemului și datele numerice, este necesară tratarea entităților digitale fundamentale cunoscute drept porți logice.

### 3.3 ABSTRACTIA LOGICĂ

Porțile logice sunt acele dispozitive care fac legătura dintre operațiile matematice abstracte definite anterior și implementarea propriu zisă a sistemului practic de calcul. În spatele unei porți logice se găsesc tranzistoarele, mici întrerupătoare electrice ale căror mărime a ajuns în zilele noastre să atingă ordinul nanometric ( $10^{-9}$  metri). Subtilitățile de funcționare ale unui tranzistor sunt dincolo de scopul acestei lucrări, acesta fiind considerat cutia neagră de la baza implementării entităților digitale.

O poartă logică are rolul de a implementa o funcție matematică a algebrei Booleane. Comportamentul acestora este considerat ideal, întârzierile de propagare a impulsului astfel neglijabile. Pentru analiza funcției algebrice descrise se vor utiliza tabele logice, a căror rol este de a relaționa în format tabelar semnalele de intrare cu rezultatul produs.

Un amalgam de porți logice cumulat după operația definită de o funcție algebrică formează un sistem logic de o complexitate variată. Printre acestea se număra dispozitivele de memorare, de la *flip-flop-uri* și *bistabile* la *RAM* și *ROM*, dar și cele aritmetice precum *ALU* (unitatea aritmetică logică) și *FPU* (coprocesorul pentru numere cu virgulă flotantă).

#### 3.3.1 BUFFER

Un buffer reprezintă cea mai simplă poartă logică. Rolul acesteia este de a transmite exact semnalul pe care-l primește ca intrare, adăugând însă o întârziere de propagare. Simbolul porții logice este prezentat de Figura 4.




Figura 4: Simbolul porții logice Buffer

Utilitatea acesteia se poate observa în special la nivelul procesoarelor multi-cycle, buffer-ul având un rol important în organizarea modului de execuție a instrucțiunilor complexe care necesită multiple cicluri de tact.

### 3.3.2 NOT

De asemenea cunoscut sub numele de *inversor*, rolul acestei porți logice este de a schimba polaritatea semnalului primit.

Tabela 7: Funcția logică NOT

A	Q
1	0
0	1

Tabela 7 prezintă functionalitatea acestei porți. Simbolul utilizat în diagramele circuitelor este prezentat prin Figura 5. Ecuația matematică a inversorului este  $Q = \overline{A}$ .




Figura 5: Simbolul porții logice NOT

### 3.3.3 SAU

Poarta logică *sau* reprezintă implementarea operației de disjuncție matematică, a cărei rezultat este 0 doar atunci când ambele intrări logice sunt 0. Tabela 8 prezintă valorile operației raportate la intrările logice. Expresia matematică a operației *sau* este  $Q = A + B$ .

Tabela 8: Funcția logică SAU

A	B	Q
1	1	1
1	0	1
0	1	1
0	0	0

Simbolul utilizat în diagramele circuitelor este prezentat prin Figura 6.




Figura 6: Simbolul porții logice SAU

### 3.3.4 ȘI

Poarta logică *și* reprezintă implementarea operației de conjuncție matematică, a cărei rezultat este 1 doar atunci când ambele intrări logice sunt 1. Tabela 9 prezintă valorile operației raportate la intrările logice. Expresia matematică a operației *și* este  $Q = A \cdot B$ .

Tabela 9: Funcția logică ȘI

A	B	Q
1	1	1
1	0	0
0	1	0
0	0	0

Simbolul utilizat în diagramele circuitelor este prezentat prin Figura 7.




Figura 7: Simbolul porții logice ȘI

### 3.3.5 XOR

Poarta logică *xor*, de asemenea cunoscută ca *SAU exclusiv* setează semnalul de output pe 1 logic doar în cazul în care cel mult una dintre intrări este activă. Comportamentul acesteia este cel mai bine reprezentat de Tabela 10. Expresia matematică care descrie această poartă este  $Q = A \oplus B$ .

Tabela 10: Funcția logică XOR

A	B	Q
1	1	0
1	0	1
0	1	1
0	0	0

Această operație logică implică practic excluderea mutuală a semnalelor de intrare, indiferent de numărul acestora. Simbolul logic utilizat în diagramele digitale se poate regăsi în Figura 8.




Figura 8: Simbolul porții logice XOR

### 3.3.6 NAND

Ca o regulă generală, totalitatea porților logice la ale căror denumire se atașează prefixul *N*- sunt varianta negată a portii logice originale. Însă, spre deosebire de restul porților, NAND este de asemenea cunoscută ca și poarta logică fundamentală. Această denumire reiese din operațiile algebrei Booleane.

În mod firesc, semnalul de ieșire al acestei porți va fi complementarul operației *and*. La nivelul Tabelii 11 se poate observa acest lucru. Expresia matematică a acestei operații este  $Q = \overline{A \cdot B}$ .

Tabela 11: Funcția logică NAND

A	B	Q
1	1	0
1	0	1
0	1	1
0	0	1

Simbolul utilizat în diagramele circuitelor este prezentat prin Figura 9.




Figura 9: Simbolul porții logice NAND

### 3.3.7 MULTIPLEXARE

Pe lângă circuitele clasice reprezentate de porțile logice, un alt component digital, multiplexorul, merită studiat, acesta având o importanță deosebită. Prin multiplexare se înțelege selecția unui anumite intrări dintr-o listă de  $n$  posibilități. Selecția este dictată de un alt semnal de intrare numit selecție sau selector.

Multiplexarea de asemenea are o operație opusă, aceasta purtând numele de demultiplexare. Dintr-o listă de  $n$  ieșiri posibile, se va alege conform semnalului selector drumul pe care-l va lua un semnal de intrare.

Atunci când se dorește utilizarea unui dispozitiv multiplexor, cel mai important parametru este reprezentat de numărul de intrări specificate de cazul de utilizare. Conform acestor  $n$  intrări, se va calcula utilizând expresia  $\log_2 n$  biți necesari semnalului de selecție.

Figura 10 arată modul de reprezentare grafic al unui multiplexor cu 4 intrări pe 32 de biți și un semnal de selecție de 2 biți.




Figura 10: Diagrama logică a unui multiplexor

### 3.4 ABSTRACTIA ARHITECTURALĂ

Arhitectura face legătura dintre microarhitectura sistemului și programatorul care dorește să-l utilizeze. Acest nivel de abstracție are rolul de a oferi un ghid asupra interacțiunii cu interfața definită de standardul RISC-V. Prin urmare, vor analiza detaliile arhitecturii, printre care se numără structura organizațională a registrelor, tipurile de instrucțiuni cât și modul în care octeții sunt organizați la nivelul acestora. Ne vom limita însă la extensia de bază RISC-V care include doar instrucțiunile fundamentale asupra numerelor întregi.

#### 3.4.1 FIȘIERUL DE REGISTRE

Cel mai important detaliu microarhitectural este fișierul de registre. Acesta este singurul dintre elementele de design a cărei respectare a tiparului impus de standardul RISC-V este imperativă.

Standardul impune un fișier de 32 de registre în cazul setului RV32I și 32 sau 64 de registre, în funcție de mărimea spațiului de adresare, pentru un procesor RV64I. Denumirea acestor registre, conform convenției, indică modul destinat de utilizare dar, nu există constrângeri la doar astfel de utilizări.

Tabela 12 ne ajută să identificăm registrele procesorului RV32I cât și utilizarea acestora. Coloana *Denumire Simbolică* prezintă modul de adresarea ale acestor registre la nivelul limbajului de asamblare.

#### 3.4.2 INSTRUCȚIUNILE DE BAZĂ RISC-V

Operațiile de bază executate de un procesor RV32I sunt transcrise în instrucțiuni având o mărime de 4 octeți. Aceste instrucțiuni pot fi de următoarele tipuri:

- Instrucțiuni R, *Register-Register*, pentru operațiile de la registru la registru.
- Instrucțiuni I, *Immediate*, pentru operații asupra valorilor imediate.
- Instrucțiuni S, *Store*, cu rol de încărcare a datelor în memoria volatilă.
- Instrucțiuni U, *Upper Immediate*, cu rol de încărcare imediată a octeților cei mai semnificativi în registre.

Tabela 12: Fișierul de registre RV32I

Registru	Denumire simbolică	Descriere
x0	zero	Legat la valoarea 0
x1	ra	Adresa de return
x2	sp	Pointer stivă
x3	gp	Pointer global
x4	tp	Pointer thread
x5-7	t0-2	Valori temporare
x8	fp	Stocare date sau pointer cadru
x9	s1	Stocare date
x10-11	a0-1	Argumente apel funcție sau valori de return
x12-17	a2-7	Argumente apel funcție
x18-27	s2-11	Stocare date
x28-31	t3-6	Valori temporare

În cazul instrucțiunilor care utilizează valori imediate este importat să se țină cont de lățimea acestor valori. Familia de instrucțiuni U permite o lățime mai ridicată acestor tip de valori decât lățimea permisă de familia I.

### 3.4.3 INSTRUCȚIUNEA R

Instrucțiunile de acest format adresează 3 registre, 2 dintre ele fiind sursa datelor, cel de al 3-lea reprezentând destinația. Acestea sunt în general utilizate în operațiile aritmetice, precum adunarea și scăderea numerelor. Figura 11 prezintă formatul acestei instrucțiuni cât și câmpurile de date constitutive.



Figura 11: Instrucțiunea R și câmpurile de date

Câmpurile acestei instrucțiuni au următoarele semnificații:

- Câmpul *opcode* indică tipul instrucțiunii care va fi executată de ALU.
- Câmpul *rd* conține adresa registrului unde va fi stocat rezultatul operației.
- Câmpul *rs1* conține adresa registrului primului operand.
- Câmpul *rs2* conține adresa registrului celui de al 2-lea operand.
- Câmpurile *funct7* și *funct3* conțin date adiționale pentru operația aritmetică de executat.

Un exemplu practic al acestei instrucțiuni se poate vedea în Figura 12. Datele din registrele 1 și 2 sunt însumate, rezultatul fiind plasat în registrul 3. De menționat faptul că trebuie acordată atenție sporită câmpurilor de specificare a operației de executat.






Figura 12: Exemplu de utilizare al instrucțiunii R

### 3.4.4 INSTRUCȚIUNEA S

Rolul instrucțiunilor de acest format este stocarea datelor. Pentru a facilita acest lucru, formatul instrucțiunii include 2 registre și câmpul imediat. Un registru este utilizat în calculul adresei de memorie, alături de un offset reprezentat de datele imediate, cel doilea conținând datele care se doresc stocate. Figura 13 arată structura unei astfel de instrucțiuni.



Figura 13: Instrucțiunea S și câmpurile de date

Semnificația câmpurilor este următoarea:

- Câmpul *opcode* indică tipul instrucțiunii de executat.
- Câmpul *rs1* conține adresa registrului în care se găsesc datele destinate stocării.
- Câmpul *rs2* conține adresa registrului față de a căruia valoare se va calcula offset-ul.
- Câmpul *funct3* conține date adiționale despre operația de *store* executată.
- Câmpul *Immediate* format din *imm1* și *imm2*, în această ordine, reprezintă offset-ul adresei în care se dorește stocarea.

Un exemplu practic al acestei instrucțiuni se poate vedea în Figura 14. Valoarea din registrul 1 va fi stocată la adresa indicată de registrul 2, la care se va adăuga un offset de -1.




Figura 14: Exemplu de utilizare al instrucțiunii S

### 3.4.5 INSTRUCȚIUNEA I

Instrucțiunea I are rol în execuția operațiilor aritmetice cu valori imediate. Aceste valori sunt extinse la 32 de biți, ele ocupând doar 12 biți din lățimea instrucțiunii. În urma

extensiei de semn, se efectueaza operația aritmetică specificată prin câmpul *funct3* cu registrul *rs1*, rezultatul fiind stocat în registrul *rd*. Figura 15 prezintă structura instrucțiunii și câmpurile relevante.




Figura 15: Instrucțiunea I și câmpurile de date

Fie o valoare imediată egală cu 5, se dorește însumarea sa cu valoare din registrul 1, rezultatul operației fiind trimis registrului 3. Un astfel de exemplu se poate vedea în Figura 16.



Figura 16: Instrucțiunea I și câmpurile de date

### 3.4.6 INSTRUCȚIUNEA U

Această instrucțiune este folosită atunci când se dorește de către programator încărcarea unei valori imediate într-un registru, vizată ulterior unor calcule. Formatul instrucțiunii are în compoziția sa câmpul datelor imediate, întins pe 20 de biți, registrul destinație și codul identificator al operației de executat.

Cei 20 de biți sunt cei mai semnificativi ai numărului imediat, urmând ca acesta să fie extins la 32 de biți. Aranjamentul anterior descris poate fi observat în Figura 17.




Figura 17: Instrucțiunea U și câmpurile de date

Figura 18 prezintă un exemplu de utilizare, în registrul 5 fiind încărcată valoarea imediată 0X51AA3.




Figura 18: Exemplu de utilizare al instrucțiunii U

### 3.4.7 MEMORIA CACHE

Procesoarele prezintă o mare ineficiență când vine vorba de execuția instrucțiunilor care lucrează cu datele din memoria principală. Această ineficiență provine din diferența dintre timpul de execuție operațional al procesorului și timpul de acces din memoria principală la datele necesare calculului. Diferența dintre aceste două metrice temporale poartă numele de *latență*. Într-adevăr, avansurile tehnologice aduse componentelor digitale de-a lungul deceniilor au ajutat minimizarea aceste latențe, însă nu destul încât să o elimine din procesul de optimizare a pipeline-ului de execuție.

Astfel, prezența latenței ne conduce la analizarea a două mari problematice în modul de lucru cu date, și anume, problemele localizării temporale și a localizării spațiale. Localitatea spațială a datelor indică faptul ca există o mare posibilitate ca procesorul să dorească accesul unor adrese de memorie apropiate, de exemplu în cazul unei structuri de date vectoriale sau matriciale. Localizarea temporală pe de altă parte exemplifică posibilitatea accesului aceleiași adrese de memorie într-un interval de timp  $t$ .

Fie secvența de instrucțiuni RISC-V de acces a datelor din memoria principală prezentată în Figura 19. Se poate observa faptul că procesorul dorește accesul a mai multe spații de adresare consecutive. De fiecare dată când se extrag datele din aceste adrese, unitatea de execuție este obligată să aștepte conform unui timp  $\Delta t$  egal cu latența de acces a memoriei principale.

Secvență cod mașină	Latență acces	Adresă	Memoria principală	
			x	
lw rd, 1(rs1)	$\Delta t$	rs1 + 1	0x00ab0c01	
lw t1, 2(rs1)	$\Delta t$	rs1 + 2	0xa4fb0402	
lw t2, 3(rs1)	$\Delta t$	rs1 + 3	0x52b1211f	
lw t2, 3(rs1)	$\Delta t$	rs1 + 3		
			x	
			x	
			x	
			x	
			x	

Figura 19: Accesul la memorie și latența în cazul operației lw

Timpul total pe care procesorul îl are de așteptat este egal cu suma timpilor de acces al memoriei principale dintr-un interval de timp discret  $t$  în care sunt executate astfel de operații. Expresia matematică care se regăsește în Formula 2 prezintă un astfel de calcul al latenței totale,  $Lt$ , dintr-un interval de timp  $[1, t]$ .

$$Lt = \sum_{n=1}^t \Delta n \quad (2)$$

Latența de acces, în cazul unui procesor simplificat, implică ca urmare un timp de așteptare în care execuția procesorului este practic blocată, miscorând drastic eficiența. Însă, din acest exemplu, se pot de asemenea observa principiile localității anterior menționate. Procesorul accesează iterativ 3 zone de memorie alăturate, ultima fiind accesată de 2 ori, conformându-se principiului temporal.

Soluția micșorării acestei latențe vine sub forma unei memorii secundare bazate pe registre, aceasta purtând numele de *memorie cache*. Din cauza costurilor ridicate de implementare, dar și a amprente ridicate asupra spațiului ocupat pe suprafața litografiată a procesorului, memoria cache are ca regulă generală o mărime limitată.

Există mai multe arhitecturi de implementare ale unei astfel de memorii, complexitatea digitală variind drastic. Diferența arhitecturală reiese din modul de asociere a adreselor din memoria principală cu spațiul de adresare a memoriei cache. Astfel, se disting memorii cache asociative direct, asociative pe seturi și nu în ultimul rând, asociative totale.

Metoda de asociere prezentată și implementată în această lucrare este cea asociativă directă, fiind de complexitatea cea mai redusă, prin comparație cu alternativele anterior menționate. Nu trebuie însă trecută cu vederea similaritatea cu celelalte tipuri de asocieri, hardware-ul fiind similar, tot similare fiind și metodele de calcul care vor fundamenta implementarea.

Cea mai importantă caracteristică a unei astfel de memorii este mărimea sa cât și lungimea în octeți a blocurilor care o compun. Figura 20 exemplifică aspectul unei memorii cache de 32 de octeți, aceștia fiind împărțiți în blocuri de câte 4 octeți. Prin urmare, fiecare bloc reține 4 cuvinte de câte un octet. Blocurile 0, 3 și 5 sunt încărcate cu date.

Este important de menționat faptul ca un bloc trebuie să acopere la cel mai rudimentar nivel cel puțin 2 adrese ale memoriei principale. Astfel, mărimea blocurilor este direct relaționată la mărimea memoriei de date, un bloc de cache acoperind  $n$  adrese din aceasta.

	Octet 0	Octet 1	Octet 2	Octet 3
Blocul 0	0	1	2	4
Blocul 1				
Blocul 2				
Blocul 3	5	6	7	9
Blocul 4				
Blocul 5	10	11	12	13
Blocul 6				
Blocul 7				

Figura 20: Arhitectura memoriei de date a cache-ului

Memoria principală este relaționată ca și mărime a cuvântului utilizat direct cache-ului. Prin urmare, plecând de la o memoria cache cu un cuvânt de 8 biți, prezentată în Figura 20, memoria de date va avea mărimea unei adrese egală cu un octet și o mărime totală complet arbitrară, fie aceasta 1KB. Cache-ul luat ca exemplu, acoperă prin urmare un bloc de 4 adrese. Figura 21 prezintă organizarea memoriei principale descrise anterior. Adresa memoriei va avea  $\log_2 1024 = 10$  biți.




Figura 21: Organizarea memoriei principale

Pentru a reține datele eficient în cache, avem nevoie de un câmp de date din adresa memoriei principale care să ne semnifice blocul în care ne aflăm. Numărul de blocuri ale memoriei cache fiind egal cu 8, vor fi necesari  $\log_2 8 = 3$  biți numiți index. Ca și o regulă generală, pentru o memorie cache cu  $n$  blocuri, vor fi necesari  $\log_2 n$  biți.

De asemenea, pentru a relaționa fiecare adresă cu octetul din bloc în care aceasta trebuie depusă, avem nevoie de  $\log_2 4 = 2$  biți numiți offset, 4 fiind mărimea blocului din cache. Astfel, din adresa de 10 biți, 5 vor fi folosiți pentru a ne orienta după blocul în care ne aflăm. Restul de 5 sunt cunoscuți drept tag și vor fi utilizați pentru a identifica unic un set de 8 blocuri (32 de octeți). Figura 22 prezintă modul în care memoria a fost împărțită.



Figura 22: Organizarea memoriei principale

Combinăția de tag și index reprezintă practic identificatorul unic al unui bloc din memoria principală, precum este acesta relaționat la nivelul cache-ului. Datorită importanței pe care o posedă câmpul tag, acesta va fi stocat într-o memorie SRAM a cărei număr de coloane

este egal cu numărul de blocuri din cache. Prezența unui anumit tag la index-ul  $i$  din această memorie SRAM, denumită *TAG SRAM*, indică existența în cache a blocului identificat prin indexul și tag-ul respectiv și a tuturor celor 4 octeți din acesta. Figura 23 arată arhitectura memoriei TAG SRAM.

Index	Tag SRAM
0	0b0000000000
1	0b0101001000
2	x
3	x
4	0b0101001000
5	x
6	0b0000000000
7	0b1111111110

Figura 23: Organizarea memoriei principale

Se poate observa faptul că liniile corespondente indecșilor 0 și 6 au același tag stocat, același lucru este sesizabil și în cazul indecșilor 1 și 4. În cazul identității a doi sau mai mulți indecsi, în memoria cache vor fi stocate blocuri care aparțin aceluiași tag, însă care cu un camp *index* diferit.

Modul în care aceste două componente, cache SRAM și TAG SRAM comunică și stochează date, este arbitrat de o de-a treia entitate care poartă numele de *cache controller*. Pe lângă arbitrare, elementul de control are rolul de a interfata cu memoria, preluând date de la aceasta, conform adresei de acces cerute de procesor. De asemenea, răspunsul oferit înapoi procesorului este de o relevanță semnificativă.

Elementul de control are 2 stări de răspuns posibile, *cache hit* și *cache miss*. Cache hit semnifică prezența datelor cerute pentru scriere sau citire de către procesor. Cache miss, pe de altă parte, indică lipsa acestor date din memoria cache.

Stările cache hit și cache miss determină acțiuni diferite la nivelul controlerului în funcție de tipul cererii procesorului, de citire sau de scriere.

La nivelul cache-ului predomină cererile de citire. Acestea sunt în general îndeplinite prin extragerea unui bloc din memorie, dacă acesta nu există, semnalându-se un cache miss. Dacă blocul a fost deja pre-încărcat, se omite cererea de extragere din memoria principală,

semnalându-se un cache hit, datele din adresa cerută fiind trimis de controler către procesor.

În cazul unei cereri de scriere în cache, lucrurile sunt puțin mai complexe. Există 2 mari strategii de îndeplinire a cereri de scriere, în cazul în care informațiile se găsesc deja în cache (cache hit), și anume *write through* și *write back*.

Write through implică actualizarea datelor atât la nivelul cache-ului cât și la nivelul memoriei principale, simultan.

Write back modifică datele doar la nivelul memoriei cache, urmând ca acestea să fie scrise în memoria principală odata cu înlocuirea blocului modificat. Semnalarea unui bloc modificat se va face printr-un bit suplimentar numit *dirty bit*.

Dacă blocul în care se dorește scrierea nu se găsește în cache, controlerul va semnala un cache miss. Există din nou, 2 strategii relevante de a îndeplini cererea de scriere, acestea fiind *write allocate* și *no write allocate*.

Write allocate extrage blocul din memoria principală, după care modifică octeții relevanți ceruți de procesor.

No write allocate nu extrage blocul din memoria principală, acesta fiind tras în cache doar în momentul cererii de citire. Informațiile sunt prin urmare modificate doar la nivelul memoriei de date.

## 4 IMPLEMENTARE

### 4.1 ABSTRAȚIA MICROARHITECTURALĂ

Microarhitectura reprezintă organizarea ierarhică și modulară a componentelor digitale prin care se realizează implementarea practică a unui microprocesor. Precum parcurgem acest nivel de abstracție, vor fi prezentate toate componentele de bază pe care un microprocesor le necesită pentru a funcționa la cel mai de bază nivel. Odată ce toate astfel de componente sunt definite, este posibilă organizarea lor conform arhitecturii RISC-V, rezultând astfel într-un procesor funcțional.

Componentele vor fi prezentate atât în format grafic, prin diagrame digitale, cât și prin codul aferent entității VHDL. Testarea entităților se va face printr-un *testbench* VHDL, fiind prezentate formele de undă caracteristice.

### 4.2 SUMATORUL ȘI ARITMETICA NUMERELOR

Cea mai necesară operație pe care un sistem de calcul digital o poate executa este adunarea. Pe baza circuitului sumator se vor constitui alte componente digitale, precum *program counter-ul*. Din cauza utilizării extensive a circuitelor sumatoare, acestea sunt adesea ținta unei multitudini de optimizări, rezultând astfel circuite de o complexitate digitală mai ridicată, dar cu o amprentă temporală redusă.

Sumatorul implementat în această lucrare este de tipul ripple adder, carry-ul propagându-se de la un full adder la altul. Avantajul acestei implementări este ușurința modelării hardware, dezavantajul fiind lipsa de optimizare temporală și spațială a operației.

Schema digitală a unui sumator full adder poate fi observată în Figura 24. Acesta are rolul de a executa suma a 2 biți, precum s-a prezentat la nivelul abstracției numerice.




Figura 24: Sumator integral și structura sa internă



Implementarea VHDL a entității cât și a arhitecturii sumatorului integral este redată prin secvența de cod aferentă Figurii 25. Se observă faptul că această entitate este construită prin relaționarea a două sumatoare pe jumătăți și a unei porți logice *sau*.

```

5  entity h_or_gate is port(
6      x: in std_logic;
7      y: in std_logic;
8      q: out std_logic
9  );
10 end h_or_gate;
11
12 architecture arch of h_or_gate is
13
14 begin
15     q <= x or y;
16 end arch;
17
18 library arithmetic;
19 library IEEE;
20 use ieee.std_logic_1164.all;
21 use ieee.numeric_std.all;
22
23 entity full_adder is port(
24     op_a: in std_logic;
25     op_b: in std_logic;
26     carry_in: in std_logic;
27     q: out std_logic;
28     carry_out: out std_logic
29 );
30 end full_adder;
31
32 architecture arch of full_adder is
33     component half_adder port(
34         op_a: in std_logic;
35         op_b: in std_logic;
36         q: out std_logic;
37         carry: out std_logic
38     );
39     end component;
40
41     component h_or_gate port(
42         x: in std_logic;
43         y: in std_logic;
44         q: out std_logic
45     );
46     end component;
47
48     signal q_half_adder_a: std_logic := '0';
49     signal carry_half_adder_a: std_logic := '0';
50     signal carry_half_adder_b: std_logic := '0';
51
52 begin
53     half_adder_a: half_adder port map(op_a => op_a, op_b => op_b, q => q_half_adder_a, carry => carry_half_adder_a);
54     half_adder_b: half_adder port map(op_a => carry_in, op_b => q_half_adder_a, q => q, carry => carry_half_adder_b);
55     h_or_gate_a: h_or_gate port map(x => carry_half_adder_a, y => carry_half_adder_b, q => carry_out);
56 end architecture;
57

```

Figura 25: Entitatea și arhitectura VHDL a sumatorului integral

Prin legarea serială a 8 sumatoare, rezultă entitatea fundamentală de adunare a procesorului nostru, și anume sumatorul de octeți sau *byte adder*. Structura acestuia este prezentată în Figura 26. Se poate observa faptul că cele 8 sumatoare sunt împărțite în două grupuri de 4, fiecare numit *nibble adder*.

Implementarea VHDL a structurii digitale prezentată mai sus se poate vedea în Figura 27.

Sumatorul de 32 de biți, cunoscut de asemenea ca sumatorul de cuvinte sau *word adder* este prin urmare alcătuit din 4 sumatoare de octeți și poate fi văzut în Figura 28.

Pentru a efectua operația de scădere, sunt necesare mai multe lucruri. În primul rând, avem nevoie de un inversor pentru a reprezenta forma complementară a numărului de scăzut. Pe lângă acest lucru, este necesar un multiplexor 2:1, a cărui rol este alegerea dintre numărul inversat și valoarea sa inițială, în funcție de operația dorită. Tabela 13 prezintă modul în care va funcționa o astfel de selecție.




Figura 26: Sumator de octeți și elementele constitutive

```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity byte_adder is port(
6      x: in std_logic_vector (7 downto 0);
7      y: in std_logic_vector (7 downto 0);
8      carry_in: in std_logic;
9      q: out std_logic_vector (7 downto 0);
10     carry_out: out std_logic
11 );
12 end byte_adder;
13
14 architecture arch of byte_adder is
15     component nibble_adder port(
16         x: in std_logic_vector (3 downto 0);
17         y: in std_logic_vector (3 downto 0);
18         q: out std_logic_vector (3 downto 0);
19         carry_in: in std_logic;
20         carry_out: out std_logic
21     );
22     end component;
23
24     signal sig_carry_out: std_logic := '0';
25 begin
26     nibble_adder_a: nibble_adder port map(x => x(3 downto 0), y => y(3 downto 0),
27         carry_in => carry_in, q => q(3 downto 0), carry_out => sig_carry_out);
28     nibble_adder_b: nibble_adder port map(x => x(7 downto 4), y => y(7 downto 4),
29         carry_in => sig_carry_out, q => q(7 downto 4), carry_out => carry_out);
30 end architecture;

```

Figura 27: Entitatea și arhitectura VHDL a sumatorului de octeți




Figura 28: Sumator ripple carry adder de 32 de biți

Se poate observa faptul că semnalul de *carry* este setat pe 1 în cazul scăderii. Acest lucru formează practic complementul de 2 necesar scăderii, numărul fiind doar inversat în prealabil, rezultând un complement de 1.

Tabela 13: Efectuarea operațiilor în funcție de selecția multiplexorului

A	B	Carry	Sel	Operație
0x0406001F	0x031400A5	0	0	Adunare
0x0013121F	0x01144EB5	1	1	Scădere

Prin comasarea inversorului, a multiplexorului și a sumatorului rezultă astfel ceea ce vom denumi unitatea aritmetică. Schema digitală a acestuia se poate regăsi în Figura 29.




Figura 29: Unitatea aritmetică

Entitatea VHDL a unității aritmetice este redată prin codul prezentat în Figura 30.

```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity arithmetic_engine is generic(
6      word: integer := 31
7  );
8
9  port(
10     a: in std_logic_vector (word downto 0);
11     b: in std_logic_vector (word downto 0);
12     sel: in std_logic;
13     carry_out: out std_logic;
14     s: out std_logic_vector (word downto 0)
15 );
16 end arithmetic_engine;
17
18 architecture arch of arithmetic_engine is
19 >   component adder_word generic(...)
20 >   );
21 >   end component;
22
23 >   component inverter_word generic(...)
24 >   );
25 >   end component;
26
27 >   port(...)
28 >   );
29 >   end component;
30
31 >   component mux_21 generic(...)
32 >   );
33 >   end component;
34
35   port(
36     a: in std_logic_vector (word downto 0);
37     b: in std_logic_vector (word downto 0);
38     sel: in std_logic;
39     q: out std_logic_vector (word downto 0)
40 );
41 end component;
42
43   signal inverter_output: std_logic_vector (word downto 0) := (others => '0');
44   signal multiplexed_output: std_logic_vector (word downto 0) := (others => '0');
45
46 begin
47   d_inverter_word: inverter_word port map(a=> b, q=> inverter_output);
48   d_mux_21: mux_21 port map(a=> b, b=> inverter_output, sel=> sel, q=> multiplexed_output);
49   d_adder_word: adder_word port map(a=> a, b=> multiplexed_output, carry_in=> sel, s=>s, carry_out=> carry_out);
50 end architecture;

```

Figura 30: Entitatea și arhitectura VHDL a unității aritmetice

## 4.3 OPERAȚII LOGICE ȘI UNITATEA LOGIC

Pe lângă operațiile aritmetice, un procesor de asemenea are posibilitatea de executare a operațiilor logice pe biți. Microprocesorul nostru va avea implementarea hardware a funcțiilor SAU, ȘI, XOR. Toate entitățile necesare efectuării acestor operații vor fi comasate într-un element hardware denumit unitatea logică.

Figura 31 conține schema digitală a motorului logic cât și a elementelor care-l definesc, cele 3 porți logice pe 32 de biți ȘI, SAU, XOR.




Figura 31: Motorul logic și entitățile interne

Spre deosebire de calculul aritmetic, operațiile logice sunt o trivialitate, lucru redat nu doar prin diagrama digitală, dar și prin codul asociat unității logice, prezent în Figura 32.

```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity logic_engine is generic(
6      word: integer := 31
7  );
8
9  port(
10     a: in std_logic_vector (word downto 0);
11     b: in std_logic_vector (word downto 0);
12     q_and: out std_logic_vector (word downto 0);
13     q_or: out std_logic_vector (word downto 0);
14     q_xor: out std_logic_vector (word downto 0)
15 );
16 end logic_engine;
17
18 > architecture arch of logic_engine is ...
19 begin
20     d_and_32bit: and_32bit port map(x=> a, y=> b, q=> q_and);
21     d_or_32bit: or_32bit port map(x=> a, y=> b, q=> q_or);
22     d_xor_32bit: xor_32bit port map(x=> a, y=> b, q=> q_xor);
23 end architecture;

```

Figura 32: Entitatea și arhitectura VHDL a unității logice



Prin urmare, îmbinând toate elementele modelate anterior, rezultă schema digitală a unității aritmetice și logice, vizibilă în Figura 34. Figura 35 prezintă codul entității și al arhitecturii VHDL aferent acestei componente.




Figura 34: Unitatea aritmetică și logică

```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity ALU is generic (
6      word: integer := 31;
7      opt: integer := 2
8  );
9
10 port(
11     a: in std_logic_vector (word downto 0);
12     b: in std_logic_vector (word downto 0);
13     sel: in std_logic_vector (opt downto 0);
14     s: out std_logic_vector (word downto 0);
15     carry: out std_logic
16 );
17
18 end ALU;
19
20 architecture arch of ALU is
21 > component arithmetic_engine is generic(...)
22 end component;
23
24 > component logic_engine generic(...)
25 port(...)
26 );
27 end component;
28
29 > component overflow port(...)
30 );
31 end component;
32
33 > component zero_extender_bit generic(...)
34 );
35 end component;
36
37 > component mux_51 generic(...)
38 end component;
39
40 signal sig_arithmetic_engine_output: std_logic_vector (word downto 0) := (others => '0');
41
42 signal sig_logic_engine_and: std_logic_vector (word downto 0) := (others => '0');
43 signal sig_logic_engine_or: std_logic_vector (word downto 0) := (others => '0');
44 signal sig_logic_engine_xor: std_logic_vector (word downto 0) := (others => '0');
45
46 signal sig_overflow: std_logic := '0';
47
48 signal sig_zero_extender: std_logic_vector (word downto 0) := (others => '0');
49
50 begin
51     d_arithmetic_engine: arithmetic_engine port map(a=> a, b=> b, sel=> sel(0), s=> sig_arithmetic_engine_output, carry_out=> carry);
52     d_logic_engine: logic_engine port map(a=> a, b=> b, q=> sig_logic_engine_and, q_or=> sig_logic_engine_or, q_xor=> sig_logic_engine_xor);
53     d_overflow: overflow port map(a_31=> a(31), b_31=> b(31), s_31=> sig_arithmetic_engine_output(31), sel_0=> sel(0), sel_1=> sel(1), q=> sig_overflow);
54     d_zero_extender: zero_extender_bit port map(bit=> sig_overflow, q=> sig_zero_extender);
55     d_mux_51: mux_51 port map(a=> sig_arithmetic_engine_output, b=> sig_arithmetic_engine_output,
56                               c=> sig_logic_engine_and, d=> sig_logic_engine_or, e=> sig_logic_engine_xor, f=> sig_zero_extender, sel=> sel, q=> s);
57 end architecture;

```

Figura 35: Unitatea aritmetică și logică ca entitate VHDL



```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity instruction_memory is generic(
6      word: integer := 31;
7      xlen: integer := 8
8  );
9  port(
10     clk: in std_logic;
11     address: in std_logic_vector (word downto 0);
12     rd: out std_logic_vector (word downto 0)
13 );
14 end instruction_memory;
15
16 architecture arch of instruction_memory is
17     type matrix is array(2**xlen - 1 downto 0) of std_logic_vector(word downto 0);
18     signal instruction: matrix := (
19         others => x"00000000");
20
21 begin
22     process(clk, address) begin
23         if rising_edge(clk) then
24             if address /= x"UUUUUUUU" and address /= x"XXXXXXXX" then
25                 rd<= instruction(to_integer(unsigned(address(7 downto 2))));
26             end if;
27         end if;
28     end process;
29 end architecture;

```

Figura 37: Memoria de Instrucțiuni ca entitate VHDL

În Figura 38 putem observa design-ul hardware generat de sinteza automată pentru memoria de date. Se remarcă multiplexorul *RTL MUX*, rolul acestuia fiind de a lega la masă datele care ies din memorie, în cazul în care se dorește scrierea în aceasta, semnalul selector fiind reprezentat de *write enable(we)*.




Figura 38: Memoria de date ca entitate VHDL

Codul entității VHDL al acestei memorii poate fi consultat în Figura 39. La fel ca în cazul memoriei de instrucțiuni, ultimii 2 biți ai adresei de intrare sunt ignorați, asigurând un comportament adresabil pe octeți.



```

1  library IEEE;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity data_memory is generic(
6      word: integer := 31;
7      memory_size: integer := 8
8  );
9
10     port(
11         clk: in std_logic;
12         we: in std_logic;
13         address: in std_logic_vector (word downto 0);
14         wd: in std_logic_vector (word downto 0);
15         rd: out std_logic_vector (word downto 0)
16     );
17 end data_memory;
18
19 architecture arch of data_memory is
20     type matrix is array(2*memory_size downto 0) of std_logic_vector(word downto 0);
21
22     signal data: matrix := (
23         6 => x"00000001",
24         2 => x"00000002",
25         others => x"00000000");
26     signal output: integer := 0;
27
28 begin
29     output <= to_integer(unsigned(address(memory_size - 1 downto 2)));
30     process(clk, address, we, wd) begin
31         if rising_edge(clk) then
32             if we = '1' then
33                 data(to_integer(unsigned(address(memory_size - 1 downto 2)))) <= wd;
34             end if;
35         end if;
36     end process;
37
38     rd <= x"00000000" when we = '1' else data(output);
39 end architecture;

```

Figura 39: Memoria de Instrucțiuni ca entitate VHDL

## 4.6 FIȘIERUL DE REGISTRE

Precum s-a prezentat anterior, fișierul de registre al procesorului nostru acomodează 32 de registre cu funcții diverse, fiecare având o capacitate de stocare egală cu un cuvânt. Memoriile implementate anterior sunt practic identice cu fișierul de registre, din punct de vedere al sintezei automate, datorită arhitecturii de tipologie nevolatilă.

Pe lângă ciclul de tact și write enable, fișierul de registre are 4 intrări relevante, *rs1*, *rs2*, *rs3*, *wrs3* și 2 ieșiri *rd1*, *rd2*. *Rs1*, *rs2* și *rs3* conțin adresele registrelor al căror acces îl dorim, *wrs3* conținând cuvântul de scris în registrul indicat prin *rs3*. Implicit, *rd1* și *rd2* vor trimite în exterior cuvintele regăsite în registrele indicate de *rs1* și *rs2*.

Cea mai importantă caracteristică a acestui element de design este faptul că se poate realiza citirea datelor în paralel cu scrierea lor, astfel fiind posibilă executarea instrucțiunilor consecutive de efectuare a operațiilor cu datele din registre. Dintre toate cele 32 de adrese posibile, este interesantă scrierea datelor în registrul 0, acesta fiind legat la masă, facilitând efectuarea operațiilor cu 0, reducând astfel numărul de instrucțiuni necesare execuției unui program.

Figura 40 conține diagrama generată de sinteza automată a fișierului de registre. Se observă modul de multiplexare a ieșirilor, acestea fiind mereu 0 în cazul accesului registrului 0.




Figura 40: Fișierul de registre

Codul entității VHDL al acestui component se poate vedea în Figura 41.

```

6 > entity register_file is generic(...)
21 end register_file;
22
23 architecture arch of register_file is
24     type matrix is array(word downto 0) of std_logic_vector(word downto 0);
25
26 >     signal registers: matrix := (...)
36 begin
37     process(clk) begin
38         if rising_edge(clk) then
39             if wen = '1' then
40                 registers(to_integer(unsigned(rs3))) <= wrs3;
41             end if;
42         end if;
43     end process;
44
45     process(rs1, rs2, clk) begin
46         if to_integer(unsigned(rs1)) = 0 then
47             rd1 <= x"00000000";
48         else rd1 <= registers(to_integer(unsigned(rs1)));
49         end if;
50
51         if to_integer(unsigned(rs2)) = 0 then
52             rd2 <= x"00000000";
53         else rd2 <= registers(to_integer(unsigned(rs2)));
54         end if;
55     end process;
56
57 end architecture;

```

Figura 41: Fișierul de registre ca entitate VHDL

## 4.7 EXECUȚIA SINCRONIZATĂ ȘI PROGRAM COUNTER-UL

Pentru a executa sincron și secvențial instrucțiunile din memorie, avem nevoie de un modul care să realizeze incrementarea periodică a adresei instrucțiunii curente.

Entitatea destinată acestui scop poartă numele de *program counter* și este formată dintr-un sumator, un modul generator de ciclu de tact și un bistabil pentru a transmite periodic indicele adresei de executat. Această implementare este suplimentată de un multiplexor 2:1, a cărui rol va fi selecția sursei instrucțiunii stocate în bistabil, în cazul în care se execută operația de *branch*.

Diagrama logică a acestui component poate fi observată în Figura 42.




Figura 42: Program counter-ul și elementele constitutive

Datorită abstractizării și modularizării implementării componentelor digitale definite până acum, program counter-ul nu necesită altceva decât definirea entității sale și a bistabilului constituent. Sumatorul și multiplexorul sunt definite în prealabil, fiind folosite de unitatea aritmetică și logică.

Figura 43 conține codul ce definește un bistabil sincron pe front crescător. Semnalul de reset are o importanță deosebită, inițializând contorul și începând astfel execuția instrucțiunilor.

```

5  entity flipflopR is
6      generic(
7          word: integer := 31
8      );
9      port(
10         clk: in std_logic;
11         reset: in std_logic;
12         a: in std_logic_vector(word downto 0) := x"00000000";
13         q: out std_logic_vector(word downto 0)
14     );
15 end flipflopR;
16
17
18 architecture arch of flipflopR is
19
20 begin
21     process(clk, reset, a) begin
22         if reset = '1' then
23             q <= x"00000000";
24         elsif rising_edge(clk) then
25             q <= a;
26         end if;
27     end process;
28 end architecture;

```

Figura 43: Bistabilul sincron ca entitate VHDL

Codul aferent întregii entități VHDL a program counter-ului se regăsește în Figura 44.

```

6  entity program_counter is generic(
7      word: integer := 31
8  );
9  port(
10     sel_decoder: in std_logic;
11     clk: in std_logic;
12     reset: in std_logic;
13     PC: buffer std_logic_vector(word downto 0)
14 );
15 end program_counter;
16
17 architecture arch of program_counter is
18 >   component flipflopR ...
27   );
28   end component;
29
30 >   component PC4 generic(...)
32   );
33   port(
34     a: in std_logic_vector(word downto 0);
35     q: out std_logic_vector(word downto 0)
36   );
37   end component;
38
39 >   component mux_21 generic(...)
48   );
49   end component;
50
51   signal PCNext: std_logic_vector(word downto 0) := x"00000000";
52   signal Plus4: std_logic_vector(word downto 0) := x"00000000";
53
54 begin
55   d_flipflopR: flipflopR port map(clk=> clk, reset=> reset, a=> PCNext, q=> PC);
56   d_PC4: PC4 port map(a=> PC, q=> Plus4);
57   d_mux21: mux_21 port map(a=> Plus4, b=> x"00000000", sel=> sel_decoder, q=> PCNext);
58
59 end architecture;

```

Figura 44: Program counter-ul ca entitate VHDL

Program counter-ul nu are o utilitate de sine stătătoare, fiind nimic mai mult decât un sumator ciclic cu semnalul de tact. Acesta dobândește semnificație funcțională în momentul în care este legat la memoria de instrucțiuni, căreia îi va furniza indexul următoarei secvențe de executat.

Figura 45 prezintă o astfel de construcție logică, aceasta fiind practic entitatea de încărcare a instrucțiunilor în unitatea de control a procesorului.




Figura 45: Construcția program counter - memoria instrucțiunilor

Cum se poate observa, program counter-ul este practic un feedback loop a cărei execuție începe la acționarea semnalului de reset al procesorului, acesta oprindu-se, din punct de vedere funcțional, la întâlnirea instrucțiunii nule, instrucțiune care semnifică finalitatea programului de executat.

## 4.8 DECODORUL DE INSTRUCȚIUNI

În lipsa unei entități care să interpreteze cuvântul de comandă transmis de memoria de instrucțiuni, procesorul nu are posibilitatea de a executa cod. Decodorul de instrucțiuni este elementul care va îndeplini un astfel de rol, trimițând biții de comanda mai departe elementelor digitale de execuție.

Decodorul va fi modelat după instrucțiunile pe care procesorul le va implementa. Pentru a asigura o capacitate computațională cât mai funcțională, păstrând gradul de complexitate în limite adecvate, se vor implementa decodificările unui subset de instrucțiuni din setul de bază aritmetic RISC-V. Subsetul implementat va asigura decodarea unei instrucțiuni din fiecare familie aparținând setului RISC-V, permițând astfel o eventuală extensie a hardware-ului pentru a suporta mai multe operații. Printe instrucțiunile implementate și decodate se numără următoarele:

- Instrucțiunile aritmetice din familia R, asigurând calculul cu valorile din fisierul de registre. În acest set se vor regăsi comenzile *add*, *sub*, *or*, *and*.
- Instrucțiunile din familia S, acestea asigurând încărcarea valorilor din registrul *rs2* în memoria de date la adresa calculată ca valoarea din *rs1* adunată la valoarea imediată furnizată. Comanda regăsită în acest set este *sw* (*store word*).
- Instrucțiunile din familia I, acestea asigurând încărcarea valorilor în registrul *rs1* dintr-o adresă din memoria de date calculată ca suma unui offset furnizat ca valoare imediată și valoarea din registrul *rs2*. Comanda *lw* (*load word*) este instrucțiunea din această familie pe care decodorul o va implementa.
- Instrucțiunile din familia B, acestea asigură posibilitatea execuției condiționate. Se testează egalitatea valorilor din registrele *rs1* și *rs2*. În caz de egalitate, program counter-ul sare la instrucțiunea egală cu adresa curentă adunată la valoarea imediată furnizată. Instrucțiunea de acest tip pe care o vom implementa este *beq*.

Din moment ce dorim o modularitate cât mai mare a hardware-ului, decodorul urmează să fie împărțit în două componente cu rol de decodificare. Primul component este practic decodorul principal, semnalând componentelor inferioare operațiile care sunt pe cale de a fi executate. Decodorul secundar poartă numele de decodor aritmetic și are rolul de a orchestra modul de funcționare al unității aritmetice și logice. În mod practic, decodorul aritmetic va primi un cuvânt de comandă de la entitatea superioară, urmând ca acel cuvânt să fie interpretat, comenzile aritmetice fiind trimise unității de calcul.

Modul de funcționare al decodului principal este prezentat în Tabela 16. Câmpul *Instr* reprezintă instrucțiunea pe care dorim să o executăm iar *Op* reprezintă codul operațional al acesteia.

Tabela 16: Decorodul principal

Instr	Op	ALUOp	Reg Write	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch
lw	0000011	00	1	00	1	0	1	0
sw	0100011	00	0	01	1	1	-	0
R	0110011	10	1	-	0	0	0	0
beq	1100011	01	0	10	0	0	-	1

Câmpurile trimite de către decodor spre componentele inferioare au următoarele semnificații:

- *ALUOp* este cuvântul de comandă trimis decodului aritmetic, acesta va indica în concordanță cu câmpul funct3 și funct7 operație pe care unitatea aritmetică și logică o va executa.
- *Reg Write* este bit-ul care indică fișierului de registre dacă se va realiza o scriere la nivelul său.
- *ImmSrc* va indica unității de extindere a semnului modul în care această operație trebuie realizată. Acest câmp reprezintă o necesitate din moment ce valorile imediate vin în mărimi diferite în funcție de tipul instrucțiunii executate.
- *ALUSrc* comută între semnalul primit de al doilea operand al unității aritmetice și logice. Dacă *ALUSrc* are valoarea 1, sursa celui de al doilea operand va fi furnizată de extensorul de semn, dacă acest bit este resetat, sursa va proveni din fișierul de registre.
- *Memwrite* înștiințează memoria principală ca urmează să se execute o scriere la nivelul său în momentul în care bit-ul este setat.
- *ResultSrc* are rolul de a comuta semnalele care vor fi stocate în fișierul de registre. Dacă acest bit are valoarea 1, se va stoca în fișierul de registre cuvântul provenit din memoria principală. Valoarea 0 indică stocarea în fișierul de registre al rezultatului furnizat de unitatea aritmetică și logică.
- *Branch* semnifică că urmează să se execute operație de branch, făcându-se astfel un salt de la adresa actualei instrucțiuni la alta, rezultată din adunarea valori curente din program counter la o valoare imediată oferită de instrucțiune.

Codul aferent acestui decodor se poate consulta în Figura 49.

```

5  entity decoder is port(
6      opcode: in std_logic_vector(6 downto 0);
7      Branch: out std_logic;
8      ResultSrc: out std_logic;
9      MemWrite: out std_logic;
10     ALUSrc: out std_logic;
11     ImmSrc: out std_logic_vector(1 downto 0);
12     RegWrite: out std_logic;
13     ALUOpcode: out std_logic_vector(1 downto 0)
14 );
15 end decoder;
16
17 architecture arch of decoder is
18     signal output: std_logic_vector(8 downto 0);
19 begin
20     process(opcode) begin
21         case opcode is
22             when "0000011" => -- lw
23                 output <= "100101000";
24             when "0100011" => -- sw
25                 output <= "00111-000";
26             when "0110011" => -- R-type
27                 output <= "1--000010";
28             when "1100011" => -- beq
29                 output <= "01000-101";
30             when others =>
31                 output <= "-----";
32             end case;
33         end process;
34         (RegWrite, ImmSrc(1), ImmSrc(0), ALUSrc, MemWrite, ResultSrc, Branch, ALUOpcode(1), ALUOpcode(0)) <= output;
35     end architecture;

```

Figura 46: Diagrama digitală a decodorului principal

Sinteza automată înlocuiește logica combinațională cu memoria ROM, datele necesare fiind stocate la adresele acestei memorii. În funcție de cuvântul instrucțiunii, multiplexorul intern al acestei memorii comută semnalul de ieșire, trimițând astfel componentelor subordonate semnalele de control corecte. Figura 47 prezintă acest fapt.




Figura 47: Entitatea VHDL a decodorului principal

Decodorul aritmetic pe de altă parte, are rolul de a semnala unității de execuție ce tip de operație este cerută de instrucțiune. Tabela 17 prezintă modul său de funcționare. ALUControl este semnalul de ieșire al acestei componente spre unitatea aritmetică și logică, specificând multiplexorului acesteia operația cerută.

Tabela 17: Decorodul aritmetic

ALUOp	funct3	op(5), funct7	ALUControl	Instrucțiune
00	—	—	000(scădere)	lw, sw
01	—	—	001(adunare)	beq
10	000	00, 01, 10	000(adunare)	add
10	000	11	001(scădere)	sub
10	010	—	101(mai mic decât)	slt
10	110	—	011(sau)	or
10	111	—	010(și)	and

Pe lângă datele provenite de la unitatea superioară, decodorul aritmetic extrage din cuvântul instrucțiunii datele *funct3*, *op* din bitul al 5-lea, *funct7*, acestea având rol în specificarea detaliată a operației. Combinația *op(5)*, *funct7* selectează între adunare în cazul instrucțiunilor aritmetice R, *funct3* fiind, tot pentru această familie de instrucțiuni, selectorul operațiilor logice.

Codul VHDL al decodorului aritmetic este prezentat în Figura 48.

```

5  entity ALUDecoder is generic(
6      word: integer := 31
7  );
8  port(
9      opcode: in std_logic_vector(6 downto 0);
10     ALUOp: in std_logic_vector(1 downto 0);
11     funct3: in std_logic_vector(2 downto 0);
12     funct7: in std_logic;
13     ALUControl: out std_logic_vector(2 downto 0)
14 );
15 end ALUDecoder;
16
17 architecture arch of ALUDecoder is
18     signal output: std_logic_vector(2 downto 0);
19 begin
20     process(opcode, ALUOp, funct3, funct7)
21         variable concat: std_logic_vector(1 downto 0);
22     begin
23         case ALUOp is
24             when "00" =>
25                 output <= "000";
26             when "01" =>
27                 output <= "001";
28             when "10" =>
29                 case funct3 is
30                     when "000" =>
31                         concat := opcode(5) & funct7;
32                         if concat = "11" then
33                             output <= "001";
34                         else
35                             output <= "000";
36                         end if;
37                     when "010" =>
38                         output <= "101";
39                     when "110" =>
40                         output <= "011";
41                     when "111" =>
42                         output <= "010";
43                     when others =>
44                         output <= "---";
45                 end case;
46             when others =>
47                 output <= "---";
48         end case;
49     end process;
50     ALUControl <= output;
51 end architecture;

```

Figura 48: Entitatea VHDL a decodorului aritmetic



Entitatea logică generată de sinteza VHDL pentru decodorul aritmetic se poate vedea în Figura 49. Acesta este practic format prin legarea în cascadă a 3 multiplexoare, fiecare comutând după un semnal de intrare diferit.




Figura 49: Entitatea VHDL a decodului aritmetic

Prin conectarea celor două decodoare, cel aritmetic și cel logic, rezultă unitatea de decodificare centrală a procesorului. Această entitatea digitală poartă de asemenea numele de unitate de control în cadrul literaturii de specialitate. Figura 50 prezintă entitatea VHDL aferentă acestei componente.

```

5  entity Controller is generic(
6      word: integer := 31
7  );
8
9  port(
10     Zero: in std_logic;
11     Instruction: in std_logic_vector(word downto 0);
12     PCSrc: out std_logic;
13     ResultSrc: out std_logic;
14     MemWrite: out std_logic;
15     ALUSrc: out std_logic;
16     ImmSrc: out std_logic_vector(1 downto 0);
17     RegWrite: out std_logic;
18     ALUControl: out std_logic_vector(2 downto 0)
19 );
20 end Controller;
21
22 architecture arch of Controller is
23     component decoder port(
24         opcode: in std_logic_vector(6 downto 0);
25         Branch: out std_logic;
26         ResultSrc: out std_logic;
27         MemWrite: out std_logic;
28         ALUSrc: out std_logic;
29         ImmSrc: out std_logic_vector(1 downto 0);
30         RegWrite: out std_logic;
31         ALUOpcode: out std_logic_vector(1 downto 0)
32     );
33     end component;
34
35     component ALUDecoder port(
36         opcode: in std_logic_vector(6 downto 0);
37         ALUOp: in std_logic_vector(1 downto 0);
38         funct3: in std_logic_vector(2 downto 0);
39         funct7: in std_logic;
40         ALUControl: out std_logic_vector(2 downto 0)
41     );
42     end component;
43
44     signal sig_ALUOp: std_logic_vector(1 downto 0);
45
46 begin
47     d_decoder: decoder port map(opcode => Instruction(6 downto 0), Branch => PCSrc,
48                                ResultSrc => ResultSrc, MemWrite => MemWrite,
49                                ALUSrc => ALUSrc, ImmSrc => ImmSrc,
50                                RegWrite => RegWrite, ALUOpcode => sig_ALUOp);
51     d_ALUDecoder: ALUDecoder port map(opcode => Instruction(6 downto 0), ALUOp => sig_ALUOp,
52                                       funct3 => Instruction(14 downto 12), funct7 => Instruction(30), ALUControl => ALUControl);
53 end architecture;

```

Figura 50: Codul VHDL al entității unității de control

The diagram illustrates the internal components of the DUT (Data Under Test). The InstructionDecoder block receives inputs: Zero, funct3[2:0], funct7, and V=B\*0110011\* opcode[6:0]. It outputs ALUSrc, Branch, ImmSrc[1:0], MemWrite, RegWrite, and ResultSrc. The ALUDecoder block receives inputs: ALUOp[1:0], funct3[2:0], and V=B\*0110011\* opcode[6:0]. It outputs ALUControl[2:0]. The ALUControl[2:0] output is connected to the ALUSrc input of the ALUDecoder.

## 4.9 UNITATEA DE EXECUȚIE

Modelarea acestei componente implică conectarea tuturor entităților anterior definite, cu excepția unității de control. Un considerent important este faptul că dispozitivele de memorare, mai specific memoriile de instrucțiuni și de date, nu vor fi luate considerate în design-ul unității de control, acestea fiind tratate sub umbrela dispozitivelor externe. Această decizie este luată pentru a crește gradul de modularitate al procesorului, astfel înlăturând limitarea impusă de micile dimensiuni ale unei memorii specifice, existând mereu posibilitatea sporirii mărimi acesteia prin înlocuirea componentei. Mărimea memoriei este unul dintre principalii factori limitatori ai procesoarelor moderne, procesoare care se îndreaptă ușor spre un platou al creșterii vitezei ciclurilor de tact, soluția compensatoare fiind reprezentată de mărimea cache-ului și modificarea arhitecturii interconexiunii cu dispozitivele de memorare către una care eficientizează viteza de acces.

Cea mai vitală conexiune pentru buna funcționare a procesorului este reprezentată de legătura dintre memoria externă de instrucțiuni și program counter-ul. La fiecare ciclu de tact, mai specific pe secvența crescătoare a acestuia, program counter-ul livrează memoriei de instrucțiuni index-ul adresei de memorie a căror date sunt destinate procesării.

Concomitent cu transmiterea unilaterală a datelor, counter-ul incrementează cu 4 octeți index-ul următoarei instrucțiuni de executat. Motivul unei incrementări cu 4 octeți este implementarea arhitecturală byte-addressable a memoriei. Există bineînțeles posibilitatea unei incrementări unare, în cazul în care se majorează mărimea datelor din cuprinsul memoriei la mărimea cuvântului cu care lucrează procesorul, în cazul nostru, la 4 octeți. Evident, o astfel de modificare ar însemna o micșorare a spațiului de adresare, adică al numărului de adrese disponibile, la o valoare egală cu mărimea spațiului de adresare byte-addressable împărțit la numărul de octeți din mărimea adresei refactorizate.

În starea inițială, program counter-ul nu se prezintă ca fiind inițializat cu o valoare. Inițializarea acestuia implică acționarea pin-ului de reset, încărcându-se astfel în counter valoarea 0. În ciclul de tact următor inițializării, se livrează memoriei de instrucțiuni valoarea prezentă în counter, în cazul nostru 0. Tot în acest ciclu, noua valoare a counter-ului este aleasă ca rezultatul multiplexării dintre valoarea incrementată anterior și o nouă valoare calculată, în cazul instrucțiunii *beq*. Valorile nu sunt încărcate instantaneu datorită naturii secvențiale a acestor componente, ele fiind construite pe baza bistabilelor. Această procedură se repetă până la finalizarea execuției sau până când adresele din memoria de instrucțiuni sunt epuizate. Figura 52 prezintă modul în care decurge procedeul descris, acesta reprezentând practic momentul de începere al execuției.





Figura 52: Încărcare și incrementarea instrucțiunilor

Se observă faptul că înaintea acționării semnalului de reset, *sig rst*, program counter-ul, reprezentat prin semnalul *PC*, este neinițializat, valoarea lui fiind egală cu  $U(Uninitialized)$ . Odată ce semnalul de reset este acționat sincron cu semnalul de tact, *sig clk*, program counter-ul este inițializat cu 0. Neexecutându-se o instrucțiune de tip *beq*, valoarea nou calculată pentru counter este egală cu 4, vizibilă la nivelul semnalului *PCNext*.

La următoarea perioadă a ciclului de tact este transmisă valoarea 0 memoriei de instrucțiuni, aceasta transmitând mai departe prin semnalul *Instruction* cuvântul de comandă destinat decodării și execuției. Tot în acest ciclu de tact se modifică valoarea din counter cu cea calculată anterior. Acest procedeu se repetă pentru fiecare instrucțiune de executat. Din punct de vedere digital, circuitul implementat până în acest punct este cel prezentat în Figura 45.

Odată ce adresa instrucțiunii a fost calculată, urmează ca aceasta să fie transmisă unității de control pentru decodarea cuvântului. Concomitent cu decodarea are loc, în funcție de instrucțiune, accesul la nivelul fișierelor de registre, al memoriei și ulterior transmiterea datelor din registrele sau adresele memoriei cerute spre unitatea aritmetică și logică. De asemenea, dacă instrucțiunea are un câmp imediat, se produce cuvântul de calcul prin extensia de semn.

Astfel, diagrama digitală generată de sinteza automată a modului anterior descris de relaționare a componentelor este prezentată în Figura 53. Această entitate digitală va purta numele de unitatea de execuție a procesorului.



Semnalele de ieșire sunt reprezentate de datele calculate de ALU, datele provenite din registrul specificat cât și următoarea adresă a instrucțiunii ce urmează a fi executată. Datele provenite din unitatea aritmetică și logică au pentru majoritatea comenzilor un rol intern destinat stocării în registre, dar în cazul instrucțiunilor de tipul *sw(store word)* și *lw(load word)*, acestea au o semnificație externă, indicând adresa de acces la nivelul memoriei de date.

## 4.10 NUCLEUL RISC-V

Odata cu modelarea unității de execuție toate componentele microprocesorului sunt finalizate. Prin combinarea unității de control cu cea de execuție rezultă un nucleu RISC-V single-cycle. Termeul de single-cycle provine din faptul că procesorul nostru execută o operație numerică sau de transport a datelor într-o perioadă aproximativ egală cu cea a unui ciclu de tact. Teoretic vorbind, perioada acestui ciclu are ca specificație acoperirea duratei celui mai lung timp de execuție acoperit de una dintre instrucțiunile procesorului.

Este important de menționat că dispozitivele de memorare nu fac parte din nucleul propriu-zis, memoria fiind considerată o entitate modulară și mutabilă. Figura 54 prezintă nucleul RISC-V generat de sinteza automată. Alături de cele 2 unități structurale se poate observa prezența memoriei de date și a celei de instrucțiuni.




Figura 54: Nucleul RISC-V RV32I

Entitatea VHDL a nucleului este formată în jurul tuturor entităților superioare implementate. Semnalele de comunicare între componentele microprocesorului sunt de o importanță deosebită, acestea fiind practic impulsurile care asigură funcționarea corectă a tuturor modulelor odată cu execuția unei instrucțiuni. O legare inadecvată implică activarea unei suite de module hardware greșite, rezultatul calculelor fiind astfel irelevant și incorect.

De asemenea, semnalele trebuie inițializate prevenind astfel intrarea pe ramuri de execuție încă nedefinite. Spre exemplu, o valoare inițială alta decât 0 poate activa dispozitivele de memorare, scriind astfel date aleatorii la adrese nedestinate scrierii.

Codul sursă VHDL aferent nucleului se regăsește la nivelul Figurii 55.

```

9  entity Core is port(
10      clk: in std_logic;
11      Reset: in std_logic
12  );
13  end Core;
14
15  architecture arch of Core is
16  >  component Datapath generic(...)
35      end component;
36
37  >  component Controller generic(...)
39      );
40  >  port(...)
50      );
51  end component;
52
53  >  component instruction_memory generic(...)
56      );
57  >  port(...)
61      );
62  end component;
63
64  >  component data_memory generic(...)
67      );
68
69  >  port(...)
75      );
76  end component;
77
78  signal sig_PCSrc: std_logic := '0';
79  signal sig_ResultSrc: std_logic := '0';
80  signal sig_MemWrite: std_logic := '0';
81  signal sig_ALUSrc: std_logic := '0';
82  signal sig_ImmSrc: std_logic_vector(1 downto 0) := "00";
83  signal sig_RegWrite: std_logic := '0';
84  signal sig_ALUControl: std_logic_vector(2 downto 0) := "000";
85
86  signal sig_Zero: std_logic := '0';
87
88  signal sig_Instruction: std_logic_vector(31 downto 0) := x"00000000";
89
90  signal sig_ReadData: std_logic_vector(31 downto 0) := x"00000000";
91  signal sig_PC: std_logic_vector(31 downto 0) := x"00000000";
92  signal sig_ALUResult: std_logic_vector(31 downto 0) := x"00000000";
93  signal sig_WriteData: std_logic_vector(31 downto 0) := x"00000000";
94
95  begin
96
97  >  d_Controller: Controller port map(Zero=> sig_Zero, Instruction=> sig_Instruction, PCSrc=> sig_PCSrc,
98      ResultSrc=> sig_ResultSrc, MemWrite => sig_MemWrite, ALUSrc=> sig_ALUSrc,
99      ImmSrc=> sig_ImmSrc, RegWrite=> sig_RegWrite, ALUControl=> sig_ALUControl);
100
101  >  d_Datapath: Datapath port map(clk=>clk, Reset=> Reset, Instruction=> sig_Instruction, ReadData=> sig_ReadData,
102      PCSrc=> sig_PCSrc, ResultSrc=> sig_ResultSrc, ALUSrc=> sig_ALUSrc, ImmSrc=> sig_ImmSrc,
103      RegWrite=> sig_RegWrite, ALUControl=> sig_ALUControl, Zero=> sig_Zero, PC=> sig_PC,
104      ALUResult=> sig_ALUResult, WriteData=> sig_WriteData);
105
106  d_Instruction_Memory: instruction_memory port map(clk=> clk, address=> sig_PC, rd=> sig_Instruction);
107
108  d_Data_Memory: data_memory port map(clk=> clk, we=> sig_MemWrite, address=> sig_ALUResult, wd=> sig_WriteData, rd=> sig_ReadData);
109  end architecture;

```

Figura 55: Nucleul RISC-V ca entitate VHDL

Procesorul single-cycle are ca mare avantaj relativa simplitate a implementării digitale. Dezavantajul unui astfel de procesor este faptul că suntem limitați din punct de vedere al operațiilor pe care le putem executa. Comenzi complexe asupra numerelor precum înmulțirea și împărțirea nu sunt astfel fezabile, alternativa reprezentării acestora fiind adunări, scăderi și aproximări repetate.

În ciuda acestor probleme, procesorul single-cycle este o implementare cu un caracter didactic valoros, existând posibilitatea extinderii sale într-o unitate de execuție multi-cycle cu vaste capacități și aplicații.

## 4.11 MEMORIA CACHE

În cazul în care dorim utilizarea unei memorii de date cu latență ridicată a accesului la date, utilizarea unei memorii cache intermediare devine obligatorie în creșterea metricilor de execuție. Astfel, ca posibilă soluție de implementare, se va prezenta procesul de design al unei memorii cache pe decursul acestui capitol. Ca mențiune, cache-ul este de-a dreptul opțional pentru buna funcționare a nucleului single-cycle, acesta fiind dezvoltat în jurul unor memorii de date și instrucțiuni construite pe baza matricilor de registre.

Precum dictează intuiția, sunt 2 utilizări spre care ne putem îndrepta când vine vorba de folosirea cache-ului în cardul unui sistem de calcul. Primul drum este marcat de utilizarea clasică care implică extragerea blocurilor de date din memoria principală, eliminând latența de acces. A doua cale este marcată de utilizarea cache-ului cu scop în minimizarea latenței de transmitere a instrucțiunilor ce urmează rulate.

Aceste 2 metodologii nu trebuie însă tratate ca fiind mutual exclusive, ambele fiind implementate la nivelul unui procesor, reprezentând un mare salt făcut spre maximizarea randamentului computațional.

Design-ul unui cache începe cu memoriile *CACHE SRAM* și *TAG SRAM*, urmând ca schimbul acestora cu memoria inferioară să fie orchestrat de un *cache controller*.

Pentru simplificarea ilustrării conceptelor de design, se va lua în considerare că procesorul, pentru care implementăm acest nivel de cache, are o arhitectura pe 8 biți și un spațiu de adresare al memoriei egal cu  $2^{16}$  adrese byte-addressable. Practic, cuvântul de lucru al microprocesorului de 1 octet este congruent cu octetul dintr-o adresa.

Pentru a determina modul în care biții din adresă sunt împărțiți este nevoie prima dată de definirea mărimii memoriei cache cât și a blocurilor care o compun. Pentru simplificarea calculelor, cache-ul va fi compus din 8 blocuri, fiecare bloc având un număr de 4 octeți.

Prin urmare, câmpului de offset îi vor fi alocați  $\log_2 4 = 2$  biți, urmând ca câmpul index să fie compus din  $\log_2 8 = 3$  biți. Restul de 11 biți vor fi reprezentați de identificatorul unic asociat unei serii de 8 seturi, și anume tag-ul. În Figura 56 se poate vedea clar acest aranjament.





Figura 56: Câmpurile din adresa memoriei

Memoria cache SRAM are ca structura diagrama digitală din Figura 57. Se pot distinge cele 8 registre cu o mărime de 32 de biți care sunt ulterior trecute printr-o serie de 8 buffere urmând ca semnalul de ieșire să fie ales de multiplexor conform semnalului de selecție controlat de index-ul blocului relevant.



```

1  entity SRAM is port (
2      address: in std_logic_vector(15 downto 0);
3      read_sram: in std_logic;
4      write_sram: in std_logic;
5      write_data_line: in std_logic_vector(31 downto 0);
6      read_data_line: out std_logic_vector(31 downto 0)
7  );
8  end SRAM;
9
10 architecture a_SRAM of SRAM is
11     type matrix is array(7 downto 0) of std_logic_vector(31 downto 0);
12
13     signal line_index: integer := 0;
14     signal data: matrix := (
15         0 => x"00000000",
16         1 => x"00000000",
17         2 => x"00000000",
18         3 => x"00000000",
19         4 => x"00000000",
20         5 => x"00000000",
21         6 => x"00000000",
22         7 => x"00000000"
23     );
24
25 begin
26     line_index <= to_integer(unsigned(address(4 downto 2)));
27
28     EXECUTE:
29     process(address, read_sram, write_sram, write_data_line) begin
30
31         if(read_sram = '1') then
32             read_data_line <= data(line_index);
33         end if;
34
35         if(write_sram = '1') then
36             data(line_index) <= write_data_line;
37         end if;
38     end process;
39
40 end a_SRAM;

```

48



În ceea ce privește tag-ul, acesta va fi stocat în memoria tag SRAM a cărei structură este similară cu cea a cache SRAM-ului. Pe lângă câmpul de 10 biți ce reprezintă tag-ul, se mai folosește un bit de validitate, acesta fiind pus pe 1 odată cu aducerea unui bloc în cache. Semnalele de intrare ale acestei componente sunt reprezentate de comanda de citire, prin semnalul *read tag* și de comanda de scriere, prin *write tag*.

Structura memoriei tag SRAM este relatată la nivel digital în Figura 59.




Figura 59: Diagrama digitală a memoriei tag SRAM

Prima jumătate a structurii este similară cu cea a cache SRAM-ului, fiind compusă din registre și elemente de buffer pentru procedura de multiplexare după index. Diferența vine sub forma circuitului de selecție al semnalului de ieșire, acesta fiind condiționat de cele 2 intrări. Prin urmare, semnalul de ieșire este reprezentat de tag-ul de interes. Prezența unui tag valid semnifică existența unui bloc de cache din memoria principală, lipsa tag-ului arată viceversa. Codul acestei implementări se regăsește la nivelul Figurii 60.

```

5 entity TAG_SRAM is port(
6     write_tag: in std_logic;
7     read_tag: in std_logic;
8     address: in std_logic_vector(15 downto 0);
9     write_data_tag_sram: in std_logic_vector(10 downto 0);
10    validity: out std_logic;
11    q_tag: out std_logic_vector(10 downto 0)
12 );
13 end TAG_SRAM;
14
15 architecture a_TAG_SRAM of TAG_SRAM is
16     type matrix is array(7 downto 0) of std_logic_vector(11 downto 0);
17
18     signal data: matrix := (
19         0 => "000000000000",
20         1 => "000000000000",
21         2 => "000000000000",
22         3 => "000000000000",
23         4 => "000000000000",
24         5 => "000000000000",
25         6 => "000000000000",
26         7 => "000000000000"
27     );
28     signal tag_from_address: std_logic_vector(10 downto 0);
29     signal index: integer;
30     signal tag_validity: std_logic;
31
32     begin
33         tag_from_address <= address(15 downto 5);
34         index <= to_integer(unsigned(address(4 downto 2)));
35     LOGIC:
36     process(write_tag, read_tag, write_data_tag_sram) begin
37
38         if(read_tag = '0' and write_tag = '0') then
39             validity <= '0';
40             q_tag <= "ZZZZZZZZZZ";
41         end if;
42
43         if(read_tag = '1') then
44             tag_validity <= data(index)(11);
45             if(tag_from_address = data(index)(10 downto 0) and tag_validity = '1') then
46                 validity <= data(index)(11);
47                 q_tag <= data(index)(10 downto 0);
48             else
49                 validity <= '0';
50                 q_tag <= "ZZZZZZZZZZ";
51             end if;
52         end if;
53
54         if(write_tag = '1') then
55             data(index)(10 downto 0) <= write_data_tag_sram;
56             data(index)(11) <= '1';
57         end if;
58     end process;
59 end architecture;
60

```

Figura 60: Diagrama digitală a memoriei tag SRAM

Memoria RAM principală va avea rolul de a gestiona trimiterea blocurilor de 4 octeți spre unitatea de control a cache-ului. Prim urmare, în ciuda caracterului byte-addressable, cuvântul transmis în exterior va fi de 4 octeți. Fiecare combinație unică de tag și index va determina accesarea unui astfel de cuvânt. Scrierea pe de altă parte se va face la nivel de byte. Arhitectura generată de sinteza automată este simimilară cu cea prezentată în 38. Codul VHDL al acestei entități este prezentat în Figura 61.

```

5 entity RAM_64KB is port(
6     address: in std_logic_vector(15 downto 0);
7     data_dram_out: out std_logic_vector(31 downto 0);
8     data_dram_in: in std_logic_vector(31 downto 0);
9     read_ram: in std_logic;
0     write_ram: in std_logic;
1     ready_ram: out std_logic;
2     clk: in std_logic;
3     reset: in std_logic
4 );
5 end RAM_64KB;
6
7 architecture a_RAM_64KB of RAM_64KB is
8     type matrix is array(127 downto 0) of std_logic_vector(7 downto 0);
9
10    signal data: matrix := (
11        0 => x"01",
12        1 => x"02",
13        2 => x"03",
14        3 => x"04",
15        4 => x"f0",
16        5 => x"f1",
17        6 => x"f2",
18        7 => x"f3",
19        -- 1996 => x"a0",
20        -- 1997 => x"b0",
21        -- 1998 => x"c0",
22        -- 1999 => x"d0",
23        others => x"00"
24    );
25    signal tagline: std_logic_vector(13 downto 0);
26    signal address_int: integer;
27
28    begin
29        tagline <= address(15 downto 2);
30
31    process(address, data_dram_in, clk, reset, read_ram, write_ram)
32        variable concatenated_address: std_logic_vector(15 downto 0) := x"0000";
33        variable current_block: std_logic_vector(1 downto 0) := "00";
34        variable memory_block: std_logic_vector(31 downto 0);
35        variable index: integer := 0;
36    begin
37        if(rising_edge(clk)) then
38            if(reset /= '1') then
39                if(read_ram = '1') then
40                    for i in 0 to 3 loop
41                        concatenated_address := tagline & current_block;
42                        index := to_integer(unsigned(concatenated_address));
43
44                        memory_block((8 * (i+1) -1) downto 8 * i) := data(index);
45                        current_block := std_logic_vector((unsigned(current_block)) + 1);
46                    end loop;
47                    data_dram_out <= memory_block;
48                    ready_ram <= '1';
49                    current_block := "00";
50                    memory_block := x"00000000";
51                else
52                    ready_ram <= '0';
53                    data_dram_out <= x"00000000";
54                end if;
55                if(write_ram = '1') then
56                    ready_ram <= '1';
57                    index := to_integer(unsigned(address));
58
59                    data(index) <= data_dram_in(7 downto 0);
60
61                    current_block := "00";
62                    memory_block := x"00000000";
63                end if;
64                if(read_ram = '0' and write_ram = '0') then
65                    data_dram_out <= x"00000000";
66                    ready_ram <= '0';
67                end if;
68            else
69                data <= (others => '0');
70            end if;
71        end if;
72    end process;
73 end architecture;

```

Figura 61: Entitatea VHDL a memoriei RAM

Unitatea de control a cache-ului va fi modelată ca un automat cu stări finite, astfel ilustrând în cel mai mare detaliu modul acesteia de funcționare. Odată cu implementarea controlerului, trebuie să decidem asupra modului în care cache-ul nostru va gestiona cererile de scriere și citire.

Pentru a ilustra conceptul și a reduce complexitatea procedurii de stocare, memoria cache va implementa, prin intermediul controlerului, politicile *write through* și *no write allocate*.

Starea inițială este reprezentată de *idle*. De asemenea, în urma îndeplinirii cererii procesorului, automatul memoriei cache se va întoarce tot în această stare.

În funcție de operați cerută, fie acesta de citire sau de scriere, se poate intra în starea *read prepare* respectiv *write prepare*. Cele 2 stări pregătitoare au rolul de a seta semnalele de acces la nivelul tag SRAM-ului. Accesul la nivelul componentelor necesită pregătire în prealabil, astfel mitigând întârzierea semnalului din pricina propagării la nivelul bistabilelor.

Odată ce tag-ul a fost citit, se analizează structura acestuia. Dacă tag-ul este valid și inițializat, se continuă pe ramurile de *read hit*, respectiv *write hit*. Dacă tag-ul rezultat este invalid, controlerul intră pe ramurile *read miss* sau *write miss*, în funcție de cererea microprocesorului.

Tranziția în starea *write miss* conduce la resetarea semnalelor de acces la nivelul modulelor inferioare și trecerea controlerului în starea inițială *idle*.

În cazul unui *read miss*, cache-ul nostru extrage blocul relevant din memoria principală, trecând pe rând în stările *update data read*, *finish update* și într-un final întorcându-se în *idle*. Starea *update data read* are rolul de a comunica cu memoria, primind de la aceasta blocul de 4 octeți. Tot la nivelul acestei stări sunt scrise în tag SRAM și cache SRAM datele cerute. Starea intermediară *finish update* are rol de reinițializare a semnalelor de interfață cu memoriile cache-ului.

După tratarea cererii de *write miss*, dacă microprocesorul dorește accesul la o adresă de memorie identificată cu același tag și index găsit la nivelul unei adrese extrase anterior, se va continua în starea *get cache data* a ramurii *read hit*. La nivelul acestei stări se va trimite spre procesor octetul cerut, prin extragerea sa din blocul de cache accesat. În urma transmiterii datelor, se va trece din nou în starea de *idle*.

Cererea de scriere într-un bloc care este prezent în cache implică prima dată scrierea datelor în memoria principală, la nivelul stării *write hit*. Odată ce memoria a semnalat încheierea ciclului de scriere, se va trece în starea *get memory data*, blocul cu datele acum modificate fiind transmis memoriei cache SRAM. La fel ca în cazul ramurii de *read miss*, ciclul de scriere va continua cu starea *finish update*, după resetarea semnalelor de acces, urmând tranziția în starea inițială.

Stările enumerate și anterior explicate, precum și semnalele care determină tranzițiile lor, se pot găsi la nivelul diagramei automatului cu stări finite din Figura 62.




Figura 62: Diagrama de stări a cache controlerului

Prin comasarea celor 3 entități descrise, tag SRAM, cache SRAM și nu în ultimul rând cache controler, rezultă memoria cache L1, a cărei diagramă digitală poate fi consultată în Figura 63. Se poate observa și prezența memoriei inferioare la nivelul acestei entități, însă, acesata nu trebuie considerată ca făcând parte din cache, fiind doar un dispozitiv de memorare terț.





Figura 63: Diagrama de stări a cache controlerului

## 5 TESTAREA ȘI VALIDAREA ENTITĂȚILOR

Pentru a exemplifica buna funcționare a entităților modelate, se vor implementa entități de testare VHDL, numite *testbench*. În cadrul acestor entități de test se vor analiza doar dispozitivele finale, și anume nucleul single-cycle RISC-V și memoria cache L1. La nivelul testbench-urilor ce urmează prezentate se vor evidenția cazuri de utilizare cheie care ilustrează scenarii de execuție comun întâlnite în practică.

### 5.1 TESTAREA NUCLEULUI RISC-V

Se vor ilustra instrucțiunile *sw*(store word), *lw*(load word) cât și una dintre instrucțiunile de calcul aritmetico-logic, precum *add*, *sub* și *and*. Exemplificarea tuturor instrucțiunilor aritmetice este exagerată, acestea funcționând într-un mod similar, cu excepția cuvântului de comandă transmis unității aritmetice și logice. Prima instrucțiune pe care o vom testa este *store word*. Cuvântul de comanda utilizat este prezentat în Figura 64.



```
Limbaaj de asamblare =  sw x6, 5(x5)

Cod Masina  0000 0000 0110 0010 1010 0010 1010 0011

Hexadecimal = 0x0062a2a3

Format =  S-type

Set de instructiuni  RV32I
```

Figura 64: Exemplu de utilizare al instrucțiunii *store word*

Conform acestui cuvânt, se va stoca informația din cadrul registrului *x6* într-o adresă de memorie egală cu valoarea imediată 5 însumată la valoarea din registrul *x5*. Execuția instrucțiunii va începe în momentul în care se acționează semnalul de reset asupra microprocesorului. Odată cu această tranziție, program counter-ul începe numărătoarea ciclică care determină execuția secvențială a instrucțiunilor.

Prima comandă fiind cea prezentată anterior, decodorul de instrucțiuni semnalează nevoie de scriere a datelor la nivelul memoriei inferioare, astfel fiind setat semnalul *MemWrite*. În paralel sunt extrase datele din registrele *x5* și *x6*. Cuvântul registrului *x5* va intra împreună cu valoarea imediată rezultată extinderii de semn în unitatea aritmetică și logică pentru efectuarea calculului adresei. Valoarea din registrul *x6* va fi preluată de pinul de scriere a datelor la nivelul memoriei principale. Odată cu începerea următoarei perioade a ciclului de tact, datele din registru vor fi scrise în adresa cerută de rezultatul însumării efectuate de ALU.

În Figura 65 se poate observa forma de undă generată de acest exemplu. Se pot, de asemenea, distinge semnalele intermediare de decodare atât ale decodorului principal cât și al decodorului secundar.




Figura 65: Forma de undă a testbench-ului instrucțiunii sw

Cuvântul 0x4 din registrul x6 este scris la nivelul adresei de memorie 0x08. De menționat faptul că această adresă se referă la al treilea spațiu de adresare din memorie de date, aceasta fiind byte-adresabilă. Foarte importantă este faptul că scrierea propriu zisă se efectuează doar în momentul în care se ajunge pe frontul crescător al următorului ciclu de tact.

A doua instrucțiune pe care o vom analiza este cea de accesare a cuvintelor din memoria de date, și anume, lw(load word). Aceasta este similară cu instrucțiunea prezentată anterior, datele provenite dintr-o adresă a memoriei, adresă calculată ca suma unui cuvânt din registrul comandat cu o valoare imediată furnizată, sunt stocate în cel de al doilea registru extras din câmpurile instrucțiunii. Formatul unei astfel de comenzi poate fi analizat în Figura 66.

```

Limbaaj de asamblare =    lw x3, 8(x10)

    Cod Masină    0000 0000 1000 0101 0010 0001 1000 0011

    Hexadecimal =    0x00852183

    Format =    I-type

    Set de instrucțiuni    RV32I
  
```

Figura 66: Exemplu de utilizare al instrucțiunii sw(store word)

Acest cuvânt de comandă dorește stocarea informației din adresa de memorie calculată ca valoarea imediată 0x8 adunată la valoarea registrului x10 în registrul x3. Forma de undă a testbench-ului care prezintă efectuarea corectă a acestei instrucțiuni se poate consulta în Figura 67.




Figura 67: Forma de undă a testbench-ului instrucțiunii sw



Se poate observa marea notă de similaritate cu instrucțiunea lw(load word) anterior prezentată. La nivel funcționat, acestea două sunt similare, singura diferență fiind polaritatea de acces a memoriei, o instrucțiune realizând scrierea, cealaltă efectuând citirea și încărcarea în registre.

Ultimul exemplu de utilizare al instrucțiunilor va fi comanda de însumare a conținutului din 2 registre și plasarea rezultatului într-unul de al treilea. Toate instrucțiunile care efectuează calcule asupra numerelor cu datele din interiorul registrelor se comportă identic, singura diferență fiind cuvântul pe care decodorul aritmetic îl trimite unității aritmetice și logice, conform operației de executat. Instrucțiunea care urmează a fi executată este prezentă în Figura 68. Forma de undă și modul în care execuția decurge este prezentat în Figura 69.

```

Limbaj de asamblare =   add x7, x6, x5

Cod Masină   0000 0000 0101 0011 0000 0011 1011 0011

Hexadecimal = 0x005303b3

Format =      R-type

Set de instrucțiuni RV32I
  
```

Figura 68: Exemplu de utilizare al instrucțiunii add




Figura 69: Forma de undă a testbench-ului instrucțiunii add

Cum se poate vedea, valorile din registrele x6 și x5 sunt extrase și trimise unității aritmetice și logice pentru a efectua operația de adunare. În urma însumării, rezultatul este încărcat în registrul x7. Sunt notabile semnalele produse de decodorul aritmetic, acesta fiind cea mai relevantă componentă de diferențiere a operațiilor, în cazul de execuție al comenzilor aritmetice.

## **5.2 TESTAREA MEMORIEI CACHE**

## 6 BIBLIOGRAFIE

- [1] Sarah Harris, David Harris (Octombrie, 2021), Digital Design and Computer Architecture, RISC-V Edition: RISC-V Edition, Morgan Kaufmann.
- [2] Charles Petzold (Octombrie, 2000), Code: The Hidden Language of Computer Hardware and Software, Microsoft Press.
- [3] David A. Patterson, John L. Hennessy (Aprilie, 2017), Computer Organization and Design RISC-V Edition: The Hardware Software Interface, Morgan Kaufmann.