
SET DE INSTRUCCIONES PARA MC-8751											
INSTRUCCIÓN	OPERACIÓN	Mod DIR	Modo de Direccionado DIR IND REG INM			ANCHO DIRECCION	No lee: PIN	Afecta a: CY OV AC		∑ CM	
	ES PARA LA TRANSFERENCIA DE DATOS CON RAM INTERNA	v	v	v	v	ARL48925631-P					1
MOV A, <src> MOV <dest>, A</dest></src>	A= <src> <dest>=A</dest></src>	X	X	X	X						1
MOV <dest>, <scr></scr></dest>	<dest>=<src></src></dest>	X	X	X	X		X	-			2
MOV DPTR, #D16	DPTR=16bits		- 11	- 11	X						2
PUSH <src></src>	INC SP → MOV @SP, <src> (Almacenamiento en la pila)</src>	X									2
POP <dest></dest>	MOV <dest>,@SP X → DEC SP</dest>	X									2
XCH A, <byte></byte>	A <==> <byte> (se produce un intercambio de contenidos)</byte>	X	X	X							1
XCHD A,@Ri	A <==> @Ri (intercambia 4bits LSB de A con 4bits LSB que apunta Ri)	X									1
100 1 1 ·	INSTRUCCIONES ARITMETICAS	**				ARL48925631-P				7.	
ADD A, <byte></byte>	A=A+ byte>	X	X	X	X			X	X	X	1
ADDC A, <byte> SUBB A, <byte></byte></byte>	A=A+ <byte>+C (acumulador + byte indicado + acarreo) A=A-<byte></byte></byte>	X	X	X	X			X	X	X	1
INC A	A=A+1	Acc	Α	Λ	А			Λ	Λ	Λ	1
INC <byte></byte>	<pre> <</br></br></br></br></pre>	X	X	X			X				1
INC DPTR	DPTR=DPTR+1 (Incrementa el apuntador de datos)	DPTR									2
DEC A	A=A-1	Acc									1
DEC <byte></byte>	 	X	X	X			X				1
MUL AB	B:A=BxA (A=byte bajo, B=byte alto)	Acc,B						0	X		4
DIV AB	A=cociente de [A/B] (acarreo y OV son limpiados)	Acc,B						0	X		4
DA A	Ajuste decimal del acumulador por adición.	Acc				LDT 100		X			1
ANII zdano i i	INSTRUCCIONES LÓGICAS	37	37	37	37	ARL48925631-P	37				
ANL <dest>, <src></src></dest>	Operación AND bit a bit. Guarda resultado en variable <dest></dest>	X	X	X	X		X				
ORL <dest>, <src> XRL <dest>, <src></src></dest></src></dest>	Operación OR entre las variables indicadas. Resultado en byte <dest> Operación OR-EX entre las variables indicadas.</dest>	X	X	X	X		X	-			-
ARL suest, sic	INSTRUCCIONES BOOLEANAS	Λ	Λ	Λ	Λ	ARL48925631-P	Λ				
ANL C,bit	C=C AND bit					711CL-10723UJ1-1		X			2
ANL C,/bit	C=C AND /bit							X			2
ORL C,bit	C=C ORL bit							X			2
ORL C,/bit	C=C ORL /bit							X			2
MOV C,bit	C=bit							X			1
MOV bit,C	bit=C										2
CLR C	C=0 (Limpia el acumulador)							0			1
CLR bit	bit=0 (Limpia el bit. Puede ser el bit C u otro directamente direccionable)						X				1
SETB bit	bit=1						X				1
SETB C CPL C	C=1 C=/C (complemento del acarreo)							X			1
CPL C	C=/C (complemento del acarreo) bit=/bit (Complemento del bit. Puede ser el bit C u otro direc. direccionab.)						X	Α			1
CPL bit	Complementa los 8 bits del acumulador						Λ				1
JC rel	Salto si C=1										2
JNC rel	Salto si C=0										2
JB bit,rel	Salto si bit=1										2
JNB bit,rel	Salto si bit=0										2
JBC bit,rel	Salto si bit=1 y clear bit						X				2
	INSTRUCCIONES DE SALTO INCONDICIONAL					ARL48925631-P					
JMP dir	Salto a dir										2
SJMP dir	Salto –128 a +127 del PC corriente										2
AJMP dir	Sustituye 11 bits LSB del PC (salto absoluto dentro de los 2K) Salto a cualquier lugar de las 64K (dirección 16. salto largo)	ļ									2
LJMP dir JMP @A+DPTR	(-						-			2
CALL dir	Salto A+DPTR (salto indirecto) Llama a la subrutina "dirección".										2
LCALL dir	Llamada a subrutina a cualquier lugar de memoria de programa de 16 bits.										2
ACALL dir	Usa formato 11bits. Llama a subrutina presente en el corriente bloque de 2K										
RET	Extrae de la pila los bytes bajo-alto del PC, Dec dos veces el apuntador de apilamiento										2
RETI	Retorno de interrupción.										2
NOP	La ejecución continua con la instrucción siguiente. No afecta al PC.										1
77. 1	INSTRUCCIONES DE SALTO CONDICIONAL					ARL48925631-P					
JZ rel	Salto si A=0	Acc						<u> </u>			2
JNZ rel	Salto si A > 0	Acc		v			v	 			2
DJNZ <byte>,rel CJNE A, <byte>,rel</byte></byte>	Decrementa y salta si no es 0 Salta si A<> <byte></byte>	X		X	X		X	X			2
CJNE A, <byte>,rel CJNE <byte>, #D,rel</byte></byte>	Salta si A>> byte> Salta si Syte>>#D	Λ	X	X	Λ			X			2
	MORIA DE DATOS Y PROGRAMA EXTERNA. RAM EXTERNA		Λ	Λ		ARL48925631-P		Λ			
MOVX A,@Ri	A ← @Ri ext					8 bits					2
MOVX @Ri,A	@Ri ← A	1				8 bits					2
MOVX A, @DPTR	A ← @DPTR					16bits					2
MOVX @DPTR, A	@DPTR ← A					16bits					2
	IORIA DE DATOS Y PROGRAMA EXTERNA. EPROM EXTERNA					ARL48925631-P					
MOVC A, @A+DPTR	Lee memoria de programa @(A+DPTR)										2
MOVC A, @A+PC	Lee memoria de programa @(A+PC)					1 D. 100					2
DI 4	INSTRUCCIONES DE ROTACIÓN					ARL48925631-P					
	Los 8 bits de A son rotados 1bit a la izquierda. El bit7 pasa al bit0.	 		-	-			37			1
RL A	Los 8 bits de A y el acarreo son rotados 1bit a la izq. El bit7 pasa al acarreo.				-			X			1
RLC A	Los 8 hits de A son rotados 1 hit a la dornaha El hit0 nasa al hit7										
RLC A RR A	Los 8 bits de A son rotados 1bit a la derecha. El bit0 pasa al bit7.							X			1
RLC A RR A RRC A	Los 8 bits de A y el acarreo son rotados 1bit a la der. El bit0 pasa al acarreo.							X			•
RLC A RR A RRC A SWAP A	Los 8 bits de A y el acarreo son rotados 1bit a la der. El bit0 pasa al acarreo. Intercambia los 4 bits altos con los 4 bits bajos de A. (Sin acarreo.)	DIR	IND	REG	INM	ANCHO	PIN		OV	AC	•
RLC A RR A RRC A	Los 8 bits de A y el acarreo son rotados 1bit a la der. El bit0 pasa al acarreo.			REG		ANCHO DIRECCION	PIN No lee:	CY	OV fecta		1

MAPA DE MEMORIA RAM INTERNA (128 BYTES)									
128 BYTES ALTOS									
F8									FF
F0	В								F7
E8									EF
E0	ACC								E7
D8									DF
D0	PSW								D7
C8									CF
C0	ID								C7
B8 B0	IP P3								BF B7
A8	IE								AF
A0	P2								A7
98	SCON	SBUF							9F
90	P1	555.							97
88	TCON	TMOD	TL0	TL1	TH0	TH1			8F
80	P0	SP	DPL	DPH				PCON	87
				128 BYTI	ES BAJOS				
78									7F
70	1							77	
68								6F	
60									67
58	= ESPACIO LIBRE DE DATOS								5F
50	3								57
48	 								4F
40 38									47
30	31								3F 37
28									2F
20		E	SPACIO D	E DIRECCIO	ONAMIENT	O POR BIT	S		27
18			BANC	O 3 DE REC	SISTROS E	R0R7			1F
10				O 2 DE REC		R0R7			17
08				O 1 DE REC		R0R7			0F
00								07	
N	MAPA DE MEMORIA DE PROGRAMA INTERNA (4K BYTES)								
0000					1)		,		
0003	H IE0	(Interrupci	ión 0 extern	a8 bytes	5)				
000B				er 08 bytes		OCALIDAD	ES ASIGNA	DAS A LAS	s
0013				a8 bytes	_ /		ERRUPCION		
001B		· 1		er 18 bytes					
0023				no limi					
002B	,	- (memape			/	RIA DE PRO	GRAMA		
0FFF									
0111			1 II 1 DL 1	ITILITION	DE I KO	J. 22 11712 1 11 V			



R	REGISTROS PRINCIPALES (SFR)								
Registr	7	6	5	4	3	2	1	0	
PSW	CY	AC	F0	RS1	RS0	OV	-	P	
	Bander	as:							
	CY Carry, AC Carry auxiliar.								
		F0 bandera 0 para usos generales.							
				ores del b		egistros.			
	OV o	verflow,	P parida	d del acu	mulador.				
PCON	Smod	-	-	-	GF1	GF0	PD	IDL	
	Smod dobla el Baud Rate cuando se utiliza el Timer para generarlo.								
	GF1/0	para prop	oósitos g	enerales.					
	PD e II	DL bajo o	consumo	de energ	ía. (para e	el 80C51	BH CHM	IOS)	
IE	EA	-	ET2	ES	ET1	EX1	ET0	EX0	
	EA=0			as interru					
				ón causac				i 8052)	
	ES			ción caus					
	ET1			ción de s					
	EX1 ET0			ción cau					
	EX0			ción de s					
ΙΡ	LAU	activa ia	PT2	PS PS	PT1	PX1	PT0	PX0	
II	PT2=1	-		del Time					
	PS			dei Tillie d de la int					
	PT1			d de la in				•	
	PX1								
	PT0		nivel de prioridad de la interrupción externa 1. nivel de prioridad de la interrupción del Timer 0.						
	PX0			d de la in					
TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	
	TF1	bandera	de sobre	flujo del	registro o	lel Timer	1.		
	TR1	bit de control de activación del Timer 1.							
	TF0	bandera de sobreflujo del registro del Timer 0.							
	TR0			activació					
	IE1			ición de l				(43)	
	IT1			Interrup				co '1')	
	IE0			ición de l				aa (1?)	
TMOD	IT0			Interrup	-				
TMOD	Gate	C/T	M1	M0	Gate	C/T	M1	M0	
				→ Timer Contador		KA corre	ia si in i	∧=aπo	
				es del mo					
				bits 37		er1)			
SCON	SM0	SM1	SM2	REN	TB8	RB8	T1	R1	
200.1				de contro			• •		
	SM2			nicación o			esador"		
	REN			pción ser					
	TB8			it que ser		tido en lo	s modos	2 y3.	
	RB8	es el 9º	bit que f	ue recibio	lo en los	modos 2	y 3.	-	
	TI			rupción d					
	RI bandera de interrupción de la recepción.								

Mo	MODOS DE OPERACIÓN DEL PUERTO SERIE							
SM0	SM0 SM1 MODO ESPECIFICACIÓN BAUD RATE							
0	0	0	Registro de corrimiento	Frecuencia de Osc./12				
0	1	1	UART 8 bits	Variable				
1	0	2	UART 9 bits	F. Osc. /32 ó /64				
1	1	3	UART 9 bits	Variable				

BAUDS MAS COMUNMENTE USADOS									
		TIMER 1							
BAUD RATE	F. Osc.	SMOD	C/T	Valor de TH1					
Modo 0: 1 MHz	12 MHz	X	X	X	X				
Modo 2: 375 K	12 MHz	1	X	X	X				
Modo 1,3: 62'5K	12 MHz	1	0	2	FFH				
19.2 K	11.059 MHz	1	0	2	FDH				
9.6 K	11.059 MHz	0	0	2	FDH				
4.8 K	11.059 MHz	0	0	2	FAH				
2.4 K	11.059 MHz	0	0	2	F4H				
1.2 K	11.059 MHz	0	0	2	E8H				
137.7 Hz	11.059 MHz	0	0	2	1DH				
110.0 Hz	6 MHz	0	0	2	72H				
110.0 Hz	12 MHz	0	0	1	FEEBH				

VALOR DE LOS REGISTROS DESPUÉS DEL RESET

ACC=00H---B=00H---PSW=00H---SP=07H---DPTR=0000H--P0=P1=P2=P3=FFH---IP=XXX00000B---IE=0XX00000B---TMOD=00H--TCON=00H----TL1=TH1=00H----TL0=TH0=00H----SCON=00H---SBUF=Indeterminado




Fig. 1.3 Conexionado de una memoria externa