## **Laborator 11**

## Automate cu stări finite / Comunicație serială

#### 1. Objective

Studiul, proiectarea, implementarea și testarea:

- Automate (mașini) cu stări finite
- Comunicatie serială

#### 2. Fundamente teoretice

#### 2.1. Masini cu stări finite

Automatele sau mașinile cu stări finite (Finite State Machine – FSM) se pot folosi pentru a descrie o unitate de control. Un FSM constă dintr-un set finit de stări, tranzițiile între stări, și acțiunile asociate cu fiecare stare.

În mod implicit Xilinx-ul încearcă să recunoască FSM-urile scrise în codul VHDL. În acest scop, în anexa 7 se prezintă cele 3 tipuri de descriere pentru un FSM, care sunt recunoscute automat de Xilinx, la sintetizare: cu 1, 2, sau 3 procese.

Practic, stările FSM-ului sunt declarate în mod generic, cu numele lor sub formă de enumerare:

```
type state_type is (s1,s2,s3,s4); signal state : state_type;
```

Numele stării va fi folosit pentru a referi starea în descrierea VHDL, în loc de o anumită codificare numerică. Astfel descrierea VHDL a FSM-ului este de nivel mai înalt, simbolic, ușor de urmărit. În compensare, Xilinx Vivado este capabil să aplice diferite tehnici de codificare a stărilor, utilizatorul putând alege tehnica din **Synthesize Settings – fsm\_extraction**: Auto (implicit), One-hot, Gray, Johnson, Sequential. O descriere detaliată (avantaje) a acestor moduri se găsește în XST User Guide.




Figura 1: Reprezentarea FSM (include Mealy și Moore) conform XST User Guide

### 2.2. Comunicație serială - UART

Comunicația serială are ca principiu de bază transmiterea sau recepția datelor bit cu bit, un singur bit fiind transmis/recepționat la un moment dat. Deoarece în sistemele de calcul datele sunt reprezentate pe octet (sau multiplu), se folosește un port serial cu rolul de a converti fiecare octet într-un șir de biți (0 sau 1) și viceversa. Portul serial conține un circuit electronic numit Universal Asynchronous Receiver/Transmitter (UART) care face conversia efectivă.

La transmiterea unui octet, UART transmite mai întâi bitul de START, urmat de biţi de date (în mod uzual 8 biţi, dar e posibil şi cu 5, 6 sau 7 biţi), urmaţi de bitul de STOP. Protocolul e repetat pentru fiecare octet din secvenţa care trebuie trimisă.



Figura 2: Diagrama de timp pentru transmisia serială, exemplu pe 8 biți

Transmisia serială nu implică existența unui semnal de ceas. În schimb se folosește o rată de eșantionare, numită *baud rate* (**număr de biți transmiși pe secundă**). Valorile uzuale pentru baud rate sunt 2400, 4800, 9600 și 19200. Practic, un bit este valid pe linia de transmisie pentru un interval dat de timp, egal cu inversul baud rate.

Câteva aspecte importante:

- Dacă nu este începută transmisia, linia serială este în starea IDLE, pe 1
- Bitul START este întotdeauna 0, iar biţii de date sunt transmişi în ordinea inversă a semnificaţiei, primul este LSB iar ultimul este MSB
- Bitul STOP este întotdeauna 1
- Durata bitului STOP poate avea mai multe valori: 1, 1.5 sau 2 perioade de bit (1/baud rate)
- Pe lângă biţi de START şi STOP se poate folosi un bit adiţional de paritate, împreună cu datele, pentru a detecta eventuale erori de transmisie.

Datele transmise prin comunicație serială sunt codificate folosind coduri ASCII (vezi anexa 8). De exemplu, dacă se dorește trimiterea caracterului 'C', se va transmite codul ASCII pe 8 biți al caracterului, în acest caz 01000011 (43h). Dacă se folosesc 8 biți de date, 1 bit de STOP, fără bit de paritate, atunci șirul de biți care trebuie transmis pentru caracterul 'C' este de forma (START) (DATA) (STOP):

#### LSB (0 1 1 0 0 0 0 1 0 1) MSB.

Pe acest exemplu, pentru un caracter reprezentat pe 8 biţi trebuie transmişi în total 10 biţi. Astfel se poate calcula numărul de caractere care se pot trimite pe secundă. La un baud rate de 9600, rezultă 9600/10 = 960 caractere pe secundă.




Figura 3: Exemplu de transmisie serială (litera A, 8 biți de date, fără paritate)

În cazul recepției, trebuie citit (eșantionat) semnalul de pe linia serială la o rată mai mare decât rata de transmisie. Dacă s-ar citi la rata de transmisie, din cauza nesincronizării perfecte (baud rate este generat independent la sursa, respectiv destinație), există riscul unor decalaje care cauzează citirea dublă a aceluiași bit, sărirea peste un bit, ratarea bitului de start, etc. Astfel este importantă detecția mijlocului bitului de start, biții de date fiind apoi citiți aproximativ în jurul mijlocului de interval de bit, eliminând practic riscul de decalaj. Cea mai uzuală schema de supraeșantionare este folosirea unei rate de 16 ori mai mare decât baud rate. Concret, fiecare bit care vine pe serial este eșantionat (citit) de 16 ori, însă doar una dintre citiri este salvată (cea din mijloc).

Orice circuit UART conține un registru de deplasare (shift register), acesta fiind folosit în mod clasic pentru conversia datelor din forma paralelă în forma serială, și invers.

## 3. Activități practice

#### 3.1. Pmod USB-UART

**Pentru plăci de dezvoltare Basys 1 & 2** (ignorați dacă lucrați pe plăcile din laborator): Pentru comunicarea serială UART între placa de dezvoltare și calculator este necesar un modul de extensie. Citiți manualul de referință al acestui circuit <u>Pmod USB-UART</u>.

În figura următoare se prezintă modului Pmod USB-UART conectat la placa de dezvoltare FPGA pe unul dintre porturile de expansiune.




Figura 4: Pmod USB-UART conectat la placa FPGA

Folosiți un cablu de tip USB-Micro pentru conectarea modulului UART la portul USB al calculatorului, când veți ajunge la partea de testare.

**Pentru plăci de dezvoltare Basys 3 (Artix 7):** placa este dotată cu un circuit USB UART (marca FTDI) care comunică prin același cablu cu care se face programarea plăcii. Consultați manualul de referință pentru Basys 3 (secțiunea cu USB UART).

Descărcați și deschideți aplicația <u>HTERM</u> care va oferă un terminal pentru comunicare serială.

Trebuie sa definiți două porturi noi (std\_logic) la test\_env pentru comunicarea serială (liniile de transmisie și recepție) RX (in) și TX (out). Atribuiți pini pentru aceste două porturi în fișierul XDC (vezi primul laborator pentru metodologia de atribuire a unui pin nou). Folosiți manualul de referință (primul laborator) al plăcii de dezvoltare pentru a determina cei doi pini din portul de extensie unde veți lega modulul UART.

Atenție: TX din test\_env (placa de dezvoltare) trebuie să corespundă fizic cu RX de pe modulul Pmod USB-UART / FTDI iar RX din test\_env trebuie să corespundă cu pinul TX al modulului Pmod USB-UART / FTDI.

#### 3.2. FSM pentru transmisie serială

Mai întâi trebuie să descrieți în test\_env un generator pentru semnalul de baud rate, pentru o valoare de 9600 (biți pe secundă). Folosiți un numărător pentru a genera semnalul BAUD\_ENable ('0' valoare normală, este pus pe '1' la intervalul de bit, interval care se măsoară în tacți de ceas, după care se reîncepe numărarea). Atenție, durata cât stă BAUD\_ENable '1' pe este egală cu perioada de ceas.

#### Pentru generarea baud rate (Basys 3 are 100 Mhz):

- La ceas de 25 MHz, se generează '1' la fiecare 25Mhz/9600=2604 tacți.
- La ceas de 50 MHz, se generează '1', la fiecare 5208 tacți.
- La ceas de 100 MHz, se generează '1', la fiecare 10416 tacți.

Definiți o nouă entitate pentru FSM-ul de transmisie, cu porturile conform figurii următoare.




Figura 5: Entitatea cu FSM-ul de transmisie TX\_FSM

Diagrama în detaliu a TX\_FSM este prezentată în figura de mai jos. O tranziție între stări poate avea loc pe frontul crescător de ceas doar dacă BAUD\_ENable este '1'. Astfel se asigură că un bit rămâne pe linia de transmisie pentru intervalul dat de baud rate. Semnalul BIT\_CNT are o funcționalitate de numărător în interiorul FSM-ului, el reprezentând poziția bitului curent de transmis din TX\_DATA. El trebuie incrementat în starea *bit* și trebuie resetat după fiecare caracter transmis (se poate reseta în starea *idle* sau în toate stările exceptând *bit*).




Figura 6: Diagrama TX\_FSM

Descrieți în VHDL comportamentul entității TX\_FSM, din test\_env. Folosiți o descriere FSM cu 2 sau cu 3 procese (vezi anexa 7).

Pentru a testa transmisia serială de la placa de dezvoltare la calculator, conectați intrarea TX\_DATA a FSM-ului la cele 8 switch-uri ale plăcii, pe care veți alege diferite coduri ASCII.

Trebuie generat semnalul TX\_EN care să pornească transmisia. Acesta trebuie controlat de la un MPG, dar (!) nu direct, deoarece el trebuie sa rămână pe '1' până apare și BAUD\_ENable='1' (altfel nu se va ieși din starea *idle*). Se va descrie un bistabil D, pe front crescător, care are set de la MPG, și reset de la BAUD\_ENable. leșirea din acest bistabil este semnalul dorit TX\_EN. Pe semnalul RST al FSM-ului legați '0' sau un alt MPG.

Acum se va testa comunicația între placa de dezvoltare și calculator. Parametrii pentru comunicația serială sunt: 1 bit de START, 1 bit de STOP, 8 biți de date, fără bit de paritate, baud rate de 9600. Asigurați-vă că aceste setări apar în aplicația de pe calculator HTERM / hyper terminal, și alegeți corect portul serial în aplicație (COM1, 2, 3 etc). Pentru a identifica exact care port serial este cel cu placa, vizualizați în aplicație lista de porturi seriale înainte și după legarea modulului prin cablul USB la calculator.

#### 3.3. Comunicare I/O cu procesorul MIPS

Conectați TX\_FSM cu procesorul MIPS pe care I-ați implementat (puteți folosi MIPS cu ciclu unic sau versiunea pipeline, o versiune funcțională).

Trebuie să trimiteți 16 biți de date din procesorul vostru către PC. Acești biți ar trebui să reprezinte rezultatul final al programului vostru (sau unul dintre rezultate). În funcție de unde este stocat acest rezultat (în blocul de regiștrii, în memoria de date), adăugați o instrucțiune nouă la finalul programului vostru care să acceseze acea locație (implicit valoare va apărea în căile de date, și o puteți transmite).

#### Exemplu:

La terminarea programului, rezultatul este în \$7, iar PC este 0x0020. Adăugați o nouă instrucțiune la program: addi \$7, \$7, 0, la adresa 0x0021 în memoria ROM de instrucțiuni. Definiți un registru de 16 biți care este scris cu valoarea din semnalul RD1/ALURes, scrierea fiind validată de valoarea lui PC (egală cu adresa instrucțiunii adăugate, atenție dacă testați PC+1...).

Definiți și descrieți în VHDL metodologia de transfer a celor 4 caractere conținute în registru (pe calculator trebuie să apară codificarea alfa numerică, la fel ca pe SSD). Folosiți un decodificator/ROM pentru a genera reprezentarea ASCII (8 biți) pentru o cifra hexa (4 biți). Trebuie să implementați un mecanism de baleiere a celor 4 cifre din registru, una câte una, si fiecare cifră trebuie transmisă prin intermediul TX\_FSM. Indiciu: amintiți-vă de mecanismul de baleiere a cifrelor la SSD (sau implementați la registrul de 16 biți un mecanism de deplasare cu 4 poziții), și folosiți TX\_RDY pentru a trece la următoarea cifră (TX\_RDY arată că TX\_FSM este în *idle*, deci poate începe o nouă transmisie).

#### 4. References

- XST User Guide
- Digilent Basys Board Reference Manual
- Digilent Basys 2 Board Reference Manual
- Digilent Basys 3 Board Reference Manual
- Digilent Pmod USB-UART Reference Manual
- http://www.asciitable.com/
- http://www.der-hammer.info/terminal/

# Appendix 7 - Finite State Machine Implementations (XST User Guide)




Figura 7: Finite State Machine Example (XST User Guide)

IO Pins	Description							
clk	Positive Edge Clock							
Rst	Asynchronous Reset (Active High)							
X, Y	FSM Inputs							
01, 02, 03	FSM Outputs							

Table 1: FSM Pin Descriptions

Descrierea acestui FSM în formate recunoscute de Vivado se face pe paginile următoare.

#### FSM with One Process VHDL Coding Example

```
entity fsm 1 is
       port (
              clk, rst, x, y : IN std_logic;
              o1, o2, o3 : OUT std logic
end entity;
architecture beh1 of fsm 1 is
       type state type is (s1, s2, s3, s4, s5);
       signal state : state_type;
begin
       process (clk, rst, x, y)
       begin
              if (rst ='1') then
                     state <=s1;
                     o1<='0': o2<='0': o3<='0':
              elsif (clk='1' and clk'event) then
                     case state is
                             when s1 => state <= s2;
                                           o1<='1'; o2<='0'; o3<='0';
                             when s2 =  if x = '1' then
                                                   state \leq s3;
                                                   o1<='1'; o2<='1'; o3<='0';
                                           else
                                                   state <= s4;
                                                   o1<='0': o2<='0': o3<='1':
                                           end if;
                             when s3 \Rightarrow state \leq s4;
                                           o1<='0'; o2<='0'; o3<='1';
                             when s4 \Rightarrow state \leq s5;
                                           o1<='1'; o2<='0'; o3<='1';
                             when s5 =  if y = '1' then
                                                   state <= s1;
                                                   01<='0': 02<='0': 03<='0':
                                           else
                                                   state \leq s5;
                                                   o1<='1'; o2<='0'; o3<='1';
                                           end if;
                      end case;
              end if:
       end process;
end beh1;
```

#### FSM with Two Processes VHDL Coding Example

```
entity fsm 2 is
       port (
              clk, rst, x, y : IN std_logic;
              01, 02, 03
                            : OUT std_logic
end entity;
architecture beh1 of fsm 2 is
       type state_type is (s1, s2, s3, s4, s5);
       signal state : state type;
begin
       process1: process (clk, rst, x, y)
       begin
              if (rst ='1') then
                      state <=s1;
              elsif (clk='1' and clk'event) then
                      case state is
                             when s1 =>
                                            state <= s2;
                             when s2 =>
                                            if x = '1' then
                                                   state \leq s3;
                                            else
                                                   state <= s4;
                                            end if:
                             when s3 =>
                                            state <= s4;
                             when s4 =>
                                            state <= s5;
                                            if y = '1' then
                             when s5 =>
                                                   state <= s1;
                                            else
                                                    state <= s5;
                                            end if;
                      end case;
              end if:
       end process process1;
       process2: process (state)
       begin
              case state is
                      when s1 => o1<='0'; o2<='0'; o3<='0';
                      when s2 => o1<='1'; o2<='0'; o3<='0';
                      when s3 => o1<='1'; o2<='1'; o3<='0';
                      when s4 => o1 <= '1'; o2 <= '0'; o3 <= '0';
                      when s5 \Rightarrow o1 = '1'; o2 = '0'; o3 = '1';
              end case;
       end process process2;
end beh1;
```

#### FSM With Three Processes VHDL Coding Example

```
entity fsm_3 is
       port (
             clk, rst, x, y : IN std_logic;
                          : OUT std_logic
             01, 02, 03
end entity;
architecture beh1 of fsm 3 is
      type state_type is (s1, s2, s3, s4, s5);
       signal state, next state
                                : state type;
begin
       process1: process (clk, rst)
       begin
             if (reset ='1') then
                    state <=s1;
             elsif (clk='1' and clk'event) then
                    state <= next state;
             end if;
      end process process1;
       process2: process (state, x, y)
       begin
             case state is
                    when s1 => next_state <= s2;
                    when s2 = if x = '1' then
                                         next state <= s3;
                                  else
                                         next state <= s4;
                                  end if;
                    when s3 => next state <= s4;
                    when s4 => next state <= s5;
                    when s5 =  if y = '1' then
                                         next state <= s1;
                                  else
                                         next state <= s5;
                                  end if;
             end case:
      end process process2;
       process3: process (state)
       begin
             case state is
```

```
when s1 \Rightarrow o1 \le 0'; o2 \le 0'; o3 \le 0'; when s2 \Rightarrow o1 \le 1'; o2 \le 0'; o3 \le 0'; when s3 \Rightarrow o1 \le 1'; o2 \le 1'; o3 \le 0'; when s4 \Rightarrow o1 \le 1'; o2 \le 0'; o3 \le 0'; when s5 \Rightarrow o1 \le 1'; o2 \le 0'; o3 \le 1'; end case; end process process3; end beh1;
```

## Appendix 8 - ASCII Codes Table (<a href="http://www.asciitable.com/">http://www.asciitable.com/</a>)

Dec	H	Oct	Cha	r	Dec	Нх	Oct	Html	Chr	Dec	Нх	Oct	Html	Chr	Dec	Нх	Oct	Html C	<u>hr</u>
0	0	000	NUL	(null)	32	20	040	@#32;	Space	64	40	100	a#64;	0	96	60	140	`	8
1	1	001	SOH	(start of heading)	33	21	041	!	1	65	41	101	A	A	97	61	141	<u>@</u> #97;	a
2	2	002	STX	(start of text)	34	22	042	a#34;	rr .	66	42	102	a#66;	В	98	62	142	b	b
3	3	003	ETX	(end of text)	35	23	043	@#35;	#	67	43	103	a#67;	С				c	C
4				(end of transmission)	36	24	044	<b>\$</b>	ş	68			D					d	
5				(enquiry)	37			a#37;		69			a#69;			_		e	
6	6	006	ACK	(acknowledge)	38			<b>&amp;</b>		70			a#70;					f	
7				(bell)	39			<b>'</b>		71			G			-		a#103;	
8	8	010	BS	(backspace)	40			a#40;	(	72			@#72;			-		a#104;	
9			TAB	(horizontal tab)	41			a#41;	)	73			<b>%#73</b> ;					i	
10		012		(NL line feed, new line)				6# <b>4</b> 2;					a#74;					j	
11	_	013		(vertical tab)				a#43;					a#75;					k	
12	_	014		(NP form feed, new page)				@#44;					a#76;					l	
13	_	015		(carriage return)				a#45;	5 %				a#77;					m	
14	_	016		(shift out)				a#46;	+ 0		_		a#78;					n	
15		017		(shift in)	47			a#47;		79			a#79;					o	
			DLE	(data link escape)				a#48;					6#80;					p	_
			DC1		49	-		a#49;					Q		1	. –		q	
			DC2	(device control 2)				a#50;		82			6#82;			. –		r	
				(device control 3)				3					4#83;					s	
				(device control 4)	52			4					a#84;					t	
				(negative acknowledge)				5					a#85;		1			u	
				(synchronous idle)				a#54;					a#86;					v	
				(end of trans. block)				a#55;					a#87;					w	
				(cancel)				<b>8</b>		88			6#88;					x	
		031		(end of medium)	57			a#57;		89			a#89;					y	
		032		(substitute)	58			a#58;					a#90;					z	
		033		(escape)	59			6#59;		91			a#91;	-				{	
		034		(file separator)	60			4#60;		92			a#92;					<b>4</b> ;	
		035		(group separator)	61			=		93			6#93;	-				}	
		036		(record separator)				>					a#94;					a#126;	
31	1F	037	US	(unit separator)	63	ЗF	077	<b>?</b>	?	95	5F	137	a#95;	_	127	7F	177		DEL

Source: www.LookupTables.com