گزارش پروژه پردازنده ARM آزمایشگاه معماری کامپیوتر

مهیار کریمی (۸۱۰۱۹۷۶۹۰)

دانشور امراللهی (۸۱۰۱۹۷۶۸۵)

بخش اول: پیادهسازی پردازنده پایه ARM

در این بخش، پیادهسازی عملکرد اولیه ARM با کمک ماژول hazard detection برای رفع مخاطرههای دادهای انجام شده است. ماجولهای پایه این بخش بهصورت زیر هستند:


- ۱. رجیستر با پایه reset و load
- مالتی پلکسر با یک (و دو) پایه select
- ۳. ماژول حافظه با پایههای read, write؛ در فازهای بعدی، برای حافظه داده از SRAM استفاده می شود.

سایر ماژولهای استفاده شده بهدلیل طراحی خاص آنها برای همین پردازنده، بهطور خاص با توجه به طراحی همین پردازنده پیادهسازی شده اند.


ماژول IF

در این ماژول دستورات از حافظه دستور خوانده می شوند و برای decode به ماژول ID فرستاده می شوند. همچنین مقدار رجیستر PC نیز با توجه به آخرین دستور خوانده شده (branch بودن یا نبودن آن) یکی از دو مقدار PC + 4 یا مقداری که از branch مشخص شده است را خواهد داشت.


در شکل زیر block diagram مربوط به این بخش را مشاهده می کنید (این تصویر پس از کامپایل شدن طراحی در quartus بهدست آمدهاست.)



در شکل زیر حرکت موجگونه PC در مرحلههای پایپلاین قابل مشاهده است:



شکل زیر وضعیت پردازنده را در حالتی که فقط ماژول ۱۲ تکمیل شده است نشان میدهد:



در این مرحله مشکلی به وجود نخواهد آمد و عملکرد پایپلاین صحیح است.

ماژول ID

این ماژول وظیفه دارد که دستور بدست آمده از مرحله IF را بررسی کند و سیگنالهای کنتر لی متناظر آن را تولید کند. همچنین مقادیر رجیسترهای مورد نیاز و رجیستر مقصد (در مرحله WB) نیز در این بخش تعیین می شود.

طبق توضیحات ارائه شده، دستورها در پردازنده ARM به سه دسته قابل تقسیم هستند:


- دسته محاسباتی (arithmetic)
 - دسته حافظه (memory)
 - دسته branch

با توجه به دستهبندی بالا، بدنه اصلی واحد کنترل بهصورت زیر طراحی شده است:


همچنین، در صورتی که شرط اجرای دستور برقرار نباشد، بهجای همه سیگنالهای کنترلی، مقدار ثابت صفر می گیرد؛ به این ترتیب، اجرای دستور NOP شبیهسازی می شود.

با توجه به اینکه ماژول hazard برای عملکرد صحیح به پیادهسازی کامل هر دو بخش ID و EXE نیازمند است، برای شبیهسازی عملکرد صحیح این فاز میتوانیم فرض کنیم که هیچگاه hazard رخ نمیدهد؛ با توجه به اینکه پردازنده در این مرحله عملی انجام نمیدهد و تنها دستورهای متناظر اجرای هر دستور را تولید میکند، انجام این کار مشکلی در عملکرد پردازنده در این مرحله بهوجود نمیآورد.

شکل زیر block diagram ماژول ID در این مرحله را نشان میدهد:



شکل زیر نیز وضعیت پردازنده پس از پیادهسازی تقریبا کامل مرحله ID نشان میدهد:




ماژول EXE


عناصر اصلی این ماژول، ALU و Val-2 Generator هستند؛ پیادهسازی ماژول ALU پیشتر و در پردازنده MIPS نیز انجام شده است بنابراین اینجا از توضیح نحوه پیادهسازی این ماژول صرفنظر شده است.

ماژول Val-2 Generator برای پیادهسازی منطق انتخاب ورودی دوم ماژول ALU میباشد. همچنین مقدار بیتهای رجیستر state نیز توسط ALU تعیین می شود.

شکل زیر block diagram ماژول EXE میباشد:




شکل زبر نیز پردازنده را در حالتی که سه بخش ID, IF, EXE پیادهسازی شدهاند نشان میدهد:



ماژول MEM

این ماژول عملکرد سادهای دارد و تنها عنصر آن، عنصر حافظه است؛ در ادامه عنصر حافظه در این بخش با عنصر SRAM و سپس SRAM بههمراه cache جایگزین خواهد شد.

شكل زير block diagram عنصر حافظه اين مرحله را نشان ميدهد:



ماژول WB


این ماژول عملا یک مالتی پلکسراست که مقدار نهایی برای نوشتن در رجیستر فایل را مشخص میکند.

آزمون درستی

پس از تکمیل پیادهسازی پایه ARM، شکل مسیر داده بهصورت زیر خواهد بود:



پس از شبیهسازی پردازنده در این مرحله، وضعیت نهایی رجیسترها به صورت زیر است:



در این مرحله، دوره تناوب clock برابر 200 نانو ثانیه است؛ همچنین، شروع clock از زمان 200 خواهد بود؛ پس تعداد clock-cycle ها طبق رابطه زبر بهدست می آید:

$$(56500 - 200) \div 200 = 281.5$$

نرمافزار Quartus تعداد logic element را پس از سنتز صفر نشان میداد. برای رفع این مشکل، یک خروجی فرضی به طول ۴۵۰ بیت تعریف کردیم و تمام خروجیهای moduleها را در آن concat کردیم. برای سنتز بخشهای بعدی هم از همین ایده استفاده کردیم تا نتایج قابل مقایسه باشند.


□	pilation Report - ARM
Flow Summary	
Flow Status	Successful - Sat Jun 26 21:10:17 2021
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	ARM
Top-level Entity Name	ARM
Family	Cyclone IV GX
Total logic elements	90 / 149,760 (< 1 %)
Total combinational functions	30 / 149,760 (< 1 %)
Dedicated logic registers	90 / 149,760 (< 1 %)
Total registers	90
Total pins	453 / 508 (89 %)
Total virtual pins	0
Total memory bits	0 / 6,635,520 (0 %)
Embedded Multiplier 9-bit elements	0 / 720 (0 %)
Total GXB Receiver Channel PCS	0/8(0%)
Total GXB Receiver Channel PMA	0/8(0%)
Total GXB Transmitter Channel PCS	0/8(0%)

حاصل سنتز ARM بدون فرواردينگ


بخش Forwarding:

```
always@(*) begin
    sel src1 = 2'b0;
    sel src2 = 2'b0;
    ignore hazard = 1'b0;
    if (en forwarding && WB wb en) begin
        if (WB_dst == src1 in) begin
            sel src1 = `FORW SEL FROM WB;
            ignore_hazard = 1'b1;
        end
        if (WB dst == src2 in) begin
            sel src2 = `FORW SEL FROM WB;
            ignore hazard = 1'b1;
        end
    end
    if (en forwarding && MEM wb en) begin
        if (MEM dst == src1 in) begin
            sel src1 = `FORW SEL FROM MEM;
            ignore hazard = 1'b1;
        end
        if (MEM_dst == src2_in) begin
            sel src2 = `FORW SEL FROM MEM;
            ignore hazard = 1'b1;
        end
    end
end
```

در صورتی که رجیستر مقصد نوشتن دستورهایی که در مرحله MEM یا WB هستند قصد نوشتن در رجیستر فایل را داشته باشند، عمل فورواردینگ انجام میگیرد تا داده مناسب که هنوز در رجیستر فایل ذخیره نشده، پاس داده شود (سیگنال select مولتیپلکسرهایی متناظر به مقدار مناسب تنظیم می شود).



در این مرحله، دوره تناوب clock برابر 20 نانو ثانیه است؛ همچنین، شروع clock از زمان 200 خواهد بود؛ پس تعداد clock-cycle ها طبق رابطه زبر بهدست می آید:



بخش SRAM:

```
always @(*) begin
    case (ps)
        IDLE: begin
            if (read en)
                ns = READ WAIT;
            else if (write en)
                ns = WRITE WAIT;
            else
                ns = IDLE;
        end
        READ WAIT: begin
            if (cnt != `SRAM CNT)
                ns = READ WAIT;
            else
                ns = IDLE;
        end
        WRITE WAIT: begin
            if (cnt != `SRAM CNT)
                     ns = WRITE WAIT;
                else
                     ns = IDLE;
        end
    endcase
end
```

واحد SRAM به طور دیفالت در استیت IDLE قرار دارد. با مشاهده سیگنال read_en و یک کلاک، وارد استیت IDLE قرار دارد. با مشاهده میشود و به تعداد ۴ کلاک صبر می کند تا داده خوانده شود. این ۴ کلاک توسط یک counter کمکی شمرده می شود. همچنین با مشاهده سیگنال write_en و یک کلاک، وارد استیت WRITE_WAIT می شود و مشابه حالت READ_WAIT به تعداد ۴ کلاک صبر می کند تا داده نوشته شود.

```
always @(ps) begin
    cnt enable = 1'b0;
    case (ps)
        IDLE: begin end
        READ WAIT: cnt enable = 1'b1;
        WRITE WAIT: cnt enable = 1'b1;
    endcase
assign ready = ~(read en || write en) ? 1'b1 : (cnt == `SRAM CNT);
always @(posedge clk, posedge rst) begin
    if (rst)
        cnt <= 3'b0;
    else if (cnt enable) begin
        if (cnt == `SRAM CNT + 1)
            cnt <= 3'b0;
        else
            cnt <= cnt + 1;
    end
end
```


در حالاتی که در استیتهای READ_WAIT و WRITE_WAIT هستیم منتظر انجام عملیات خواندن/نوشتن هستیم. بنابراین از counterمان میخواهیم که با هر کلاک ۱ واحد بشمارد. هرگاه مقدار counter به ۴ برسد، سیگنال ready یک می شود. همچنین در حالاتی که عمل خواندن و نوشتن نداشته باشیم هم ready یک می شود.


≪ 1 •	Msgs					
	ատախոստու	փոռուսուփու	wwwhwwww	րոռուսուսաիսուսուու	րոռուուտարուսուու	hooon
⊑ - ∳ data 00000000		00000)000))000000000)000000)0000000)00	0000 (000000 (000000)0000000000
[0] 1024 	1024 4)-2147483648		
-1073741 	824 3 1 ¥2),4)-1073741824)41		
1 1 1 1 1 1 1 1 1 1	1028 (10)32	10	, t1	8192	
<u>+</u> -4 [6] 10	-1073741824 (41	<u>/41</u>	8192)-123	(10
	-123 -2147483648					
[9] -11 +- [10] -1073741	-11 -1073741824					
[11] 8192 12 12	8192 12					
1 3 1 3 1 3 1 3	13					
<u>i</u> -→ [15] 15	14 15					
pc_reg_out 188 sram_ready St1))))))))))))))))	B)))))))))))]]]	176 180 184	188 (192	

سيگنال sram_ready در حالاتی که دستور load و store دارم را در شکل بالا مشاهده میکنید.

در این مرحله، دوره تناوب clock برابر 20 نانو ثانیه است؛ همچنین، شروع clock از زمان 200 خواهد بود؛ پس تعداد clock-cycle ها طبق رابطه زبر بهدست می آید:

$(9690 - 200) \div 20 = 474.5$





بخش CACHE:


شکل زیر بخشی از کد مربوط به بخش cache را نشان می دهد که در آن انتخاب خروجی و همچنین تشخیص بیت hit پیادهسازی شده است. همچنین، عمل invalidate کردن آرایه valid در هنگام نوشتن در حافظه اصلی در این شکل نشان داده شده است.

```
wire set 0 hit, set 1 hit;
assign set 0 hit = (tag 0[row] == tag) & valid 0[row];
assign set 1 hit = (tag 1[row] == tag) & valid 1[row];
mux2to1 #(.WORD LEN(`REGISTER LEN)) read data mux(
    .a(data 0[col][row]),
    .b(data 1[col][row]),
    .sel a(set 0 hit),
    .sel_b(set_1_hit),
    .out(read data)
);
assign hit = set 0 hit | set 1 hit;
always @(posedge clk)
if (cache read en & hit)
    lru[row] <= set 0 hit ? 1'b0: 1'b1;</pre>
always @(posedge clk) begin
    if (invalidate & hit) begin
        if (set 0 hit) begin
            valid 0[row] <= 1'b0;</pre>
             lru[row] <= 1'b1;</pre>
        end
        else if (set 1 hit) begin
             valid 1[row] <= 1'b0;</pre>
             lru[row] <= 1'b0;</pre>
        end
    end
end
```

در شکل زیر، پیادهسازی نوشتن در cache آمده است؛ طبق توضیحات صورت پروژه، نوشتن در حافظه cache با سیاست LRU انجام می شود. با توجه به مقداری که در سطر مورد نظر آدرس در Iru نوشته شده است، نوشتن در O_data یا 1_data انجام می شود. جزئیات این کار در زیر آمده است:

```
always @(posedge clk) begin
    if (cache write en) begin
         if (~lru[row]) begin
             data 1[1][row] <= write data[63 : 32];</pre>
             data 1[0][row] <= write data[31 : 0];</pre>
             tag 1[row] <= tag;
             valid 1[row] <= 1'b1;</pre>
         end
         else if (lru[row]) begin
             data 0[1][row] <= write data[63 : 32];</pre>
             data 0[0][row] <= write data[31 : 0];</pre>
             tag 0[row] <= tag;
             valid 0[row] <= 1'b1;</pre>
         end
    end
end
```

شكل زير block diagram ماژول حافظه پس از اضافه شدن cache controller است.



برای ساده شدن عمل wiring در ماژول MEM_Stage، واحد cache_controller میباشد. همچنین واحد rache_controller میباشد. همچنین واحد ram_controller میباشد.

```
Compilation Report - ARM
                                                                      ×
Flow Summary
                                     Successful - Sat Jun 26 20:50:36 2021
Flow Status
Quartus II 64-Bit Version
                                     13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name
Top-level Entity Name
                                     ARM
                                     Cyclone IV GX
Family
Total logic elements
                                     95
                                     35
  Total combinational functions
  Dedicated logic registers
                                     94
Total registers
                                     94
Total pins
                                     454
Total virtual pins
                                     0
Total memory bits
Embedded Multiplier 9-bit elements
                                     0
Total GXB Receiver Channel PCS
                                     0
Total GXB Receiver Channel PMA
                                     0
Total GXB Transmitter Channel PCS
```

همانطور که انتظار میرفت، تعداد logic elementها در مقایسه با حالت قبلی که cache نداشت، بیشتر شد.

در این مرحله، دوره تناوب clock برابر 20 نانو ثانیه است؛ همچنین، شروع clock از زمان 200 خواهد بود؛ پس تعداد clock-cycle ها طبق رابطه زبر بهدست می آید:

$$(7410 - 200) \div 20 = 360.5$$

محاسبه CPI:

در کد testbench، تکه کد زیر را برای شمردن تعداد دستورهای اجرا شده اضافه میکنیم:

```
reg [31:0] instr_cnt;
initial instr_cnt = 0;
always @(ARM.IF_Stage.pc_reg_out)
   instr_cnt = instr_cnt + 1;
```

پس از اجرای تست به کمک این کد، مقدار instr_cnt پس از پایان آخرین دستور موثر، مقدار 183 را نشان میدهد؛ میدانیم این عدد در همه فازها ثابت است زیرا منطق عملکرد پردازنده تغییری نمیکند و تنها سرعت آن با روشهای متفاوت تغییر یافته است. به این ترتیب در رابطه محاسبه CPl داریم:

$$clocks = 183$$

از رابطه زیر نیز برای محاسبه CPI استفاده می شود:

$$CPI = Clocks \text{ per Instruction} = \frac{clocks}{instruction}$$

بخش پردازنده پایه:

$$CPI = \frac{281.5}{183} = 1.53$$

بخش پردازنده با forwarding:

$$CPI = \frac{193.5}{183} = 1.05$$

بخش پردازنده با sram:

$$CPI = \frac{474.5}{183} = 2.59$$

بخش پردازنده با cache:

$$CPI = \frac{360.5}{183} = 1.96$$

محاسبه speed-up پردازنده با cache پردازنده با speed-up

speed-up =
$$\frac{2.59}{1.96}$$
 = 1.32

محاسبه speed-up پردازنده با حالت speed-up به نسبت حالت پایه:

speed-up =
$$\frac{1.53}{1.05}$$
 = 1.45