



دانشگاه تهران دانشکده مهندسی برق و کامپیوتر

طراحی کامپیوتری سیستمهای دیجیتال بهار ۱۴۰۰

CA1: Review on logic design and introduction to FPGA bit-stream generation

در این تمرین با مفاهیم طراحی مدارهای منطقی قابل برنامهنویسی آشنا میشوید. این تمرین ۳ فا ز دارد:

روی بهایی بر روی و Verilog و ۳) پیادهسازی طراحی نهایی بر روی و ترتیبی (۲ مدلسازی مدار ترکیبی) و ترتیبی بر روی بخشهای قابل برنامهنویسی FPGA

فاز سوم


توضيحات يروژه

تا به اینجای کار، در فاز دوم تمرین، شما یک ماژول ضرب کننده ی 4x4bit را با استفاده از Verilog به صورت gate-level پیادهسازی کردهاید. در این فاز شما باید این ضرب کننده را بر روی سلولهای منطقی قابل برنامه-ریزی می پیاده سنتز کنید. سلولهای منطقی در شکل ۱ نشان داده شدهاند.

Combinational \

Sequential ^r

Programmable Logic Cells *



سلولهای منطقی قابل برنامهریزی مربوط به ماژول منطقی Actel

در طراحی ضرب کننده ی 4x4bit برای طراحی مسیرداده و کنترلر(FSM) شما تنها مجاز به استفاده از سلولهای در طراحی ضرب کننده ی 4x4bit برای طراحی شده، شما باید S1 ،C2 ،C1 و S2 هستید. علاوه بر این، به منظور درستی سنجی عملکرد ضرب کننده ی طراحی شده، شما باید تمامی ترکیبات ممکن برای دو ورودی ۴بیتی (۲۵۶ حالت) را در نظر بگیرید. برای این کار می توانید از دو حلقه ی تو در تو برای مقداردهی به این دو ورودی استفاده کنید، سپس خروجیهای ایجاد شده را با خروجیهای مورد انتظار مقایسه کنید.

چنانچه عملکرد ضرب کننده ی طراحی شده صحیح باشد (تمامی خروجیها با خروجیهای مورد انتظار مطابقت داشته باشد)، نمره کامل به شما تعلق خواهد گرفت. با این حال، در این فاز، برای گروههایی که مدار را از نظر مساحت بهینه کنند، نمره امتیازی درنظر گرفته خواهد شد. برای بدست آوردن مساحت کل کافی است مساحت تمام ماژولها را با یکدیگر جمع کنید. مساحت هر ماژول در جدول زیر نشان داده شده است. برای بهینه کردن طرح، تا حد امکان باید از ماژولها بیشترین استفاده را بکنید، بنابراین سعی کنید با توجه به معماری ماژولها، به طور کارآمدی از این ماژولها استفاده کنید.

.

Module	C1	C2	S1	S2
Area	7	8	15	15

نمره امتیازی ۵ گروه برتر براساس جدول زیر محاسبه میشود.

Rank	1	2	3	4	5
Bonous	+15%	+8%	+4%	+2%	+1%

مواردی که باید تحویل دهید:

- ۱- کد ضربکنندهی 4x4bit به زبان Verilog(براساس ماژولهای داده شده)
 - ۲- مساحت محاسبه شدهی طرح
- ۳- یک testbench که تمامی ترکیبات ممکن ورودی را به ماژول ضرب کننده اعمال کند و خروجی بدست آمده را با خروجی حقیقی مقایسه کند.

نكات:

- با توجه به اینکه ورودی بعد از پالس start تغییر می کند، شما باید ورودی را به صورت محلی رجیستر کنید تا از تغییرات احتمالی در ورودی در حین عملیات ضرب جلوگیری کنید.
 - انجام این تمرین می تواند به صورت گروهی صورت گیرد (حداکثر دو نفر)