ET3220 ĐIỆN TỬ SỐ

(Digital Logic Design/Digital Electronics)

Phiên bản (Version): 2019.0.0

1. THÔNG TIN CHUNG (General Information)

Tên học phần: Điện tử số

(Course name) (Digital Logic Design)

Mã số học phần: ET3220

(Course ID)

Khối lượng: 3(3-0-1-6)

(Course units) - Lý thuyết (Lecture): 45 tiết (hours)

- Bài tập/BTL (Homework/Team project): 0 tiết

- Thí nghiệm (Laboratory): 15 tiết/6 buổi (5 bài)

Học phần tiên quyết: (None)

(Requisite course)

Học phần học trước: - ET2040 Cấu kiện điện tử (*Electronic Devices*)

(Required course)

Học phần song hành: Không (Parallel course) (None)

2. MÔ TẢ HỌC PHẦN (Course Description)

Môn học này sẽ trang bị cho sinh viên năm thứ 3 ngành kỹ thuật các kiến thức cơ bản về điện tử số và thiết kế mạch số ở mức cổng. Cụ thể là sinh viên hiểu về đại số Boolean ứng dụng trong điện tử số, các hệ cơ số đếm, cách biểu diễn và các phép toán cơ bản bởi mạch số, mô tả mạch điện tử số và tìm lời giải, cấu trúc mạch logic tổ hợp của các mạch chức năng cơ bản và nâng cao, hiểu về các mạch dãy để thiết kế và phân tích chức năng của mạch dãy.

(This course is to provide students with basic knowledge of digital logic and its design at logic gate).

electronic circuits, including small signal amplifiers, power amplifiers, operational amplifiers, DC power supplies with linear regulators, and various practically-applied circuits.)

Môn học cũng cung cấp cho sinh viên kỹ năng thực hành và thái độ cần thiết khi làm thực nghiệm, giới thiệu các bước thiết kế và thực hiện mạch điện tử số trên bo mạch cũng như trên phần mềm CAD, và phát triển kỹ năng làm việc nhóm và báo cáo.

(The course also provides students with practical skills and necessary attitudes in order to conduct experiments, introduces to electronic circuit design and implementation processes, and develops teamwork skills)

3. MỤC TIÊU VÀ CHUẨN ĐẦU RA CỦA HỌC PHẦN (Course Objectives and Outcomes)

Sinh viên hoàn thành học phần này có khả năng:

(Upon completion of the course, students will be able to:)

Mục tiêu/ CĐR (Objectives/ Outcomes)	Mô tả mục tiêu/Chuẩn đầu ra của học phần (Description of Objectives/Outcomes)	CĐR được phân bổ cho HP/ Mức độ ITU (Outcomes mapping/ ITU level)
[1]	[2]	[3]

Mục tiêu/ CĐR (Objectives/ Outcomes)	Mô tả mục tiêu/Chuẩn đầu ra của học phần (Description of Objectives/Outcomes)	CĐR được phân bổ cho HP/ Mức độ ITU (Outcomes mapping/ ITU level)
M1	Nhận biết được mạch điện số, các hệ cơ số đếm, các cổng logic cơ bản, đại số Boolean biểu diễn cho hàm logic	1.1.2 (T)
	(Identify digital logic, number systems, basic logic gates Boolean algebra and logic function)	
M2	Hiểu về mạch tổ hợp, tối thiểu hóa cho hàm logic	1.1.2 (U), 1.1.7
	(Understand logic circuit, logic simplification)	(U), 1.2.2 (T)
M2.1	Nhận diện hàm logic, cách tối thiểu hóa cơ bản cho hàm logic và vẽ mạch logic diễn tả cho hàm logic.	1.1.2 (U), 1.1.7 (U)
	(Identify logic function, know how to simplify logic function and plot logic circuits)	
	Hiểu các công nghệ thực hiện IC số và cấu trúc các loại IC số thông dụng.	
	(Understand IC technology, and the structure of logic IC)	
	Hiểu chức năng và hoạt động của các khối mạch tổ hợp.	
	(Understand building blocks of combinational circuits)	
M2.2	Phân tích mạch logic, đưa về dạng biểu thức logic và biểu diễn mạch logic ở các dạng cơ bản khác nhau. (Know how to analyze of a logic circuits, present in various standard format)	1.1.2(U), 1.2.2 (T)
M2.3	Phân tích và thiết kế được các mạch chức năng tổ hợp. (Analyze and design building blocks of combinational circuits)	1.1.2(U), 1.2.2 (T)
M3	Phân tích và thiết kế mạch mạch dãy đồng bộ và không đồng bộ (Analyze and design synchronous and asynchronous sequential circuits)	1.2.2(T), 2.1.1(T), 2.1.2(T)
M3.1	Hiểu cấu tạo và hoạt động của các phần tử nhớ. Hiểu các khối mạch dãy đồng bộ và không đồng bộ có chức năng cơ bản	1.2.2 (T)
	(Understand memory elements, synchronous and asynchronous sequential circuits)	
M3.2	Phân tích và thiết kế các mạch dãy đồng bộ và không đồng bộ theo yêu cầu.	1.2.2 (T), 2.1.1(T), 2.1.2(T)
	(Analyze and design synchronous and asynchronous sequential circuits with a specific function)	
	Các vấn đề mã hóa trạng thái và tối thiểu hóa trạng thái, hazard.	
7.7.4	(State encoding and state minimization, hazard)	
M4	Phân tích chức năng làm việc của mạch dãy	2.1.1(T), 2.1.2(T)
N A A 1	(Analyze the function of a sequential circuit)	2.1.1(T) 2.1.2(T)
M4.1	Nhận dạng được loại mô hình. (Identify the model of sequential circuit)	2.1.1(T), 2.1.2(T)
	(racingy me model of sequential circuit)	

Mục tiêu/ CĐR (Objectives/ Outcomes)	Mô tả mục tiêu/Chuẩn đầu ra của học phần (Description of Objectives/Outcomes)	CĐR được phân bổ cho HP/ Mức độ ITU (Outcomes mapping/ ITU level)
	Hiểu các bước phân tích chức năng mạch dãy. (Understand steps to analyze a sequential circuits)	
M4.2	M4.2 Thực hiện các bước phân tích mạch dãy. (Analyze a sequential circuits: step-by-step)	
M5	Mô tả thiết kế và thực hiện mạch logic trên máy tính, sử dụng ngôn ngữ mô tả phần cứng (Describe a design of logic circuits on computer-CAD, understand HDL)	1.2.3 (I), 2.1.1(T), 2.1.2(T)
M6	Thực hành trên bo mạch và dùng CAD trong thiết kế mạch điện tử số trên bo mạch thí nghiệm (Practices on the circuit board and CAD to implement on programmable board)	2.5, 3.1, 3.2 (U)

4. TÀI LIỆU HỌC TẬP (Textbooks and References)

Giáo trình (Textbooks)

[1] Jr. Charles H. Roth, Larry L Kinney, *Fundamentals of Logic Design*, 7th edition, Cengage Learning, 2013.

Sách tham khảo (References)

- [1] Stephen Brown, Zvonko Vranesic, Fundamentals of Digital Logic with Verilog Design, 3rd edition, McGraw-Hill Education, 2013.
- [2] M. Morris R. Mano, Michael D. Ciletti , *Digital Design: With an Introduction to the Verilog HDL*, *VHDL*, *and SystemVerilog*, 6th edition, Pearson, 2017.

5. CÁCH ĐÁNH GIÁ HỌC PHẦN (Course Evaluation)

Điểm thành phần (Grading)	Phương pháp đánh giá cụ thể (Evaluation methods)	Mô tả (Description)	CĐR được đánh giá (Evaluated outcomes)	Tỷ trọng (Weights)
[1]	[2]	[3]	[4]	[5]
A1. Điểm quá trình (*) (Progress grading) A2. Điểm cuối kỳ (Final-Exam grading)	A1.1. Bài thi giữa kỳ (Mid-term exam) Bài thi cuối kỳ (Final examination) (50 → 80%)	Thi viết (Written examination) Thi viết (Written examination)	M1÷M2 M1÷M4	70%
A3. Điểm bài thí nghiệm (Lab grading)	Hoàn thành các bài thí nghiệm Completion of Lab experiments and report	Thí nghiệm trên lab và báo cáo (Lab experiments and report)	M2, M5, M6	Passed/ Not- passed

- * Điểm quá trình sẽ được điều chỉnh bằng cách cộng thêm điểm chuyên cần. Điểm chuyên cần có giá trị từ -2 đến +1, theo Quy chế Đào tạo đại học hệ chính quy của Trường ĐH Bách khoa Hà Nội.
- (* Progress grades can be adjusted by adding class-attendance point in the range of -2 to +1, according to the Regulations of Undergraduate Education of Hanoi University of Science and Technology.)

6. KÉ HOẠCH GIẢNG DẠY (Teaching Plan)

6.1. Kế hoạch giảng dạy về lý thuyết và bài tập (Lecture/homework teaching plan):

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
1	Chương 1. Cơ bản điện tử số (Introduction to basic digital logic) 1.1. Hệ thống số và tương tự. (Introduction to analog electronic circuits and their applications) 1.2. Các hệ cơ số đếm và biểu diễn. (Number systems and position representation) 1.3. Các mã nhị phân. (binary codes) 1.4. Các cổng logic cơ bản (AND, OR, NOT, NOR, NAND, XOR, XNOR). (Basic logic gates) 1.5. Đại số Boolean và hàm logic. (Boolean algebra and logic function) 1.6. Định lý mở rộng Shannon.	M1, M2, M6,	Giảng bài (Lecture)	A1, A2, A3
2	(Extended Shannon's theorem) Chương 2: Hệ logic tổ hợp (Combinational logic) 2.1.Định nghĩa mạch tổ hợp. (Definition of logic function) 2.1.1 Biểu diễn hàm logic: Bảng chân lý. (Representation of logic function: truth table) 2.1.2 Mạch hai mức AND-OR và OR-AND. (Two-level circuits: AND-OR và OR-AND) 2.2.Tối thiểu hoá các hàm logic. (Minimization of logic function) 2.2.1.Tối thiểu bằng bìa Karnaugh. (Karnaugh map) 2.2.2.Hàm không đầy đủ (có giá trị không xác định - don't care). (Incomplete function: don't care)	M1, M2	Dọc trước tài liệu; (Reading before class) Giảng bài; (Lecture)	A1, A2, A3
3	2.3.Các phương pháp tối thiểu hóa có hỗ trợ bởi máy tính. (Methods of minimization with PC) 2.3.1 Implicant và Prime Implicant. (Implicant and prime implicant) 2.3.2 Biểu diễn của hàm tối ưu hóa. (The form of minimal function)	M1, M2, M6	Đọc trước tài liệu; (Reading before class)	A1, A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2] 2.3.3 Phương pháp Quine-McCluskey. (Quine-McCluskey method)	[3]	[4] Giảng bài; (Lecture) Bài tập minh họa (Exercises)	[5]
4	2.3.4 Giải thuật Petrick. (Petrick algorithm) 2.3.5 Các giải thuật tối ưu khác. (Other algorithms) 2.4 Các ví dụ tối ưu hóa hàm logic. (Examples of minimization)	M1, M2	Dọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A1, A2, A3
5	2.4.Công nghệ thực hiện mạch số. (Digital IC technologies) 2.4.1 Công nghệ TTL và CMOS. (TTL and CMOS) 2.4.2 SSI, MSI, LSI, VLSI. (SSI, MSI, LSI, VLSI) 2.4.3 Cấu trúc của vi mạch lập trình được: PAL, PLA, CPLD, FPGA. (Structure of Programmable Logic: PAL, PLA, CPLD, FPGA) 2.5. Tổng hợp các mạch logic tổ hợp. (Synthesis of combinational circuit) 2.5.1. Mạch nhiều đầu ra. (Multiple output circuits) 2.5.2. Các mạch dưới dạng NAND-NAND và NOR-NOR. (Circuits of NAND-NAND and NOR-NOR) 2.6. Hazard trong hệ logic tổ hợp. (Hazard in combinational circuits) 2.7. Các ví dụ. (Examples)	M1, M5, M6	Đọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A1, A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
6	2.8.Các khối mạch logic tổ hợp cơ bản. (Building blocks of combinational circuits) 2.8.1.Các bộ cộng, trừ. (adder and substractor) 2.8.2.Bộ nhân. (Multiplier) 2.8.3. Bộ ghép kênh, tách kênh (Mux/Demux) và giải mã chọn. (Muliplexer, demultiplexer, selection decoder) 2.8.4 ALU. (ALU) 2.8.5. Các bộ mã và giải mã (Encoder/decoder) khác. (Other encoders/decoders) 2.8.6. Bộ so sánh. (comparator)	M1, M2	Dọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A1, A2, A3
7	Chương 3. Hệ mạch logic dãy (Sequential circuit) 3.1.Mô hình mạch logic dãy. (model of sequential circuit) 3.1.1.Định nghĩa. (definition) 3.1.2. Biểu diễn mạch dãy. (representation) 3.2.Các loại phần tử nhớ. (memory elements) 3.2.1. Các chốt: SR, D. (SR, D latches) 3.2.2. Các Flip-flops: SR, D, JK, T. (Flip-flops: SR, D, JK, and T) 3.2.3 Đặc tính của Flip-flop nhạy sườn. (Characteristic of edge-triggered flip-flop)	M1÷M3	Đọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3
8	3.3. Các mạch dãy cơ bản. (Basic building block of sequential circuits) 3.3.1. Thanh ghi. (register) 3.3.2. Thanh ghi dịch. (shift register) 3.3.3. Các loại bộ đếm. (counters) 3.3.4. Hàng đợi FILO (ngăn xếp). (FILO-stack) 3.3.5. Hàng đợi FIFO. (FIFO-stack)	M1÷ M3	Dọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3
9	3.4. Thiết kế mạch dãy đồng bộ (Design of synchronous sequential circuit) 3.4.1. Các mô hình máy trạng thái hữu hạn (FSM): Moore, Mealy. (FSM in Moore and Mealy) 3.4.2. Các bước thiết kế và các ví dụ.	M1÷ M3	Đọc trước tài liệu; (Reading before class)	A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
	(Step-by-step design and examples) 3.4.3. Các vấn đề về mã hóa và tối thiểu hóa trạng thái. (state encoding and state minimization)		Giảng bài; (Lecture) Bài tập minh họa (Exercises)	
10	3.5. Thiết kế mạch logic dãy không đồng bộ. (Design of asynchronous sequential circuit) 3.5.1. Gán trạng thái. (State assignment) 3.5.2. Bảng kích và hàm đầu ra. (Excitation table and output function) 3.5.3. Hazard trong mạch dãy không đồng bộ. (Hazard in asynchronous sequential circuit)	M1÷ M3	Dọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3
11	3.6. Phân tích mạch dãy đồng bộ. (Analysis of synchronous sequential circuit) 3.6.1. Nhận diện mô hình của mạch điện. (Indenfitication of model) 3.6.2. Thực hiện các bước phân tích. (Step-by-step analysis) 3.6.3. Các ví dụ minh họa. (Examples)	M1÷ M4	Đọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3
12	Chương 4. Thiết kế mạch trên máy tính (CAD) (Circuit design using PC-CAD) (6LT + 2BT) 4.1.Các bước thiết kế. (Designing steps) 4.2.Công cụ hỗ trợ thiết kế. (Tools for design) 4.3.Một số ví dụ thiết kế dùng CAD. (examples of design using CAD) 4.4.Giới thiệu về ngôn ngữ mô tả phần cứng. (introduction to HDL) 4.5.Cấu trúc của một chương trình. (structure of a program) 4.6.Các kiểu dữ liệu và tín hiệu. (data type and signal) 4.7.Các toán tử.	M5	Đọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
13	(operators) 4.8 Các ví dụ về một chương trình. (examples of programs) 4.9. Các cấu trúc điều khiển if, case, for.	M5	Đọc trước	A2, A3
	(control statement: if, case, for) 4.10. Các khai báo trong chương trình. (declarations) 4.11. Cách tổ chức chương trình, thủ tục và hàm. (program organization, procedure and function)		tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	
14	4.12. Chương trình mô tả mạch tổ hợp. (programs for combinational circuit) 4.13. Chương trình mô tả các mạch tuần tự. (programs for sequential circuit) 4.14. Chương trình mô tả FSM. (programs for FSM) 4.15. Ví dụ về chương trình mô tả FSM. (Examples)	M5	Đọc trước tài liệu; (Reading before class) Giảng bài; (Lecture) Bài tập minh họa (Exercises)	A2, A3
15	Tổng kết và ôn tập (Summary and Revision)	M1÷M5		

6.2. **Kế hoạch giảng dạy thí nghiệm** (Lab teaching plan)

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
1	 Bài thí nghiệm số 1: Dùng các IC chứa các cổng AND, OR, NOR, NOT, NAND, NOR, XOR thực hiện mạch điện tử theo hàm logic cơ bản: (Understand and use the basic logic gates AND, OR, NOR, NOT, NAND, NOR, XOR and functions) Lắp ráp theo đúng hàm logic đã cho. (implement predefined logic functions) Sử dụng các biểu thức của đại số Boolean, dùng bìa Karrnaugh để rút gọn và lắp ráp theo biểu thức nhận 	M1, M2, M6	Dọc trước tài liệu; (Reading before class and do exercise at home) Giảng bài và hướng dẫn thực hành trên các môđun và thiết bị đo kiểm (Lecture and experimental guidance on module	A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
	được. So sánh kết quả với kết quả tạo ra từ mạch ban đầu. (Use Boolean algebra equations and Karnaught map to minimize and then implement logic functions. Compare with the original functions of circuits) - Biến đổi hàm về dạng NOR-NOR và NAND-NAND rồi lắp mạch. So sánh kết quả với kết quả tạo ra từ mạch ban đầu. (transform a logic function into the format of NOR-NOR and NAND-NAND). - Đưa tín hiệu logic vào và hiển thị trạng thái logic kết quả của từng bước trên các LED đơn. (Test the function of circuits and view the result on elements of LEDs)		and evaluation device)	
2	 Bài thí nghiệm số 2: Thiết kế mạch điện cho hàm logic tổ hợp: (Design and implement for a combinational logic functions) - Thực hiện mạch giải mã cho LED 7 thanh dùng IC 74LS47 và 74LS48. (Understand the function of 7-segment LED drivers and its operation) - Thiết kế mạch giải mã chọn 2 đầu vào, 4 đầu ra. Hiển thị trạng thái đầu vào và đầu ra trên đèn LED đơn. (Design and implement the decoder 2-4. View the output on the elements of LEDs) - Thiết kế bộ ghép kênh 2 đầu vào, 1 đầu ra và mở rộng thành bộ ghép kênh 4 đầu vào, 1 đầu ra. Hiển thị trạng thái đầu vào và đầu ra trên đèn LED đơn. (Design and implement the 2-1 multiplexer and extending to 4-1 multiplexer. View the output on elements of LEDs) - Thiết kế mạch cho bộ cộng đầy đủ hiển thị kết quả ra đền LED đơn. Mở rộng thành bộ cộng 4 bit và hiển thị kết quả trên LED 7 thanh. (Design and implement a full adder and view the result on elements of LEDs. Extend to the 4-bit adder). Thiết kế mạch cho bộ cộng/trừ 4 bit số nguyên không dấu biểu diễn dưới dạng mã bù 2. Hiển thị kết quả trên LED 7 thanh. (Design and implement 4-bit adder/substractor with the two's complement representation and view the result on 7-segment LEDs) 	M1, M2, M6	Đọc trước tài liệu và làm bài tập ở nhà theo tài liệu hướng dẫn. (Reading before class and do exercise at home) Giảng bài và hướng dẫn thực hành trên các môđun và thiết bị đo kiểm (Lecture and experimental guidance on module and evaluation device))	A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
	- Thực hiện mạch cho bộ so sánh hai số không dấu. (Design and implement the unsigned two-bit comparator)			
3	 Bài thí nghiệm số 3: Tìm hiểu chức năng và hoạt động của các Flip-Flop SR, D, T, JK. (Understand flip-flops SR, D, T, JK and its operation) Kiểm tra chức năng của các Flip-Flip đơn thông qua mạch điện cho trước. (investigate the function of flip-flops by means of a predefined curicuits) Ghép các Flip-flop thành khối chức năng theo yêu cầu. (Combine flip-flop to have a building block) 	M1÷M3, M6	Đọc trước tài liệu và làm bài tập ở nhà theo tài liệu hướng dẫn. (Reading before class and do exercise at home) Giảng bài và hướng dẫn thực hành trên các môđun và thiết bị đo kiểm (Lecture and experimental guidance on module and evaluation device)	A2, A3
4	 Bài thí nghiệm số 4: Thiết kế mạch dãy (FSM) với để bài được mô tả. Để bài có thể được thay đổi. Một số ví dụ có thể lựa chọn để thực hiện: (Design and implement FSM for given questions. The questions can be changed yearly. Below is some examples, but not limited to) Yêu cầu thiết kế bộ đếm tăng/giảm vòng tròn 4 bit, có chức năng nạp song song, đầu ra Z=1 khi bộ đếm có giá trị X nào đó. Hiển thị kết quả đếm trên các LED đơn và LED 7 thanh. (Design and implement a cyclic 4-bit up/down counter, with parallel load, the output Z=1 as the value of counter equal to some X. View the output of counter on 7-segment LEDs) Yêu cầu thiết kế mạch điện thực hiện việc đếm tăng/giảm vòng tròn với 2 đầu vào (mỗi đầu vào thể hiện cho một giá trị cụ thể nào đó, ví dụ 1 và 2). Ban đầu giá trị bằng 0, nếu nhấn nút nào thì bộ đếm sẽ cộng thêm/hoặc trừ đi số đó. Bộ đếm có giá trị tối đa là B và tối thiểu là A. Hiển thị số đếm trên các LED phù hợp. (Design and implement a cyclic up/down counter (each input represents for 	M1÷M4, M6	Đọc trước tài liệu và làm bài tập ở nhà theo tài liệu hướng dẫn. (Reading before class and do exercise at home) Giảng bài và hướng dẫn thực hành trên các môdun và thiết bị đo kiểm (Lecture and experimental guidance on module and evaluation device)	A2, A3

Tuần (Week)	Nội dung (Contents)	CĐR học phần (Course outcomes)	Hoạt động dạy và học (Activities)	Bài đánh giá (Evaluation methods)
[1]	[2]	[3]	[4]	[5]
	a value of count to be up/down, e.g. 1 and 2). At first, the count value is equal to zero. If a button is pressed, the counter increase/decrease a corresponding value. The counter is in the range A to B. View the result on the appropriate LED)			
5	 Bài thí nghiệm số 4: tiếp theo: (continues) Yêu cầu thiết kế mạch phát hiện chuỗi bit có 1 đầu vào và 1 đầu ra. Đầu ra Z=1 nếu phát hiện thấy chuỗi bit vào theo mẫu nào đó. (Design and implement a detector of bit patterns with single input and single output. If a pattern of bit sequence is detected, the output is of 1. View the result on LEDs) Hãy kiểm tra lại chức năng và hoạt động của mạch dùng phương pháp phân tích mạch. (Analysis the designed circuit to confirm the operation of the design) 			
6	 Bài thí nghiệm số 5: Lập trình tổng hợp mạch trên CAD. (Program and synthesize circuits using CAD) Yêu cầu: (requirements) Cho biểu thức hàm logic tổ hợp, dùng ngôn ngữ mô tả phần cứng để thực hiện và kiểm tra hoạt động của mạch điện trên mô phỏng và trên mạch cứng FPGA. (make a program using HDL to implement on FPGA and test its function using simulation) Cho FSM lấy từ một trong các bài tập ở Bài thí nghiệm số 4, đưa FSM này vào CAD và tổng hợp mạch điện cho FPGA. Mô phỏng kiểm tra kết quả. (For a FSM in Practice 4, make a program using HDL in CAD) 	M5, M6	Dọc trước tài liệu và làm bài tập ở nhà theo tài liệu hướng dẫn. (Reading before class and do exercise at home) Giảng bài và hướng dẫn thực hành trên các môđun và thiết bị đo kiểm (Lecture and experimental guidance on module and evaluation device)	A2, A3

7.	QUY ĐỊNH	CỦA	HQC PHÀN	(Course Requirement)
	•		•	1 /

(Các quy định của học phần nếu có)

		•	
8.	NGAY PHF	DUYÊT (Approved Date):	

Chủ tịch Hội đồng

Nhóm xây dựng đề cương

9. QUÁ TRÌNH CẬP NHẬT (Update Reference)

Lần cập nhật	Nội dung điều chỉnh	Ngày tháng được phê duyệt	Áp dụng từ kỳ/khóa	Ghi chú
1				
2				

10. NỘI DUNG CẬP NHẬT SO VỚI ĐỀ CƯƠNG TRƯỚC ĐÓ

- Nội dung chuyên môn:
 - + Bỏ phần FSMD
 - + Bổ sung phần phân tích mạch điện
- Phương pháp giảng dạy:
 - + Lý thuyết kèm thực hành
- Bài thí nghiệm: Thay đổi nội dung các bài thí nghiệm