### TRƯỜNG ĐẠI HỌC SỬ PHẠM KỸ THUẬT TP.HCM KHOA ĐIỆN – ĐIỆN TỬ

ૹૹ<u>૽</u>૽૽ૺઌૡ



# MÔN HỌC: THỰC TẬP THIẾT KẾ MẠCH TÍCH HỢP VLSI BÀI KIỂM TRA CUỐI KỲ

GVHD: Thầy Lê Minh Thành

Lớp chiều thứ 7. Tiết 10-12

Mã học phần: ICDL416264

Họ tên: Phan Công Danh

MSSV: 19119160

Nhóm 3


Tp. Hồ Chí Minh, tháng 5 năm 2022

# Mục lục


1.	Thi	ết kế và mô phỏng cổng NOR 4 ngõ vào. [5đ]	. 3
-	1.1.	Sơ đồ nguyên lý	3
-	1.2.	Mô phỏng và nhận xét	4
-	1.3.	Đánh giá công suất	. 5
-	1.4.	Tính toán delay	6
		iết kế và mô phỏng mạch đếm Johnson vòng 3 bit dùng 3 D-FFs tác động ạnh lên, có đầy đủ các ngõ vào bất đồng bộ. [5đ]	
4	2.1.	Sơ đồ nguyên lý	7
4	2.2.	Mô phỏng và nhận xét	7
4	2.3.	Đánh giá công suất	8
4	2.4.	Tính toán delay	9

## 1. Thiết kế và mô phỏng cổng NOR 4 ngõ vào. [5đ]

#### 1.1. Sơ đồ nguyên lý




Sơ đồ nguyên lý của cổng NOR 4 ngõ vào.



Ký hiệu cổng NOR 4 ngõ vào.

Sơ đồ nguyên lý mạch cổng NOR có 4 ngõ vào IN1, IN2, IN3, IN4 và 1 ngõ ra OUT, sử dụng 4 transistor nMOS và 4 transistor pMOS. Body của 4 transistor pMOS thì được nối lên nguồn, còn body của 4 transistor nMOS thì được nối xuống đất. Thiết lập độ rộng của pMOS là 240nm và nMOS là 120nm. Ngoài ra, mạch còn sử dụng 2 chân VDD và VSS dùng để cấp nguồn.

#### 1.2. Mô phỏng và nhận xét



Sơ đồ mô phỏng.

Để mô phỏng dạng sóng của mạch cổng NOR 4 ngõ vào, dùng chế độ phân tích quá độ với thời gian mô phỏng là 85us để quan sát và kiểm tra logic của mạch. Cấp nguồn VDD cho mạch hoạt động là 1.2V. Sử dụng 4 nguồn xung để cung cấp cho 4 ngõ vào A, B, C, D. Các thông số của 4 nguồn xung đảm bảo mô phỏng đầy đủ các trường hợp trong bảng trạng thái. Thời gian tác động xung cạnh lên và xung cạnh xuống là 1ns.



Dạng sóng mô phỏng.

#### Nhận xét:


Từ 0us – 5us (V1), 4 ngõ vào đều ở mức thấp và ngõ ra Y ở mức cao.

Từ 5<br/>us (V1) – 80<br/>us (V2), có ít nhất 1 ngõ vào ở mức cao và ngõ ra Y đều ở mức thấp.

Từ 80us (V2) – 85us (V3), 4 ngõ vào đều ở mức thấp và ngõ ra Y ở mức cao.


**Kết luận:** Mạch mô phỏng đã đúng các trường hợp so với bảng trạng thái của cổng NOR 4 ngõ vào. Nguyên lí hoạt động sẽ ngược lại so với cổng OR 4 ngõ vào. Khi cả 4 ngõ vào đều ở mức thấp thì ngõ ra sẽ ở mức cao. Các trường hợp còn lại chỉ cần 1 ngõ vào ở mức cao thì ngõ ra sẽ ở mức thấp.

#### 1.3. Đánh giá công suất



Dạng sóng công suất tức thời.


Để tính toán được công suất tiêu thụ của mạch cổng NOR 4 ngõ vào, đầu tiên tính công suất tức thời bằng cách lấy điện áp VDD (dạng sóng đầu tiên) nhân với dòng V0/MINUS (dạng sóng thứ hai). Từ đó có được dạng sóng công suất tức thời (dạng sóng thứ ba). Sau đó lấy trung bình của công suất tức thời, được công suất trung bình của mạch như hình dưới.




Công suất trung bình toàn mạch.

Đánh giá: Tại các thời điểm chuyển mạch, giá trị của dòng rất lớn dẫn đến giá trị công suất tại những điểm này cũng rất cao, có thể quan sát thấy giá trị công suất tức thời có thể lên đến khoảng 21.31uW. Tuy nhiên, nếu xét về công suất tức thời trung bình thì công suất này không cao, thậm chí là rất nhỏ, thu được kết quả là 27.59 nW.

#### 1.4. Tính toán delay



The Propagation Delay High to Low.




The Propagation Delay Low to High.

Nhận xét: Quan sát dx có được độ trễ của mạch:

- $t_{PHL} = 91.7 ps$
- $t_{PLH} = 280.83 ps$
- → Độ trễ rất nhỏ, có sự chênh lệch lớn giữa 2 độ trễ.

2. Thiết kế và mô phỏng mạch đếm Johnson vòng 3 bit dùng 3 D-FFs tác động CLK cạnh lên, có đầy đủ các ngõ vào bất đồng bộ. [5đ].

#### 2.1. Sơ đồ nguyên lý




Sơ đồ nguyên lý – mô phỏng của mạch đếm Johnson vòng 3 bit.

Sơ đồ nguyên lý mạch đếm Johnson vòng 3 bit sử dụng 3 D-FFs có ngõ vào bất đồng bộ ghép nối tiếp nhau. Ngõ ra Q của D-FF trước sẽ được nối với ngõ vào D của D-FF sau và tương tự đối với ngõ ra Q của D-FF cuối cùng sẽ được nối với ngõ vào D của D-FF đầu tiên.

Mạch đếm này có ngõ vào xung CLK cấp cho 3 D-FFs, chân nguồn VDD cấp cho toàn bộ mạch hoạt động, 3 ngõ vào PRE0, CLR1 và CLR2 được cấp lần lượt cho 3 D-FFs theo thứ tự từ trái sang phải. Mạch đếm có 3 ngõ ra là Q0, Q1 và Q2.

#### 2.2. Mô phỏng và nhận xét

Để mô phỏng dạng sóng của mạch đếm Johnson vòng 3 bit, dùng chế độ phân tích quá độ với thời gian mô phỏng là 85us để quan sát và kiểm tra logic của mạch. Cấp nguồn VDD cho mạch hoạt động là 1.2V. Sử dụng nguồn xung CLK và 3 nguồn xung PRE0, CLR1 và CLR2 để đặt trước cho ngõ vào. Thời gian tác động xung cạnh lên và xung cạnh xuống là 1ns.



Dạng sóng mô phỏng.

#### Nhận xét:

Trong khoảng 5us đầu tiên, 3 tín hiệu PRE0, CLR1 và CLR2 sẽ tác động mức thấp, dẫn đến ngõ ra được đặt như sau: Q0 ở mức 1, Q1 và Q2 ở mức 0.

Từ 5us (V1) - 35us (V2), bit 1 sẽ được dịch từ trái sang phải. Từ ngỗ ra Q0 ở khoảng thời gian trước đó, bit 1 được dịch lần lượt sang ngỗ ra Q1, Q2 và vòng về ngỗ ra Q0.

Tương tự cho các khoảng thời gian còn lại.


#### 2.3. Đánh giá công suất



Dạng sóng công suất tức thời.

Để tính toán được công suất tiêu thụ của mạch đếm Johnson vòng 3 bit, đầu tiên tính công suất tức thời bằng cách lấy điện áp VDD (dạng sóng đầu tiên) nhân với dòng V0/MINUS (dạng sóng thứ hai). Từ đó có được dạng sóng công suất tức


thời (dạng sóng thứ ba). Sau đó lấy trung bình của công suất tức thời, được công suất trung bình của mạch như hình dưới.




Công suất trung bình toàn mạch.

Đánh giá: Tại các thời điểm chuyển mạch, giá trị của dòng rất lớn dẫn đến giá trị công suất tại những điểm này cũng rất cao, có thể quan sát thấy giá trị công suất tức thời có thể lên đến khoảng 178.28uW. Tuy nhiên, nếu xét về công suất tức thời trung bình thì công suất này không cao, thậm chí là rất nhỏ, thu được kết quả là 381nW.

#### 2.4. Tính toán delay



The Propagation Delay High to Low.



The Propagation Delay Low to High.

Nhận xét: Quan sát dx có được độ trễ của mạch:

- $t_{PHL} = 147,83 ps$
- $t_{PLH} = 133.59 ps$
- → Độ trễ rất nhỏ, chỉ khoảng vài trăm ps.