
## Bài 4: THIẾT KẾ, MÔ PHỎNG MẠCH FULL ADDER 1 bit

## I. Yêu cầu

- Chụp hình lại các kết quả đã thực hiện được theo yêu cầu
- Giải thích kết quả đã chụp ở phần trên
- Không copy bài nhau. Nếu bị phát hiện sẽ bị 0 điểm
- Làm xong báo cáo và xuất ra file PDF để nộp vào hệ thống MS Team
- Điểm cộng: Phát triển mạch và mô phỏng mạch ngoài những gì đã yêu cầu trong bài.


## II. Báo cáo

1. Vẽ sơ đồ mạch Full adder 1-bit theo cấu trúc logic số.




Hình 1. Mô hình mạch Full adder 1-bit theo cấu trúc mạch logic tổ hợp

Vẽ Schematic của mạch Full Adder 1-bit bằng cách kết hợp các cổng logic đã được thiết kế và sử dụng từ thư viện Hien287 lib



2. Mô phỏng mạch Full adder 1 bit theo cấu trúc logic số (với tải Cload tùy chọn).

Mạch được thiết kế thêm với 2 tải tụ (= 100 fF) được mắc ở ngõ vào và (= 4 pF) ngõ ra Cout



• Đo thời gian lên và thời gian xuống và tính propagation delay.



Ta đo được thời gian lên và thời gian xuống của SUM:

Tr = 8.71 pS; Tf = 9.09 pS

Ta đo được thời gian lên và thời gian xuống của Cout:

Tr = 328 pS; Tf = 228 pS


Ta đo được Delay giữa VIN và VOUT:

Tlh = 3.88 nS; Thl = 1.95 nS

Tính propagation delay:


Tpd = (Tpdr + Tpdf) / 2 = (3.88 + 1.95) / 2 = 2.915 (nS)

3. Vẽ sơ đồ mạch Full adder 1-bit theo cấu trúc CMOS.




Hình 2. Mô hình mạch Full adder 1-bit theo cấu trúc CMOS

Vẽ Schematic của mạch Full Adder 1-bit với kích thước kích thước  $W_N = 23.2 \ \mu m$ ;  $L_N = 0.1 \ \mu m$  và  $W_P = 46.4 \ \mu m$ ;  $L_P = 0.1 \ \mu m$ .




Hình 3. Schematic Full adder 1-bit

4. Mô phỏng mạch Full adder 1-bit theo cấu trúc CMOS (với tải Cload tùy chọn). Mạch được thiết kế thêm với 3 tải tụ (= 10 fF) được mắc vào ngõ vào Cin và 2 ngõ ra SUM và Cout



• Đo thời gian lên và thời gian xuống và tính propagation delay.



Ta đo được thời gian lên và thời gian xuống của SUM:

Tr = 11.7 pS; Tf = 10.3 pS

Ta đo được thời gian lên và thời gian xuống của Cout:

Tr = 7.84 pS; Tf = 11.7 pS

Ta đo được Delay giữa VIN và VOUT:

Họ tên SV: Danh Chí Hiền Mã số SV: 21200287 Ca TH: Ca 02

Tlh = 2.06 nS; Thl = 2.88 nS

Tính propagation delay:  $Tpd = \left(Tpdr + Tpdf\right) / 2 = \left(2.06 + 2.88\right) / 2 = 2.47 \; (nS)$