

Estudo Dirigido: Arquitetura de Processadores

Esta atividade tem por finalidade consolidar os fundamentos abordados no capítulo de Arquitetura de Computadores, propondo, adicionalmente, uma investigação prática acerca de como esses conceitos se manifestam em processadores e sistemas reais.

i Orientações

- **Respostas autorais:** elabore suas próprias explicações a partir do que foi estudado e pesquisado. Respostas copiadas integralmente de fontes externas, ou geradas por IA sem elaboração própria, não atingem o objetivo pedagógico da atividade.
- **Fontes:** nas questões que envolvem pesquisa externa, indique sempre as referências consultadas (links, manuais do fabricante, livros, entre outras).
- **Entrega:** redija as respostas em um arquivo `ESTUDO-DIRIGIDO-01.md`, na raiz da sua pasta `~/seml1-workspace`, e envie ao seu repositório de entregas com `git push` (o repositório é configurado no roteiro de Ambiente e Ferramentas de Desenvolvimento).

Conceitos Fundamentais

1. Explique, com suas próprias palavras, a diferença entre uma arquitetura **CISC** e uma **RISC**.
2. Descreva o **ciclo Fetch-Decode-Execute**, destacando o papel do Program Counter (PC) em cada uma das três etapas.
3. Por que a pilha (*stack*), nos processadores ARM Cortex-M, costuma ser posicionada no final da SRAM e crescer “para baixo” (em direção a endereços menores)?
4. Descreva a estrutura central do **modelo de Von Neumann** (seus três componentes principais e o barramento compartilhado) e explique por que o conceito de **programa armazenado** (*stored-program concept*) foi revolucionário em relação aos computadores programados fisicamente por cabos e chaves, como o ENIAC.
5. Considere o trecho de código abaixo sendo executado em uma arquitetura Von Neumann e em uma arquitetura Harvard:

```
LDR R1, [R0]      ; lê dado da memória
ADD R1, R1, #1    ; opera sobre registrador
STR R1, [R0]      ; escreve dado de volta na memória
```

- a. Por que essa sequência consome 6 ciclos de barramento no modelo Von Neumann clássico?
 - b. De que forma a arquitetura Harvard (com barramentos fisicamente separados para instruções e dados) permite reduzir a quantidade de ciclos necessários?
6. Em uma arquitetura estritamente **Load-Store** (como ARM e RISC-V), a instrução `ADD R3, R1, [0x20000000]` (somar o conteúdo de um registrador diretamente com um valor da memória em uma única instrução) é permitida? Justifique sua resposta com base nas duas categorias

de instruções do modelo Load-Store e compare com o comportamento de uma arquitetura **Register-Memory** (como x86).

7. Para cada instrução a seguir (sintaxe ilustrativa baseada em ARM), identifique o **modo de endereçamento** utilizado para o operando de origem e explique de onde o dado é obtido:
 - a. `MOV R0, #42`
 - b. `LDR R1, [R2]`
 - c. `LDR R3, [R4, #8]`

Memória e Organização

8. Descreva os níveis típicos da **hierarquia de memória** (do nível mais rápido e de menor capacidade ao mais lento e de maior capacidade). Em seguida, explique por que em um microcontrolador como o STM32F411 essa hierarquia é simplificada (sem memória cache nem disco) e qual a vantagem dessa simplificação para a previsibilidade temporal em sistemas embarcados.
9. Explique a diferença funcional entre **memória volátil** e **memória não-volátil**. Considerando essa distinção, explique por que o código de inicialização (`startup.c`) de um microcontrolador precisa copiar dados da memória Flash para a SRAM antes de transferir o controle para a função `main()`.
10. O que define uma **ISA** (*Instruction Set Architecture*) e por que afirmamos que ela funciona como um “contrato” entre software e hardware? Cite e explique brevemente pelo menos quatro elementos que uma ISA precisa especificar obrigatoriamente.

Investigação no Mundo Real

11. **Escolha um processador que não foi mencionado no material do curso** (por exemplo: Zilog Z80, DEC Alpha, IBM POWER, SPARC, Intel Itanium, AMD Ryzen, Apple Silicon M-series, etc.). Pesquise e responda: ele é CISC ou RISC? Qual ISA ele implementa? Em quais tipos de produtos ou aplicações ele foi ou é utilizado? Cite a fonte da pesquisa.
12. **Identifique qual processador exato está presente no seu smartphone ou notebook pessoal** (informe o modelo exato do chip/SoC, e não apenas a marca do aparelho). Ele é baseado em ARM, x86 ou outra arquitetura? É CISC ou RISC? Indique onde e como você obteve essa informação no sistema operacional do dispositivo.
13. Embora o material inicial trate a memória de trabalho genericamente como “RAM”, sistemas computacionais reais utilizam **SRAM** (estática) e **DRAM** (dinâmica). Pesquise a diferença entre essas duas tecnologias. Onde cada uma delas é empregada em um computador típico ou microcontrolador e por que essa divisão faz sentido do ponto de vista de desempenho, densidade e custo?

Para Ir Além

14. Pesquise o conceito de **pipeline de instruções** em um processador. Como ele se relaciona diretamente com as etapas do ciclo *Fetch-Decode-Execute* e de que maneira permite que múltiplas instruções sejam processadas simultaneamente sem violar a sequência lógica de execução do programa?