

初賽時間為 4 月 3 日(二) **8:30~20:30**，參賽者請於 **10 點半前** 完成下列步驟進行初賽登錄，主辦單位將依完成此步驟之隊伍數決定各組最後得獎名額，請務必完成登錄動作，以免影響你的權益。

- 請將你的隊伍參賽資料 E-mail 至 ic2007@vlsilab.ee.ncku.edu.tw，

信件內容格式如下:

參賽組別：類比電路設計

參賽編號：(例：9640001)

參賽姓名：張三、李四

- 信件標題請標示為「**IC 設計競賽初賽資料登錄**」

2007 University/College IC Design Contest Preliminary

Cell-Based IC Category

Image Display Controller

1. 問題描述

請完成一影像顯示控制(Image Display Control)電路設計。此控制電路，可依指定之操控指令，使顯示端的影像進行影像放大(Zoom in)、縮小(Zoom out)與水平及垂直方向的平移(Shift)功能。


本控制電路有 5 只信號輸入(cmd, cmd_valid, datain, clk, reset)及 3 只信號輸出(dataout, output_valid, busy)，關於各輸入輸出信號的功能說明，請參考表一。

每個參賽隊伍必須根據下一節所給的設計規格完成設計。參賽隊伍可藉由 CIC 所提供的輸入指令及正確結果檔來檢查設計是否有達到要求，詳情請參考附錄 B。

本次 IC 設計競賽比賽時間為上午 08:30 到下午 08:30。當 IC 設計競賽結束後，CIC 會根據第三節中的評分標準進行評分。為了評分作業的方便，各參賽隊伍應參考附錄 D 中所列的要求，附上評分所需要的檔案。

2. 設計規格

2.1 系統方塊圖



圖一、系統方塊圖


2.2 輸入/輸出介面

表一、輸入/輸出訊號

信號名稱	輸/出入	位元寬度	說明
<i>reset</i>	input	1	高位準非同步 (active high asynchronous)之系統重置信號。 說明:本信號應於系統啟動時送出。
<i>clk</i>	input	1	時脈信號。 說明:此系統為同步於時脈正緣(posedge)之同步設計。
<i>cmd</i>	input	3	指令輸入信號。 說明:本控制器共有八種指令輸入，相關指令說明請參考表二。指令輸入只有在 <i>cmd_valid</i> 為 high 及 <i>busy</i> 為 low 時，為有效指令。
<i>cmd_valid</i>	input	1	有效指令輸入信號。 說明:當本信號為 high 時表示 <i>cmd</i> 指令為有效指令輸入。
<i>datain</i>	input	8	八位元影像資料輸入埠。
<i>dataout</i>	output	8	八位元影像資料輸出埠。
<i>output_valid</i>	output	1	有效資料輸出信號。 說明:當本信號為 high 時表示 <i>dataout</i> 為有效資料輸出。
<i>busy</i>	output	1	系統忙碌信號。 說明:當本信號為 high 時，表示此控制器正在執行現行(current)指令，而無法接收其他新的指令輸入。

2.3 系統功能描述

影像顯示控制器之輸入端，為一張 8x8 大小的影像資料。而輸出端則為 4x4 大小的顯示影像，如圖二所示。影像顯示控制器必須處理使用者輸入之指令，取得顯示相關之座標(origin)及倍率(magnification)參數，使顯示端達到放大、縮小及平移功能。



圖二、系統功能圖

2.3.1 輸入與輸出端之影像及參數規範

[影像輸入]

主辦單位將提供輸入端影像資料，此影像資料為 8x8 共 64 筆測試樣本，每筆樣本為 8 位元資料。並且依由左而右；由上而下，且以序列(Serial)的方式循序輸入至參賽者的影像控制電路中。(如圖三所示資料，輸入順序為 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, a, b, c, d, e, f, 10, ……., 3d, 3e, 3f)
註:以下僅為圖例示範，詳細的輸入影像內容值未必如下圖三所示。

	0	1	2	3	4			
0 -	0	1	2	3	4	5	6	7
1 -	8	9	a	b	c	d	e	f
2 -	10	11	12	13	14	15	16	17
3 -	18	19	1a	1b	1c	1d	1e	1f
4 -	20	21	22	23	24	25	26	27
	28	29	2a	2b	2c	2d	2e	2f
	30	31	32	33	34	35	36	37
	38	39	3a	3b	3c	3d	3e	3f

圖三、輸入端影像資料

[影像輸出]


輸出端影像為 4x4 共 16 筆樣本輸出，每筆樣本為 8 位元資料。並且依由左而右；由上而下，且以序列 (Serial) 的方式循序輸出結果。(如圖四所示資料，輸出順序為 12,13,14,15,1a,1b,1c,1d,22, 23,24,25,2a,2b,2c,2d) 。註:以下僅為圖例示範，詳細的輸出影像內容值未必如下圖四所示。

12	13	14	15
1a	1b	1c	1d
22	23	24	25
2a	2b	2c	2d

圖四、輸出端影像資料

[原點座標]

原點座標(origin)指的是輸出影像相對於輸入影像的參考座標，本試題已定義輸入端影像之座標軸。輸入端影像之水平方向為 X 軸，垂直方向為 Y 軸，而原點座標表示輸出影像之左上端對應輸入影像的位置。此外，**X 軸與 Y 軸座標範圍為 0~4**。(如圖五所示，為確保輸出影像不超出輸入影像邊界，因此限制原點之 X 軸與 Y 軸範圍最大至 4)。參賽者需根據此參考座標，進行顯示端的畫面平移(Shift)功能設計。



圖五、輸入端影像參考座標

[倍率參數]

本試題定義，當倍率參數(magnification)為 0，將執行縮小(Zoom Out)功能(如圖七)。反之，當倍率參數為 1，將執行放大(Zoom In)功能(如圖六)。參賽者需根據指令輸入來修改倍率參數，並完成影像控制器之放大及縮小功能設計。

2.3.2 影像顯示控制器功能規範

[指令定義]

影像控制器電路有 8 項控制指令功能。輸入指令(cmd)所對應之功能如表二所示。

表二、控制指令定義

cmd 編號	控制指令說明
0	Reflash
1	Load Data
2	Zoom In
3	Zoom Out
4	Shift Right
5	Shift Left
6	Shift Up
7	Shift Down

對於所有有效之控制指令，不論其是否會更變原點或倍率等顯示參數，皆必須在指令處理結束後輸出 16 筆顯示端影像資料。以下分別就各項指令進行說明。

◆ 顯示端影像更新(Reflash)


- ⇒ 更新顯示端的輸出畫面
- ⇒ Reflash 指令不作任何處理，僅將現行顯示之影像資料重新輸出。

◆ 資料載入(Load Data)

- ⇒ 將 64 筆影像資料依序載入於 8x8 影像緩衝器中。
- ⇒ Load Data 時，系統將輸入一張全新的 8x8 影像，且輸出影像必須自動設為 Zoom Out 模式，也就是說，Load Data 內定會：
 - 設定原點座標(origin)為(0,0)
 - 設定倍率(magnification)為 0
- ⇒ Load Data 必定為系統的第一個指令輸入。

◆ 畫面放大(Zoom In)


- ⇒ Zoom In 模式，可以 1:1 的顯示比例來顯示原輸入影像的部分區塊，且原點座標自動指向(2,2)，亦即自動顯示原輸入影像的中央區塊。
- ⇒ 進入 Zoom In 模式後，即可使用移動指令(Shift)移動顯示區域。
- ⇒ Zoom In 指令執行之動作：
 - 設定倍率(magnification)參數為 1
 - 設定原點座標為(2,2)



圖六、畫面放大(Zoom In)之取樣相對位置

◆ 畫面縮小(Zoom Out)

⇒ Zoom out 模式，是將 8x8 影像，並依圖七之取樣方式，顯示於 4x4 顯示端。



圖七、畫面縮小(Zoom Out)之取樣相對位置

⇒ Zoom Out 指令執行之動作:

- 設定倍率(magnification)參數為 0
- 設定原點座標(origin)為(0,0)

⇒ 當進入 Zoom Out 模式時，原點座標應限制為(0,0)，且無法做上下左右移動等功能。
若於 Zoom Out 模式時收到上下左右移動(Shift Up/Down/Left/Right)的指令時，其原點座標仍為(0,0)，顯示結果仍維持不變，僅重覆輸出相同之取樣結果。

◆ 畫面右移(Shift Right)

- ⇒ 右移顯示區塊。執行此 Shift Right 指令，使原點的 X 座標增加 1，但 X 軸座標最大不可超過 4。
- ⇒ 當 X 座標等於 4 時，倘若再收到右移指令，則 X 座標仍將維持 4，僅重覆輸出和現行指令前相同之顯示結果。

◆ 畫面左移(Shift Left)

- ⇒ 左移顯示區塊。執行此 Shift Left 指令，將使原點的 X 座標刪減 1，但 X 軸座標最小不可低於 0。
- ⇒ 當 X 座標等於 0 時，倘若再收到左移指令，則 X 座標將仍維持 0，僅重覆輸出和現行指令前相同之顯示結果。

◆ 畫面上移(Shift UP)


- ⇒ 上移顯示區塊。執行此 Shift UP 模式，將使原點的 Y 軸座標減少 1，但 Y 軸座標最小不可低於 0。
- ⇒ 當 Y 軸座標等於 0 時，倘若再收到上移指令，則 Y 軸座標將仍維持 0，僅重覆輸出和現行指令前相同之顯示結果。

◆ 畫面下移(Shift Down)

- ⇒ 下移顯示區塊。執行此 Shift Down 指令，將使原點的 Y 軸座標增加 1，但 Y 軸座標最大不可大於 4。
- ⇒ 當 Y 軸座標等於 4 時，倘若再次收到下移指令，則 Y 軸座標仍維持 4，僅重覆輸出和現行指令前相同之顯示結果。

2.3.3 影像顯示控制器範例


以下為影像控制器電路方塊圖範例，僅供參賽者作為設計之參考，參賽者亦可自行發揮創意！



圖八、影像控制器電路方塊圖

2.4 時序規格圖


- ◆ 載入資料(Load Data)之時序規格圖，如下圖九所示。
 - ⇒ 在有效的 Load Data 指令之後，會緊接著連續輸入 64 筆影像資料
 - ⇒ 當影像顯示控制電路內部處理完成後，連續輸出 16 筆顯示資料，輸出同時須將 output_valid 設為 high。
 - ⇒ 在整個處理過程中，busy 皆維持為 high。並在輸出完成後，將 busy 設回 low 以接受新指令輸入。



圖九、資料載入之時序規格圖

- ◆ 其它控制指令(reflash、zoom out、zoom in、shift right、shift left、shift up、shift down)之時序規格圖，如下圖十所示。

- ⇒ 當影像顯示控制電路內部處理完成，連續輸出 16 筆顯示資料，輸出同時須將 output_valid 設為 high。
- ⇒ 在整個處理過程中，busy 皆維持為 high。並在輸出完成後，將 busy 設回 low 以接受新指令輸入。



圖十、其它控制指令之時序規格圖

3. 評分標準

主辦單位的評分人員將依照參賽者提供之系統時脈進行 RTL simulation 與 gate-level simulation，以驗證設計正確性，並且依據設計檔上傳至 CIC FTP 檔案伺服器(請參閱附錄 E)的時間來進行排名。各參賽隊伍應於參賽者定義的系統時脈下，確保輸出結果無設置與保持時間(setup/hold time)的問題，並完全符合 CIC 所提供的標準設計結果為準。

若通過 gate-level 驗證的組數不足，CIC 亦會對 RTL 進行模擬驗證，在此情況下，只要模擬結果和 CIC 提供的 golden 結果相同即表示設計正確。

請注意，我們將以各參賽隊伍的設計結果正確為前提，並以最後上傳檔案的時間為依據。一旦設計經評審驗證後，且參賽者的設計結果正確，上傳時間越早者，其所得到的分數就越高。但倘若參賽者於競賽時間內無法完成設計，也請務必將設計檔案內容上傳，主辦單位亦將根據設計內容的完成度給予記分。審查成績將另擇期通知。

附錄

在附錄 A 中說明本次競賽之軟體環境；附錄 B 為主辦單位所提供各參賽者的設計檔說明；附錄 C 為測試樣本詳細資料；附錄 D 為評分用檔案，亦即參賽者必須回傳至 CIC 的檔案資料；附錄 E 則為設計檔上傳步驟說明。

附錄 A 軟體環境

競賽所提供的設計軟體與版本如下表三。驗證評分時，係以所列軟體及版本作為驗證依據。

表三、設計軟體版本

Functionality	Corresponding EDA tools
Logic Simulator	nc-verilog v5.5 modelsim v6.1
Logic Synthesizer	design-compiler v2005.09-sp4

附錄 B 設計檔 (For Verilog or VHDL)

1. 下表四為主辦單位所提供各參賽者的設計檔

表四、設計檔

檔名	說明
testpattern.v	測試樣本檔。此測試樣本檔定義了時脈週期與測試樣本之輸入信號
lcd_ctrl.v	參賽者所使用的設計檔，已包含系統輸/出入埠之宣告
.synopsys_dc.setup	design compiler 初始設定範例檔案
lcd_ctrl.sdc	design compiler 合成範例檔案
cmd1.dat	第一組測試樣本之指令
image1.dat	第一組測試樣本使用之影像檔
out_golden1.dat	第一組測試樣本之正確結果
cmd2.dat	第二組測試樣本之指令
image2.dat	第二組測試樣本使用之影像檔
out_golden2.dat	第二組測試樣本之正確結果
report.000	結果報告範本

2. 請使用 *lcd_ctrl.v(vhd)*，進行影像顯示控制器之設計。其模組名稱、輸出/入埠宣告如下所示：

```
module LCD_CTRL(clk, reset, datain, cmd, cmd_valid, dataout, output_valid, busy);
input          clk;
input          reset;
input  [7:0]   datain;
input  [2:0]   cmd;
input          cmd_valid;
output [7:0]   dataout;
output        output_valid;
output        busy;
endmodule
```

3. 比賽共提供二組測試樣本，請自行修改 *testfixture.v* 內容，以使用第二組測試樣本，修改方法如下：

```
`define IMAGE  "./image1.dat"
`define CMD    "./cmd1.dat"
`define EXPECT "./out_golden1.dat"
```

將以上三行修改為:

```
`define IMAGE “./image2.dat”  
`define CMD “./cmd2.dat”  
`define EXPECT “./out_golden2.dat”
```

4. 請參賽隊伍使用主辦單位所提供的測試樣本(testfixture.v)，來進行設計之模擬驗證。主辦單位除了將利用本試題所提供的測試樣本進行各參賽隊伍之設計測試外，我們亦準備另一份測試樣本，進行設計之二次驗證。唯通過二次驗證且均能符合輸出結果，始能稱為無誤之設計。

測試樣本(testfixture.v) 包含 *clk*, *reset*, *datain*, *cmd*, 與 *cmd_valid* 測試信號。而於測試樣本內所定義的時脈週期參數(CYCLE)，可由參賽者依需求自行修改。

附錄 C 測試樣本

比賽共提供兩組測試樣本，為方便設計者除錯之用，將測試樣本之影像資料及指令輸入詳列如下：

◆ 測試樣本一

⇒ 相關檔案: image1.dat , cmd1.dat , out_golden1.dat

⇒ 影像資料:

0	1	2	3	4	5	6	7
8	9	a	b	c	d	e	f
10	11	12	13	14	15	16	17
18	19	1a	1b	1c	1d	1e	1f
20	21	22	23	24	25	26	27
28	29	2a	2b	2c	2d	2e	2f
30	31	32	33	34	35	36	37
38	39	3a	3b	3c	3d	3e	3f

⇒ 指令輸入順序:

load, refresh, zoom in, shift right, shift down, shift right, shift down, shift down, shift right, refresh, shift left, shift left, shift left, shift left, shift left, shift up, shift up, shift up, shift up, shift up, refresh, shift right, shift right, shift right, shift right, shift right, load, zoom in, zoom out, zoom out, zoom in, zoom in, shift down, shift left, shift down, shift left, shift down, shift down, shift left, zoom out, shift up, shift down, shift left, shift right, load

◆ 測試樣本二

⇒ 相關檔案: image2.dat , cmd2.dat , out_golden2.dat

⇒ 影像資料:

ff	36	e7	f0	55	32	75	42
18	20	57	30	eb	af	ec	11
61	49	93	22	67	a0	05	c5
28	44	62	66	cc	76	97	79
56	28	09	ff	40	18	80	33
e6	f0	e9	ea	87	dd	ed	95
78	d4	d3	bb	f4	77	52	c3
c4	aa	b5	92	98	ee	00	a9

⇒ 指令輸入順序

load, zoom out, load, shift up, shift down, shift left, shift right, zoom in, zoom in, shift left, shift down, shift down, shift left, shift left, refresh, zoom out, load, zoom in, shift right, shift right, shift up, shift up, shift right, shift up, shift down, shift down, shift down, shift down, shift down, shift right, shift right, zoom out, zoom out, zoom in, shift up, shift up, shift up, shift up, shift left, shift right, shift left, shift left, shift left, zoom out, refresh

附錄 D 評分用檔案

評分所須檔案可分為四部份：(1)RTL design，即各參賽隊伍對該次競賽設計的 RTL code，若設計採模組化而有多個設計檔，請務必將合成所要用的各 module 檔放進來，以免評審進行評分時，無法進行編譯；(2)gate-level design，即由合成軟體所產生的 gate-level netlist，以及對應的 SDF 檔；(3)report file，參賽隊伍必須依照自己的設計內容，撰寫 report.000 檔，以方便主辦單位進行評分，report.000 的格式如圖十一所示。(report 檔以後三碼序號表示版本，若繳交檔案更新版本，則新版的 report 檔檔名為 report.001，依此類推)

表五、評分用檔案

RTL category		
<i>Design Stage</i>	<i>File</i>	<i>Description</i>
N/A	report.xxx	design report
RTL Simulation	*.v or *.vhd	Verilog (or VHDL) synthesizable RTL code
Gate-Level category		
<i>Design Stage</i>	<i>File</i>	<i>Description</i>
Pre-layout Gate-level Simulation	*_syn.vg	Verilog gate-level netlist generated by Synopsys Design Compiler
	*_syn.sdf	SDF timing information generated by Synopsys Design Compiler
	*_syn.db	design database generated by Synopsys Design Compiler

隊號(Team number): 999999

--- RTL category---

使用之 HDL 模擬器名稱(HDL simulator): nc-verilog

RTL 檔案名稱(RTL filename): lcd_ctrl.v, sub1.v, sub2.v

--- Pre-layout gate-level ---

gate-level 檔案名稱(gate_level filename): lcd_ctrl_syn.vg

gate-level sdf filename: lcd_ctrl_syn.sdf

design compiler 合成資料庫(dc library): lcd_ctrl_syn.db

simulation clock period: 100ns

-----注意事項(annotation)-----

(其餘注意事項依各參賽隊伍的需求填寫)

圖十一、report.000 的範本

附錄 E 檔案上傳

所有包含於如附錄 D 中表格所示的檔案，均需要提交至 CIC。並且，提交的設計檔案，需要經過壓縮於同一個資料夾下，步驟如下：

1. 建立一個 result_xxx 資料夾。其中“xxx”表示繳交版本。例如“000”表示為第一次上傳；“001”表示為第二度上傳；002 表示為第三度上傳，以此類推…。
2. 參考附錄 D 評分用檔案，將所有繳交檔案複製到 result_xxx 資料夾
3. 執行 tar 指令將 result_xxx 資料夾包裝起來，tar 的指令範例如下：

```
tar cvf result_xxx.tar result_xxx
```

其中 xxx 表示繳交版本

執行完後應該會得到 result_xxx.tar 的檔案

4. 使用 ftp 將 result_xxx.tar 及 report.xxx 一併上傳至 CIC 提供的 ftp server，result_xxx.tar 與 report.xxx 之“xxx”編號需一致，評審將以**最後上傳的設計檔及報告檔編號進行評分作業**。

ftp 的帳號和密碼在 4 天前已用 email 寄給各參賽者。若有任何問題，請聯絡 CIC

FTP site1 (台灣大學)：iccftp.ee.ntu.edu.tw (140.112.20.92)

FTP site2 (晶片中心)：iccftp.cic.org.tw (140.126.24.18)

FTP site3 (成功大學)：iccftp.ee.ncku.edu.tw (140.116.156.55)

5. 若你須要繳交更新版本，請重覆以上步驟，並記得修改 report 檔及 tar 檔的版本編號，因為你無法修改或刪除或覆蓋之前上傳的資料。