

董展宇

模拟 IC 设计

23 岁 · 浙江



教育背景

德国弗莱堡大学	嵌入式系统工程 · 硕士	2025.10 – 至今 Data Converters; RF and Microwave Circuits (1.3/1)
德国汉诺威莱布尼茨大学	电子信息 · 本科交换	2024.10 – 2025.06 Mixed-Signal Circuits (1.7/1)
西安电子科技大学	集成电路设计与集成系统 · 本科	2021.09 – 2025.06 模拟集成电路 (96/100)

项目经历概览



01	SAR / NS-SAR ADC 行为级建模 西安电子科技大学	MATLAB 搭建差分 SAR ADC 完整行为链路，并建模 CDAC mismatch、电荷注入、比较器 offset/noise 与 kT/C 噪声 FFT 评估 SNR / SFDR / THD； Error-feedback noise-shaping SAR。
02	DDA 压力传感器读出前端 德国弗莱堡大学	XFAB 0.35 μm CMOS：双差分放大器，并搭建闭环增益网络和 ADC 负载 DC gain 84 dB · GBW 4 MHz · 输入噪声 5.68 μVrms · 输出噪声约 0.68 LSB。
03	二级运放与带隙基准偏置 德国弗莱堡大学	XFAB 0.35 μm CMOS：采用 gm/ID 完成二级 Miller 运放尺寸设计及 PVT / Monte Carlo 优化，同时设计一阶带隙基准与偏置电流模块 100 dB · 27 MHz · PM 70° · SR > 15 V/ μs · σVOS 0.92 mV
04	SAR ADC 自举开关与比较器 德国弗莱堡大学	XFAB 0.18 μm CMOS：自举采样开关驱动 2 pF CDAC，并设计双尾流两级动态比较器 40 MS/s：ENOB 17.6 bit（低频） / 12.23 bit（近 Nyquist）；延迟 0.3 ns，噪声 0.16 mV。

Differential Difference amplifier 传感器读出前端电路设计与仿真



模块	结果
核心 DDA	双差分输入级、偏置支路、输出级 ; RC Miller 补偿
开环仿真	DC gain 84 dB · GBW 4 MHz
噪声分析	1 Hz–36 kHz 输入参考噪声 5.68 μVrms
闭环 + ADC 负载	输入参考噪声 9.57 μVrms ; 输出积分噪声 2.2 mVrms (约 0.68 LSB)

SAR ADC 自举采样开关与比较器设计



模块	结果
自举采样开关	驱动 2 pF CDAC; 预充电、栅极升压、输入相关 Ron、电荷注入与时钟馈通分析
采样性能	低频 ENOB ≈ 17.6 bit; 接近 Nyquist 频率 ≈ 12.23 bit
动态比较器	双尾流两级结构; 1 GHz、CL = 100 fF 下延迟 ≈ 0.3 ns
噪声指标	输入等效噪声 $\sigma_{n,in} = 0.16$ mV