

电子科技大学

UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA

专业学位硕士学位论文

MASTER THESIS FOR PROFESSIONAL DEGREE



论文题目 一种带有自校准技术的高精度 SAR
ADC 的研究与设计

专业学位类别 电子信息

学 号 202122021419

作者姓名 王晗峰

指导教师 唐 鹤 教 授

学 院 集成电路科学与工程学院

分类号 TN453 密级 公开
UDC ^{注 1} 621.39

学 位 论 文

一种带有自校准技术的高精度 SAR ADC 的研究与设计

(题名和副题名)

王晗峰

(作者姓名)

指导教师 唐 鹤 教 授
电子科技大学 成 都
(姓名、职称、单位名称)

申请学位级别 硕士 专业学位类别 电子信息
专业学位领域 集成电路工程
提交论文日期 2024 年 4 月 1 日 论文答辩日期 2024 年 5 月 21 日
学位授予单位和日期 电子科技大学 2024 年 6 月
答辩委员会主席 _____
评阅人 _____

注 1: 注明《国际十进分类法 UDC》的类号。

Research and Design of a High-Resolution SAR ADC with Self-Calibration Technology

A Master Thesis Submitted to
University of Electronic Science and Technology of China

Discipline **Electronic Information**

Student ID **202122021419**

Author **Wang Hanfeng**

Supervisor **Prof. Tang He**

School **School of Integrated Circuit**

Science and Engineering

独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

作者签名： 王峰

日期：2024年5月24日

论文使用授权

本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，同意学校有权保留并向国家有关部门或机构送交论文的复印件和数字文档，允许论文被查阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索及下载，可以采用影印、扫描等复制手段保存、汇编学位论文。

（涉密的学位论文须按照国家及学校相关规定管理，在解密后适用于本授权。）

作者签名： 王峰

导师签名： 王峰

日期：2024年5月24日

摘要

作为连接现实世界和虚拟世界的桥梁，模数转换器（Analog to Digital Converter, ADC）广泛被应用于通信、测量与控制、信号处理等领域。其中，逐次逼近型模数转换器（Successive Approximation Register ADC, SAR ADC）因其功耗低、灵敏度高特点被视为研究重点。

现实中的多种非理想因素对 SAR ADC 的性能存在影响，其中，电容型数模转换器（Capacitive Digital-to-Analog Converter, CDAC）中的电容失配是影响 SAR ADC 实际性能的最主要因素之一，对 CDAC 的电容失配的有效校准可以提高 SAR ADC 的实际性能，具有重要的研究意义。

本论文设计了一款 16bit 1MSps 的 SAR ADC。本设计中的 CDAC 采用了三段分段式结构，减少电容数量，从而节省电路的面积与功耗。本设计中 CDAC 包含三个冗余位电容，冗余位电容的存在既可以用于高位比较纠错，还可以用于校准。本设计改良设计一种可配置逐次逼近逻辑电路来配合校准算法，该逻辑电路可根据不同工作状态改变配置，既可用于转换过程，也可用于校准过程，无需添加额外校准逻辑电路。SAR ADC 使用了一种数字前台自校准技术，该校准技术将 CDAC 的低位电容视为理想并将其作为校准 DAC 对高位电容进行多次量化并求平均值得到高位电容的真实权重，无需添加额外的校准 DAC。本设计中校准过程无需添加额外电路，提升性能的同时节省了电路的功耗与面积。测量得到的真实权重可用于 SAR ADC 的码字还原过程，最终提升性能。

本设计在 CMOS 180nm 工艺下实现，并进行流片验证。测试结果显示，当采样率为 1MSps，输入信号为 1KHz 的满摆幅的正弦波时，SAR ADC 的 ENOB 为 14.21bit，THD 为-100.08dB，SFDR 为 101.4dB。

关键词：逐次逼近型模数转换器，电容失配校准，数字前台校准，CDAC

ABSTRACT

As the bridge connecting the real world and the virtual world, Analog-to-digital converter (ADC) is widely used in communications, measurement and control, signal processing and other fields. Among all types of ADCs, the Successive Approximation Register ADC (SAR ADC) is regarded as a research focus due to its low power consumption and high sensitivity.

Various non-ideal factors in reality affect the performance of SAR ADC. Among them, the capacitance mismatch in the Capacitive Digital-to-Analog Converter (CDAC) is one of the most significant factors that affect the performance of SAR ADC. Effective calibration of the capacitance mismatch in CDAC can improve the actual performance of SAR ADC, which is of vital research significance.

In this thesis, a 16bit 1MSps SAR ADC is designed. In this design, a three-stage segmented CDAC structure is adopted to reduce the number of capacitors, thereby saving circuit area and power consumption. The CDAC in this design also uses three redundant capacitors which can be used for both comparison error correction and calibration. An improved configurable successive approximation logic circuit is used to complement the calibration algorithm. The logic circuit can change its configuration according to different operating states, and can be used for both conversion and calibration processes without the need for additional logic circuits. The SAR ADC uses a digital foreground self-calibration technique, it considers LSBs capacitances of CDAC as ideal and uses them as calibration DAC to measures the MSBs capacitance multiple times and the average value of the measurement results is considered as the actual weight of the MSBs capacitance, thereby the calibration also has no need for additional DAC circuit. In this design, the calibration does not require any additional circuits, improving the performance of SAR ADC while saving power and chip area. The actual weights of capacitors can be used in the codeword restoration process of SAR ADC, ultimately improving performance.

This design is realized under the CMOS 180nm process and verified by tape-out. The test results show that when the sampling rate is 1MSps and the input signal is a full swing sine wave of 1KHz, the ENOB of SAR ADC is 14.21 bit, THD is -100.08 dB, and SFDR is 101.4 dB.

Keywords: Successive Approximation Register ADC(SAR ADC), capacitor mismatch calibration, digital foreground calibration, CDAC

目 录

第一章 绪论	1
1.1 研究工作的背景和意义	1
1.2 SAR ADC 的国内外研究历史与现状	2
1.3 本论文的结构安排	5
第二章 模数转换器概述	6
2.1 模数转换器原理	6
2.2 模数转换器重要性能指标	7
2.2.1 静态性能指标	7
2.2.2 动态性能指标	9
2.3 常见模数转换器类型	11
2.3.1 快闪型 ADC	11
2.3.2 流水线型 ADC	12
2.3.3 Sigma-Delta ADC	13
2.3.4 逐次逼近型 ADC	13
2.4 本章小结	14
第三章 SAR ADC设计理论	16
3.1 采样保持电路	16
3.1.1 采样开关	16
3.1.2 沟道电荷注入	18
3.1.3 热噪声	19
3.1.4 时钟馈通效应	20
3.2 CDAC	21
3.2.1 CDAC 基本原理	21
3.2.2 分段式 CDAC	22
3.2.3 电容失配	23
3.3 比较器	24
3.3.1 比较器的结构	24
3.3.2 比较器的失调	25
3.3.3 比较器的噪声	26
3.4 异步 SAR 逻辑电路	27

3.5 本章小结	29
第四章 SAR ADC电路设计	30
4.1 SAR ADC 的整体设计结构	30
4.2 CDAC	32
4.2.1 三段式 CDAC	32
4.2.2 冗余位	33
4.2.3 LSB repeat 技术	35
4.2.4 无共模电压技术	37
4.3 比较器	38
4.3.1 积分型比较器	38
4.3.2 自动调零技术	40
4.3.3 比较器仿真	41
4.4 开窗式异步 SAR 逻辑	43
4.5 版图与仿真结果	45
4.6 本章小结	47
第五章 CDAC电容失配校准	49
5.1 数字前台校准技术	49
5.1.1 CDAC 非理想因素	49
5.1.2 校准原理与过程	50
5.1.3 模型仿真	53
5.2 校准电路实现	58
5.2.1 可配置异步 SAR 逻辑电路设计	58
5.2.2 校准仿真验证	59
5.3 芯片测试	62
5.4 本章小结	64
第六章 总结与展望	66
6.1 全文总结	66
6.2 后续工作展望	66
致 谢	68
参考文献	69
攻读硕士学位期间取得的成果	73

第一章 绪论

1.1 研究工作的背景和意义

随着数字信号处理能力的逐步提升,在数字域存储、处理与分析信号也愈发方便,无线通信设备、汽车电子和医疗设备等均因此获得了巨大的进步^[1]。模数转换器(Analog to Digital Converter, ADC)是一种将连续的模拟信号转变为离散的数字信号的电子元件^[2]。ADC 作为数字信号的关键获取工具,其性能常常决定了系统性能的上限。近年来,随着集成电路制作水平等相关技术的进步,ADC 向着高分辨率、高速、低功耗、小面积等方向持续发展。

ADC 有很多结构种类,常见的 ADC 结构有快闪型 ADC (Flash ADC)、流水线型 ADC (Pipelined ADC)、逐次逼近型 ADC (Successive Approximation Register ADC, SAR ADC)、Sigma-delta ADC 等等。不同结构的 ADC 有着不同的特点,例如,Flash ADC 可以达到很高的转换速度但是其分辨率较低;Pipelined ADC 同时具备较高的采样率和精度,但是其功耗一般较大;Sigma-delta ADC 精度很高但是采样速率较低。相比之下,SAR ADC 具有中高精度与中低水平的采样率,一般由数模转换器(Digital to Analog Converter, DAC)、比较器与逻辑电路组成,结构相对简单,这使得 SAR ADC 的面积小、功耗低,因此适用场合广泛多样^[3]。除此之外,一些包含 SAR ADC 的混合结构的 ADC,例如,Pipelined-SAR ADC、TI-SAR ADC 也有着不同程度的发展与应用^[4]。

近年来,CMOS 工艺水平持续发展,数字电路的速度和集成度快速提高,SAR ADC 由于数字逻辑电路比重较大,性能提升明显,同时因为其功耗低、面积小的特征成为了学术界与工业界的研究热点。目前,SAR ADC 向着高精度、高速、低功耗的方向发展,其中高精度 SAR ADC 的精度能够达到 16bit,在工业界有着广泛的应用场景。

基于电荷重分配原理的 SAR ADC 一般使用电容型数模转换器(Capacitive Digital-to-Analog Converter, CDAC),CDAC 同时应用于采样保持过程和转换过程。CDAC 在采样保持过程中的热噪声、CDAC 电容失配、CDAC 电容寄生、比较器的噪声和失调都是影响 SAR ADC 性能的重要因素。其中,CDAC 电容失配是引起 SAR ADC 非线性的最主要因素,电容失配是由于实际制造过程中的工艺偏差导致的电容实际值与理想值之间的偏差。在高精度 SAR ADC 中,CDAC 中电容数量更多,高段电容失配更大,失配引起的非线性影响更为严重,若不加处理,高精度 SAR ADC 的有效分辨率一般难以达到 12bit 以上^[5]。

对 CDAC 的电容失配进行校准,可以有效降低 CDAC 的非线性,从而提升 SAR ADC 的实际性能,因此有效的 CDAC 电容失配校准技术在高精度 SAR ADC 的开发中是不可或缺的。目前,高精度 SAR ADC 较为常见的电容失配校准方法有传统模拟自校准^[6]、数字校准等^[7]。

本论文中的 SAR ADC 采用了一种数字前台自校准方法,数字校准方法功耗低、面积小、成本低,该校准方法通过复用 CDAC 中的低段电容和 SAR 逻辑电路,对高段电容进行量化从而得到高段电容的真实权重,来完成对 CDAC 电容失配的校准。该数字前台校准方法可以有效校准电容失配,抑制非线性带来的影响,提高 SAR ADC 的有效分辨率、信噪比、总谐波失真、无杂散动态范围等性能,同时不需要添加额外的校准电路,节省了功耗与面积。

本论文将上述数字前台校准方法应用于高精度 SAR ADC 中,配合校准算法进一步设计并改动电路其它模块,达成高性能 SAR ADC 的设计,本论文拟解决以下的主要问题:

(1) 设计一款 16bit 1MSps 的 SAR ADC,根据指标合理设计 SAR ADC 各个模块:CDAC、SAR 逻辑、比较器等,仿真满足 16bit 1MSps 的设计要求。

(2) 在 16bit 1MSps 的 SAR ADC 上实现上述数字前台校准方法,设计合理的校准过程,设计修改电路来配合校准,验证其有效性。

1.2 SAR ADC 的国内外研究历史与现状

SAR ADC 的发展史可以追溯到 20 世纪 40 年代。1946 年,贝尔实验室的 J.C. Schelleng 首次将逐次逼近的原理应用于 ADC 中,提出了 SAR ADC 的结构并使用真空管进行了搭建^[8]。

1961 年, B.M. Gordon 设计出了第一款商用的 10bit 50KSps 的 SAR ADC,这款 ADC 同样采用了真空管实现,并且成为了首款商用的完整数据转换器产品^[9]。

1970 年代,加州大学伯克利分校的 J.McCreary 和 Paul Gray 等人首次提出了基于电荷重分布原理的 SAR ADC,这种结构一直沿用至今,并成为 SAR ADC 的主流结构形式^[10]。但受限于上世纪 CMOS 工艺的水平限制, SAR ADC 的精度与速度等性能都严重受限,发展速度缓慢。

21 世纪以来, CMOS 工艺进一步发展,采样速率受限于结构的 SAR ADC 速度逐渐提高,同时越来越多的低功耗中高精度应用场合使得 SAR ADC 重新走入大众视野。国外学术界中,各方研究者普遍利用 SAR ADC 功耗低、结构简单的特点,不仅在传统 SAR ADC 结构中逐步提升精度,还在积极开发复合结构的 SAR ADC,复合结构吸取不同 ADC 的特点,在提高 ADC 采样速率的同时降低功耗,突破 SAR

ADC 结构的束缚。表 1-1 列出了近年来部分学术界高水平期刊与会议中发表的 SAR ADC 相关论文。

表 1-1 顶级期刊与会议 SAR ADC 相关论文成果

文献	初始精度(bit)	采样率(MS/s)	SNDR(dB)	功耗(μ W)	FoM(fJ/step)
[11]	20	1	101.5	19700	202.75
[12]	16	1.6	86.6	8100	168.4
[13]	14	180	70.61	1300	179
[14]	7	4500	39.72	656	18.5
[15]	9	2800	51.8	1805	20.3
[16]	12	1000	65.3	3150	20.9
[17]	10	0.1	57.2	0.074	1.25
[18]	8	0.1	46.9	0.12	6.6
[19]	10	0.1	56.3	0.17	3.2

从上表中可以观察到，学术界中 SAR ADC 向着高精度、高速、超低功耗三个方向均有发展。其中，高精度 SAR ADC 普遍采样速率不高，结构一般较为传统，精度能够达到 16-18bit，同时由于电容位数较多，高精度 SAR ADC 普遍采用分段式 CDAC 以减小电容个数，减小面积的同时还可以增大单位电容的面积。高精度 SAR ADC 的设计中平衡面积与性能十分重要，单位电容的大小不仅直接影响电容的失配大小，其电容热噪声作为采样噪声也影响 ADC 的信噪比，因此在允许范围内要尽量提升单位电容的大小。

高速 SAR ADC 受 SAR ADC 自身结构的限制，在一个转换周期内要完成多次比较周期，提高采样率难度过大，而流水线型 ADC 采样速率较高但功耗过大。因此级联多个 SAR ADC 的 Pipelined-SAR ADC 应运而生，Pipelined-SAR ADC 结合了 SAR ADC 的低功耗与 Pipelined ADC 的高速，研究热度逐年提高。除此之外，应用了时间交织技术的 SAR ADC，即 TI-SAR ADC 也可以显著提高采样率，能够达到数 G 乃至数十 G 的采样速率。

超低功耗的 SAR ADC 是在 SAR ADC 本身结构简单、模块较少的基础上，牺牲 ADC 的采样率与分辨率，大幅减小 ADC 的面积，并同时在低压的工作环境下应用。此外，动态比较器的使用和电容网络开关时序的优化也可以进一步节省功耗。目前，超低功耗的 SAR ADC 甚至能够达到纳瓦级别。

除了国外的顶级会议与期刊外，国内的高校与科研院所也在积极进行相关科研与开发工作，2023 年，浙江大学设计了一款带有低通滤波器和输入 buffer 的 12 bit 20MSps SAR ADC，有效位数能够达到 11.39bit^[22]。国内关于 SAR ADC 的研究

水平对比国外领先水平还有相当的距离，顶级期刊与会议的论文较少，成熟产品数量也较少，还需要学术界与工业界继续研究追赶。

与学术界的论文相比，工业界中广泛生产应用的 SAR ADC 则一般是中高精度、较低采样率的产品，这类产品应用场景更加广泛，表 1-2 列举了亚德诺半导体在售 SAR ADC 产品及其性能指标。

表 1-2 亚德诺半导体 SAR ADC 相关产品性能

型号	初始精度(bit)	采样率(MS/s)	SNDR(dB)	功耗(μ W)	通道数
AD4032-24	24	0.5	108.4	10000	1
AD4858	20	1	97.2	45000	8
AD4698	16	1	93	8000	8
AD7617	14	2	85.3	12000	16
AD7388	12	4	73.8	18000	4
LTC2325-12	12	5	77	45000	4
LTC1288	12	0.0066	67	630	2
LTC1598L	12	0.01		480	8
LTC1096L	8	0.033		360	1

随着 SAR ADC 不断发展，SAR ADC 精度越来越高、速度也越来越快，但是高精度 SAR ADC 中 CDAC 的电容失配仍然是制约 SAR ADC 性能的最主要原因，电容失配校准技术也因此成为了相关研究中的关键。电容失配校准一般分为前台校准和后台校准，前台校准 ADC 一般有校准模式和工作模式两个工作模式，校准模式中对电容失配进行测量，工作模式中再对失配进行处理，前台校准无法在正常工作的同时校准；后台校准方法则可以在 ADC 正常工作的同时校准，两个过程互不影响。

1983 年，H.S.Lee 和 D.Hodges 等人首次提出了模拟传统电容失配校准技术^[6]，该方法是一种模拟前台校准，在校准过程中，在电路中添加的辅助校准 DAC 会对每一位的电容失配进行测量，并将失配测量值存储，随后在 ADC 工作时使用辅助校准 DAC 回补失配，由于辅助校准 DAC 的引入，该方法的缺点是电路面积大、功耗大幅提高、电路结构复杂。

2009 年，Liu Wenbo 等人在 TI-SAR ADC 中提出了一种数字后台校准技术，该方法使用一个准确的参考 ADC 并使用 LMS 算法对其它 SAR ADC 进行校准^{[20][20]}；2010 年，Liu 等人又提出了一种基于扰动信号添加的多通道 SAR ADC 校准方法，该方法利用了线性系统的可叠加性，同样是通过 LMS 算法来进行计算与校准^[7]，此类校准算法不仅对电路中数字逻辑电路部分的要求较高，对输入信号的要

求也较高；2017 年，Junhua Shen 等人提出了一种数字前台校准方法，该方法受限于低位电容至高位电容的误差累积^[21]。

本论文使用的电容失配校准方法是一种数字前台校准方法，复用分段式 CDAC 的低段电容和冗余位电容，将其视为理想电容并作为校准 DAC 对高段电容进行量化，量化结果经过处理即可视为高段电容包含电容失配的真实权重。该技术在校准模式中无需添加额外的校准 DAC 电路与校准逻辑电路，节省面积与功耗，同时对真实权重的处理还平均了低段电容的误差累积问题。

1.3 本论文的结构安排

本论文的结构安排如下：

第一章绪论：介绍本文的选题背景与研究意义，介绍 SAR ADC 的发展历史与特点，指出高精度 SAR ADC 的关键技术，即 CDAC 电容失配校准技术对高精度 SAR ADC 性能提升的重要性。

第二章模数转换器概述：介绍模数转换器相关基础知识，包括 ADC 基本原理、ADC 重要指标、常见 ADC 类型及其应用。

第三章 SAR ADC 设计理论：介绍 SAR ADC 的原理与结构，包括 CDAC、比较器、异步逻辑电路等。

第四章 SAR ADC 的电路设计与仿真：结合设计指标，计算并设计 16bit 1MSps SAR ADC 的电路模块，对各个模块分别进行仿真并最终进行整体仿真，详细介绍仿真结果。

第五章 CDAC 电容失配校准：介绍校准原理并结合非理想因素建模分析，具体介绍电容失配校准在 16bit SAR ADC 中的实现方法。

第六章总结与展望。

第二章 模数转换器概述

2.1 模数转换器原理

模拟信号在时域和幅度上是连续的，而数字信号则是离散的，模拟信号经过模数转换器的处理被转换为数字信号。如图 2-1 所示，模数转换的流程一般包括：抗混叠滤波、采样、量化。




图 2-1 模数转换过程

当采样频率低于信号中的最高频率的两倍时，采样后的信号会产生频谱重叠，从而无法恢复原始信号，因此为了防止频谱重叠的发生，在采样之前，需要使用合适的滤波器对输入的信号进行抗混叠滤波来消除高于采样频率一半的信号分量。抗混叠滤波器的设计要根据 ADC 采样频率以及输入信号来决定。

模拟信号在时域和幅度上是连续的，而量化过程是需要一定时间的，若不经过程序直接对模拟信号进行量化，在量化需要的时间内，信号幅度会持续变化，从而影响量化准确度。采样的目的是每隔固定时间截取模拟信号，使模拟信号在时域上变成离散信号。采样的频率也是 ADC 重要的指标之一，采样率越高，ADC 能处理的信号频率也越高。

量化与 ADC 的精度相关，假设 ADC 分辨率为 N bit，参考电压 V_{ref} 就被分成 2^N 个同等大小的信号幅度区间 Δ ，其计算公式如式(2-1)所示：

$$\Delta = \frac{V_{\text{ref}}}{2^N} \quad (2-1)$$

这个区间也称为最低有效位（Least Significant Bit, LSB），每个区间都由一个独特的数字码来代表，量化器的作用是判断当前信号幅度处于哪个区间，并输出对应的数字码，最终完成量化。当参考电压一致时，LSB 的大小代表 ADC 的精度高低，LSB 越小，ADC 的分辨率越高。经过量化过程处理的模拟信号在幅度上变成离散信号，结合采样过程，ADC 完成了模拟信号到数字信号的转变。

2.2 模数转换器重要性能指标

2.2.1 静态性能指标

ADC静态性能指标一般包括失调、增益误差、微分非线性和积分非线性。

2.2.1.1 失调

失调（Offset）指的是 ADC 的实际转换特性曲线底部起点与理想原点之间的距离，理想情况下，当输入信号幅度为 $0 \sim 1\text{LSB}$ 时，ADC 的对应输出码字也应该是 0。然而，在实际 ADC 的工作过程中，由于各种非理想因素的影响，当输入信号幅度为 $0 \sim 1\text{LSB}$ 时，ADC 的输出码字可能不为 0，实际与理想情况下模数转换器传输特性曲线原点的差值就被称作 ADC 的失调。失调在传输特性曲线中如图 2-2 所示，失调会对 ADC 的输入信号范围造成直接影响，失调过大会导致 ADC 发生失码，严重影响 ADC 的性能。




图 2-2 失调

2.2.1.2 增益误差

增益误差（Gain error）指的是 ADC 的实际转换特性曲线斜率与理想曲线斜率之间的差值，理想情况下，当模拟输入信号在满量程范围内变化时，ADC 的输出应该与输入信号成正比，即输出码字随输入信号的增大而线性增加，此时传输特性曲线的斜率可以视为 1。增益误差在传输特性曲线中的特性如图 2-3 所示，图中 ADC 增益误差小于 1，实际传输特性曲线斜率小于 1，ADC 最小量化步长变大，最终导致 ADC 输入信号范围变大。




图 2-3 增益误差

相反地，若增益误差大于 1，则实际传输特性曲线斜率也大于 1，会引起 ADC 输入信号范围变小。

2.2.1.3 微分非线性

微分非线性（Differential Nonlinearity, DNL）是在每个量化单位内，实际转换特性中数字码对应的输入信号范围与理想信号范围之间的差异。理想情况下，ADC 的转换特性应该是一条直线，即每个量化单位内的对应的输入范围大小应该是相等的。然而，在实际的 ADC 中，每个量化码字对应的输入范围大小可能会存在差异，这种差异就是微分非线性，如图 2-4 所示，实际量化步长与理想量化最小步长的差异就是 DNL。DNL 的计算公式如式(2-2)所示：

$$DNL(k) = \frac{\Delta(k) - \Delta}{\Delta} \quad (2-2)$$

其中， $\Delta(k)$ 为实际 ADC 进行模数转换时某个码字关联的输入信号范围大小，当某个码字对应的 DNL 达到 -1 时，说明 ADC 内该码字缺失。




图 2-4 微分非线性

2.2.1.4 积分非线性

与 DNL 相比，积分非线性（Integral Nonlinearity, INL）表示的是 ADC 实际传输特性曲线与理想传输特性曲线之间，在整个输入范围内累积偏差，其计算公式如式(2-3)所示：

$$INL(k) = \sum_{i=0}^k DNL(i) \quad (2-3)$$

可以观察到 INL 等于 DNL 的求和，如图 2-5 所示是 INL 在传输特性曲线中的表示，可以直观观察 INL 的定义，ADC 关注的一般是 INL 最大值，即实际曲线累计偏离理想曲线的最大值。




图 2-5 积分非线性

2.2.2 动态性能指标

ADC 的动态性能一般是通过对 ADC 转换结果进行快速傅里叶变换（Fast Fourier Transform, FFT）得到。

2.2.2.1 信噪比

信噪比（Signal-to-Noise Ratio, SNR）是频谱中所需信号功率与噪声功率的比率，计算公式如式(2-4)所示：

$$SNR = 10 \log_{10} \frac{P_{\text{signal}}}{P_{\text{noise}}} \quad (2-4)$$

其中 P_{signal} 为信号功率， P_{noise} 为噪声总功率，信噪比的单位为分贝（dB），信噪比越高说明混在信号中的噪声越小。

若 ADC 视为理想，则仅需要考虑量化噪声，则此时 SNR 可以表示如式(2-5)所示^[23]：

$$SNR = 10 \log_{10} \frac{A^2 / 2}{\Delta^2 / 12} = 10 \log_{10} (6 \cdot 2^{2N-2}) = 6.02N + 1.76 \quad (2-5)$$

其中 A 代表信号幅度，N 为 ADC 分辨率。

2.2.2.2 信噪失真比

除了噪声之外，ADC 的非线性还会引起谐波的产生，信噪失真比（Signal to Noise and Distortion Ratio, SNDR）则是频谱中所需信号功率除以噪声功率和谐波功率之和。其计算公式如式(2-6)所示：

$$SNDR = 10 \log_{10} \frac{P_{\text{signal}}}{P_{\text{noise}} + P_{\text{distortion}}} \quad (2-6)$$

其中 $P_{\text{distortion}}$ 为谐波总功率，SNDR 的单位同样为分贝。

2.2.2.3 有效位数

有效位数（Effective Number of Bits, ENOB）表示的是 ADC 实际能够达到的精度，计算公式如式(2-7)所示：

$$ENOB = \frac{SNDR - 1.76}{6.02} \quad (2-7)$$

结合式(2-5)，ENOB 的计算是将实际的 ADC 等效为一个精度为有效位数的理想 ADC，ENOB 直接反映了 ADC 对模拟信号细节的保持能力，单位为 bit。

2.2.2.4 总谐波失真

总谐波失真（Total Harmonic Distortion, THD）是 ADC 输出频谱中谐波总功率与所需信号功率之比，计算公式如式(2-8)所示，由于谐波的产生与非线性紧密相关，总谐波失真可以直接反应 ADC 的非线性。

$$THD = 10 \log_{10} \frac{P_{\text{distortion}}}{P_{\text{signal}}} \quad (2-8)$$

2.2.2.5 无杂散动态范围

无杂散动态范围（Spurious Free Dynamic Range, SFDR）衡量的是输入信号功率与 ADC 输出中最大杂散频谱分量功率的比值，反映了 ADC 在转换过程中，对于输入信号以外的杂散信号或噪声的抑制能力。计算公式如式(2-9)所示：

$$SFDR = 10 \log_{10} \frac{P_{\text{signal}}}{P_{\text{spur,max}}} \quad (2-9)$$

2.3 常见模数转换器类型

2.3.1 快闪型 ADC

快闪型 ADC（Flash ADC）的结构如图 2-6 所示，由电阻串、比较器、编码器三部分组成。其中，对于一个 N 位 Flash ADC，电阻串由 2^N 个相同阻值的电阻串联组成，将参考电压平均分割成 2^N-1 份，为比较器提供大小不同的参考电压；比较器与参考电压分别对应，因此需要 2^N-1 个比较器，比较器的负端分别连接电阻串提供的参考电压，正端连接输入电压，若输入电压大于当前比较器连接的参考电压，则输出为 1； 2^N-1 个比较器同时输出比较结果给编码器，结果经过编码器处理转换为 N 位二进制码，完成转换。




图 2-6 快闪型 ADC

由于 Flash ADC 一次比较周期即可输出所有比较结果，比较器速度越快，Flash ADC 采样率也可以越快，甚至可以达到数十 GS/s^[24]。但是又因为 Flash ADC 所需比较器数量随着精度提高呈指数上升^[25]，Flash ADC 不适合高精度应用场合。快闪型 ADC 常用于雷达、高速通信等领域。

2.3.2 流水线型 ADC

流水线型 ADC（Pipelined ADC）的工作原理是将输入信号进行采样后依次传输到各个流水线子级中，各流水线子级并行完成采样和量化，实现转换过程。Pipelined ADC 的结构如图 2-7 所示，由采样保持电路、多个级联的子级、Flash ADC 组成，其中每个子级均由采样保持电路、子 ADC、子 DAC 以及残差放大器组成。Pipelined ADC 的工作过程是采样保持电路对输入信号进行采样并将采样信号传输给第一级子级，子 ADC 会对采样信号进行量化并将量化码字传输给子 DAC，子 DAC 再量化码字进行数模转化并以模拟信号的形式输出，子 DAC 输出的模拟信号与采样信号作差得出信号差值。残差放大器对该信号差值进行放大操作后输入到下一个子级的采样保持电路中，后续重复操作。最后所有子级在完成上述操作之后均会产生数字码，每一级产生的数字码会进入数字逻辑电路，最后经过处理后输出。




图 2-7 流水线型 ADC

Pipelined ADC 结构中各级处于并行工作状态，而且 Pipelined ADC 的总转换速率取决于单一的流水线子级的转换速度^[26]，而与总的级数无关，这进一步提升了 ADC 的转换速度；与同样为并行结构的 Flsah ADC 相比，它极大地节约了芯片面积并降低了功耗，但是残差放大器的增益误差会引起 ADC 性能下降，需要级间增益校准技术来解决。Pipelined ADC 普遍能达到 14bit 精度以及 200MSps 以上的采样率^[27]，因此在视频等领域应用广泛。

2.3.3 Sigma-Delta ADC

Sigma-Delta ADC 的基本结构如图 2-8 所示，通常包括模拟调制器、数字滤波器、抽取器。模拟调制器把模拟信号以远高于奈奎斯特频率的采样，并将其调制成方波形式的 PCM（Pulse Code Modulation）信号。PCM 波是一个频率固定占空比变化的波，通过比较信号和高频调制波产生。然后经过数字滤波，再通过抽取器对信号降采样处理，得到一个数字化的最终结果。数字滤波和降采样的目的是去除信号带宽外的高频噪声，并将 ADC 的输出速率降低至奈奎斯特频率。这一过程不仅提高了系统的信噪比，还扩大了动态范围。

由于降采样，Sigma-Delta ADC 牺牲了带宽换取了更高的分辨率，适用于高精度低速的应用场景，其精度甚至能够达到 24 位^[28]，普遍应用于测量低速变化的信号。




图 2-8 Sigma-Delta ADC

2.3.4 逐次逼近型 ADC

逐次逼近型 ADC（Successive Approximation Register, SAR ADC）的工作原理是基于二进制查找算法，对输入信号的幅度大小进行连续多次二分区间搜索，直至逼近输入信号幅度所在的区间，搜索区间随着转换的进行逐渐缩小，最终搜索区间大小为 ADC 的一个最小量化步长，完成转换。

如图 2-9 为 SAR ADC 的结构图，SAR ADC 主要由采样保持电路、数模转换器、比较器、逻辑电路和数字接口组成。采样保持电路在采样过程中对输入电压进行采样保存；而在转换过程中，DAC 则根据逻辑电路的控制用于产生不同大小的参考电压；比较器输入端分别连接采样保持电路和 DAC 输出端，用于判断输入电压与 DAC 输出电压的大小，并将比较结果输出给 SAR 逻辑电路并锁存；SAR 逻辑电路根据比较结果来控制 DAC 来改变输出大小；所有位比较结束后，比较器输出作为结果通过数字接口处理后输出。




图 2-9 逐次逼近型 ADC

SAR ADC 的特点是结构相对简单、模块少、面积小。逻辑电路与数字接口均是数字电路，功耗较低，CDAC 与比较器作为模拟电路贡献了大部分功耗，而动态比较器的使用大幅减小了静态功耗。

由于一个 N 位的 SAR ADC 在一个转换周期内至少要完成 N 次比较和 N 次开关转换，其采样速率受到一定限制，无法达到很高。SAR ADC 因其简单的结构和低功耗，在中等至高分辨率应用结构，特别是采样速率低于 5Msps 的应用中，具有显著的优势^[29]。随着 5G 技术、大数据、生物医学等领域的高速发展，对 ADC 的精度和功耗的要求也越来越高。传统的 SAR ADC 可能无法满足这些要求，因此，研究并设计更先进的 SAR ADC，如带有数字校准算法的高精度 SAR ADC，成为了目前的研究热点。

2.4 本章小结

本章介绍了模数转换器的组成结构、工作原理、静态参数指标、动态参数指标和数种成熟架构。首先，本章介绍了模数转换器的组成结构与工作原理，介绍了模数转换的流程，包括抗混叠滤波、采样、量化的概念与作用。其次，本章对模数转换器的静态参数指标与动态参数指标作了介绍，阐述了各个指标的定义与计算。最

后，本章还介绍了目前常见的几种模数转换器类型，描述了快闪型 ADC、流水线型 ADC、Sigma-Delta ADC 和逐次逼近型 ADC 的原理、结构、优缺点以及应用。

第三章 SAR ADC 设计理论

本章将逐个介绍 SAR ADC 中的采样保持电路、CDAC、比较器以及逻辑电路，阐述 SAR ADC 各组成模块的理论基础与设计技术，并对现实中 SAR ADC 中存在的非理想因素进行描述。此外，本章还根据 16bit 1MSps 的设计指标来分析每个模块的设计难点与设计关键。

3.1 采样保持电路

采样保持电路是 SAR ADC 中不可或缺的组成模块，其作用是对输入信号进行采样，保持输入信号在转换期间基本不变，以确保转换的精度。最基础的采样保持电路结构如图 3-1 所示，由模拟开关和保持电容组成，最简单的模拟开关由一个 MOS 管构成，MOS 管受栅极逻辑信号控制关断或者开启；当开关开启时，保持电容用于跟随模拟信号的电压，随后开关关断，保持电容会保持跟随的输入信号电压并将其输出，直至进行下一次采样。




图 3-1 采样保持电路

3.1.1 采样开关

最简单的采样开关仅由一个 NMOS 管或者 PMOS 管组成，以 NMOS 管为例，当开关导通时，NMOS 管的导通电阻随 V_{GS} 变化而变化，其计算公式如式(3-1)所示：

$$R_{on,N} = \frac{1}{\mu_n C_{ox} \frac{L}{W} (V_{DD} - V_{in} - V_{TH,N})} \quad (3-1)$$

其中 V_{in} 是输入信号电压, $V_{TH,N}$ 为 NMOS 的阈值电压。

当 V_{in} 升高时, NMOS 的导通电阻增大。又因为采样过程为电容充电过程, 电容充电的时间常数 $\tau = R_{on} C_s$, 采样电容一般保持不变, $R_{on,N}$ 随 V_{in} 变化幅度较大, 会导致对不同大小的输入信号采样时采样电容充电的时间常数不同, 完成采样所需时间也不同。输入信号较大时, NMOS 开关导通电阻较大, 而采样时间固定时采样电容充电的建立误差较大, 导致较大的非线性。

PMOS 的导通电阻计算公式如式(3-2)所示, 虽然 PMOS 的导通电阻同样受输入信号大小影响, 但 $R_{on,P}$ 与 $R_{on,N}$ 变化趋势相反, 输入信号越小, $R_{on,P}$ 越大。

$$R_{on,P} = \frac{1}{\mu_p C_{ox} \frac{L}{W} (V_{in} - |V_{TH,P}|)} \quad (3-2)$$

为解决这个问题, CMOS 传输门开关结构被广泛应用, 其结构如图 3-2 所示, 将 PMOS 管与 NMOS 管并联组成 CMOS 传输门开关。由于 CMOS 开关是两个 MOS 管的并联结构, 其导通电阻等于 PMOS 管与 NMOS 管导通电阻的并联值, 如式(3-3)所示:

$$R_{on,cmos} = \frac{1}{\mu_n C_{ox} (\frac{W}{L})_N (V_{DD} - V_{in} - V_{TH,N}) + \mu_p C_{ox} (\frac{W}{L})_P (V_{in} - V_{TH,P})} \quad (3-3)$$

对式 3-3 分析可知, 相对于单个 MOS 管组成的开关, CMOS 开关的导通电阻受输入信号影响减小, 甚至当 $\mu_n C_{ox} (W/L)_N$ 与 $\mu_p C_{ox} (W/L)_P$ 相等时, 导通电阻与输入电压无关。NMOS、PMOS、CMOS 传输门导通电阻随输入电压的变化曲线如图 3-3 所示, 无论输入电压怎么变化, CMOS 开关导通电阻大小始终在一个变化较小的区间内波动, 可以有效地抑制开关的非线性^[30]。




图 3-2 CMOS 开关电路




图 3-3 MOS 开关导通电阻随输入电压的变化曲线

3.1.2 沟道电荷注入

沟道电荷注入是一种在 MOS 器件中常见的问题。当 MOS 开关处于导通状态时，沟道区会形成电荷。在开关导通或关断的瞬间，这些电荷会流入或流出 MOS 开关，导致采样电容上存储的电压发生变化，从而引入误差。

开关导通时，以 PMOS 为例，沟道中积累的电荷量如式(3-4)所示：

$$Q = WLC_{ox}(V_{in} - |V_{TH}|) \quad (3-4)$$

其中 V_{in} 是输入信号，同时也是 PMOS 管的栅源电压。

这些积累在沟道的电荷会随机流入 MOS 的源极和漏极，假设这些电荷一半流入源极一半流入漏极，包含了注入采样电容的电荷采样电容上的电压大小如式(3-5)所示：

$$V_s = V_{in} + \frac{Q}{2C_s} = V_{in} \left(1 + \frac{WLC_{ox}}{2C_s}\right) - \frac{WLC_{ox}|V_{TH}|}{2C_s} \quad (3-5)$$

虽然看似沟道电荷注入引起的电压变化是固定的失调电压和增益误差，但是考虑到 MOS 管体效应的存在，阈值电压的真实表达式应该如式(3-6)所示：

$$V_{TH} = V_{TH0} + \gamma(\sqrt{2\phi_B + V_{SB}} - \sqrt{2\phi_B}) \quad (3-6)$$

V_{SB} 在 MOS 开关中与输入电压的大小近似，因此实际中受沟道电荷注入影响的采样电压与输入电压并非是一次线性关系，除了失调和增益误差之外还存在非线性，对 ADC 的性能存在很大影响。

由于 CMOS 传输门开关是由 NMOS 管与 PMOS 管并联组成，两种 MOS 管在导通期间沟道积累的电荷类型不同，因此注入的正负电荷可以相互抵消，可以缓解沟道电荷注入效应，但是实际中无法保证注入的正负电荷刚好抵消。

为了解决这个问题，下极板采样技术被应用于采样保持电路中。图 3-4 解释了下极板采样的过程，采样时，电容上极板通过开关 M_1 接共模电压，下极板通过 M_2 接输入电压，采样结束时， M_1 相对于 M_2 提前断开。虽然两个开关都存在沟道电荷注入效应，但是 M_1 源极一直连接共模电压，而栅极受逻辑电平控制，导通时为 V_{DD} 。因此，当开关导通时 M_1 的栅源电压是固定大小，为 $(V_{DD} - V_{cm})$ ，每次注入的电荷量也相对固定，固定的误差可以通过全差分采样进一步消除。 M_1 提前断开使得电容上极板悬空，此时再断开 M_2 ，则 M_2 产生的沟道电荷注入对采样电容上的电压不产生影响。




图 3-4 下极板采样

3.1.3 热噪声

热噪声源于导体中自由电子的不规则热运动，使得导体任意两点间发生电压的不规则变化。在采样过程中，采样开关有导通电阻，导通电阻会产生热噪声，如图 3-5 为采样保持电路热噪声等效模型。




图 3-5 采样保持电路热噪声等效模型

采样保持电路中导通电阻的噪声谱密度如式(3-7)所示:

$$\overline{V_{n,R_{on}}^2} = 4kTR_{on} \quad (3-7)$$

其中 k 为玻尔兹曼常数, T 为绝对温度。

根据图 3-5 还可以得到电阻热噪声的传递函数如式(3-8)所示:

$$\frac{V_{n,out}}{V_{n,R}}(s) = \frac{1}{1 + sR_{on}C_s} \quad (3-8)$$

结合噪声谱密度函数和传输函数, 可以计算得到导通电阻的热噪声总功率如式(3-9)所示^[31]:

$$\overline{V_{ns}^2} = \int_0^{+\infty} \overline{V_{n,R_{on}}^2} \left| \frac{V_{n,out}}{V_{n,R_{on}}}(j\omega) \right|^2 df = \int_0^{+\infty} \frac{4kTR_{on}}{1 + 4\pi^2 R_{on}^2 C_s^2 f^2} df = \frac{kT}{C_s} \quad (3-9)$$

由此可见, 虽然导通电阻产生了热噪声, 热噪声在频率特性上属于白噪声, 其特点是各个频段上的功率是一样的, 但其噪声总功率却与导通电阻大小无关。这是由于导通电阻与采样电容组成低通滤波器, 电阻大小不仅影响热噪声功率谱密度大小, 同时还影响带宽, 在有限的带宽内积分有限。因此在采样保持电路中, 减小采样热噪声的方法是提高采样电容的大小。

在本文精度为 16bit 的 ADC 中, 仅考虑量化噪声时, 信噪失真比应当达到 98dB, 因此信号功率与热噪声功率的比一定大于 98dB。本文设计的 SAR ADC 采用的基准电压值为 2.5V, 取信号功率与热噪声功率的比大于 102dB, 得到式(3-10):

$$10 \log \frac{P_{noise}}{V_n^2} = 10 \log_{10} \frac{A^2 / 2}{kT / C_s} \geq 102dB \quad (3-10)$$

取温度为 300K, 计算得到采样电容的最小值为 20pF, 然而又因为实际情况下 ADC 会存在多种非理想因素, 更大的采用电容能够帮助 ADC 容忍更多的非理想因素, 但采用电容过大又会提高电容充电的时间常数, 从而影响采样精度, 需要结合采样率共同考虑计算。

3.1.4 时钟馈通效应

由于 MOS 管栅极和源极之间、栅极和漏极之间存在寄生电容, 如图 3-6, 当 MOS 管作为开关时, 其工作状态随栅极电压变化, 而当栅极电压发生变化时, 两个寄生电容可能会耦合到源极和漏极, 即传输信号的两端, 引起输入信号的跳变。这个跳变大小与耦合电容的值相关, 若耦合电容值固定则可以将其视为固定的失调, 采用全差分结构很容易消除^[32]。




图 3-6 时钟馈通效应

3.2 CDAC

数模转换器有很多种类，SAR ADC 一般选取电容型数模转换器（Capacitive Digital-to-Analog Converter, CDAC），CDAC 是一种特殊类型的数模转换器，它利用电容的充放电特性来实现数字信号到模拟信号的转换，其速度快、功耗低、精度高等特点十分契合 SAR ADC 的需求。此外，由于 CDAC 是由电容阵列组成的，可以在采样过程中充当采样电容。CDAC 在高精度 SAR ADC 中十分关键，电容失配造成的非线性直接影响 SAR ADC 的实际性能，同时电容大小也影响采样热噪声的大小以及 ADC 的功耗与面积。

3.2.1 CDAC 基本原理

CDAC 是基于电荷重分配原理工作的^[33]，电容上下极板间的压差影响电容存储的电荷量，而当电容一侧极板悬空时，电容存储的电荷量不会发生变化。CDAC 通常由一组由二进制加权电容阵列组成。当数字输入信号发生变化时，电容阵列中的电容会进行电荷重分配，以产生相应的模拟输出电压。具体来说，当数字输入信号的某一位发生变化时，例如从 0 变为 1 或从 1 变为 0，与该位对应的电容会进行电荷的充入或释放。这个过程中，电容阵列中的其他电容也会发生电荷的重新分配，以保持整个电容阵列的总电荷量不变。

如图 3-7，以一个 3bit 单端 CDAC 为例，采样过程中，电容下极板均连接 V_{in} ，上极板连接 V_{cm} ，此时，电容上存储的总电荷如式(3-11)所示；采样结束时，电容上极板悬空，最高位电容下极板接参考电压，其余电容下极板连接地，此时电容上存储的总电荷如式(3-12)所示，根据电荷重分配原理， $Q = Q_1$ ，计算得到 V_p 大小如式

(3-13)所示；随后根据比较器结果通过 SAR 逻辑控制电容下极板开关，电容上极板的电位变化计算方法相同。

$$Q = (V_{cm} - V_{in}) \cdot 8C \quad (3-11)$$

$$Q_1 = (V_p - V_{ref}) \cdot 4C + (V_p - 0) \cdot 4C \quad (3-12)$$

$$V_p = V_{cm} - V_{in} + \frac{V_{ref}}{2} \quad (3-13)$$




图 3-7 3bit 单端 CDAC

3.2.2 分段式 CDAC

CDAC 一般由一组二进制电容阵列组成，随着 CDAC 位数的升高，高位的电容个数呈指数关系增大。在高精度 SAR ADC 中这个问题尤为明显，例如，在 16bit SAR ADC 中，二进制电容阵列的最高位需要的单位电容个数达到了 2^{15} ，这显然是难以实现的。

为解决高精度 CDAC 电容过多的问题，分段式 CDAC 结构被提出。以简单的两段式 CDAC 为例，其结构如图 3-8 所示，高段 CDAC 共 M 位与低段 CDAC 共 L 位之间由桥接电容 C_a 连接在一起，低段 CDAC 中的电容等效到高段 CDAC 中要满足权重仍然呈二进制关系排列^[34]，因此需要满足式(3-14)：

$$\frac{C_{Lt}}{C_u} = \frac{2^L - k}{k} \cdot \frac{C_a}{C_u} \quad (3-14)$$

其中 L 为低段 CDAC 位数， C_{Lt} 为低段 CDAC 电容总个数， k 为高段 CDAC 单位电容与低段 CDAC 单位电容的比。

除了两段式 CDAC 外，还有段数更多的三段式和多段式 CDAC，分段式 CDAC 的使用可以有效减少高精度 CDAC 所需要的电容个数，不仅可以大幅度减小 CDAC 的面积和电路功耗，还能增大单位电容面积，减小失配。但是分段式 CDAC 中，

桥接电容的失配和上下极板间的寄生、低段 CDAC 上极板随机寄生都会引起非线性，需要校准算法来解决。




图 3-8 两段式 CDAC

3.2.3 电容失配

由于工艺误差等原因，实际制造的 CDAC 中电容值与理想值会存在一定的偏差，这会使得在电荷重分配过程中，电荷无法完全准确地分配到各个电容上，从而导致输出电压的偏差。这种偏差会随着转换器的位数增加而累积，电容个数越多与理想电容之间的误差值也越大，在 CDAC 中，电容值大小一般代表对应的电容在 ADC 中所占的权重，电容失配造成的实际权重与理想权重之间的偏移会使得 ADC 的整体性能下降。

理想状态下的量化过程中，每个转换步长是相同大小的，而电容失配的存在会造成实际转换步长与理想值的偏差，这就造成了 DNL 的产生。电容的失配值服从均值为零、标准差为 σ 的正态分布^[35]；对于一个 N 位的不分段 CDAC，总电容值服从均值为 $2^N \cdot C_u$ ，标准差为 $\sqrt{2^N} \cdot \sigma$ 的正态分布。根据 DNL 的定义，SAR ADC 从 01……11 变换到 10……00 时 DNL 最大，由此可计算 DNL 的最大标准差如式(3-15)所示：

$$\sigma(DNL)_{\max} = \sqrt{2^N} \frac{\sigma}{C_u} \quad (3-15)$$

电容的失配数据与制作工艺直接相关，在设计电路之前要对所用工艺进行工艺评估，其中电容的失配标准差值可以通过对电容进行蒙特卡洛仿真得到^[36]。一般来说，电容越大，其失配越小，造成的非线性也越小，而有效的校准技术可以用小的电容实现高线性度。

3.3 比较器

比较器的作用是比较两个电压的大小，并输出一个表示比较结果的信号，表示结果的信号一般是数字逻辑电平。比较器的设计要迎合 ADC 的设计指标，例如，比较器的速度与 ADC 的采样率相关；比较器的分辨率则与 ADC 的精度相关；比较器的噪声直接影响 ADC 的有效位数，因此高精度高速低噪声的高性能比较器对 SAR ADC 的设计来说至关重要。

3.3.1 比较器的结构

最简单的比较器是由开环运算放大器组成的，其原理是通过开环运算放大器直接对输入压差进行放大。运算放大器的直流增益直接决定了比较器能处理的最小信号，即 ADC 的分辨率；此外，比较器的速度与运算放大器的带宽和压摆率直接相关^[37]。因此，为了实现高精度高速的比较器，必须提高运算放大器的直流增益和带宽，因此可以采取多级运放级联的结构。但是这种结构电路复杂、面积大、功耗大，与 SAR ADC 低功耗的设计理念相悖。

除此之外，锁存器（Latch）也可以作为比较器，其结构是两个运放首尾相连，连续放大输入信号，构成正反馈，直至输出达到逻辑电平。由于正反馈的作用，锁存器构成的比较器速度较快、结构简单、电路面积小，但是锁存器比较器的问题是失调较大，而且比较结果受噪声影响极大，不适合应用在高精度的场合。

为搭建适合 SAR ADC 的高性能比较器，结合上述两种结构，如图 3-9 所示，为预放大器和锁存器共同组成的比较器结构。




图 3-9 预放大器+锁存器比较器结构

这种结构结合了开环放大器的高增益、锁存器的高速和低功耗，既满足了 SAR ADC 对比较器分辨率、速度等性能的需求，还降低了功耗。对于高精度 SAR ADC，

预放大器一般由低噪声、高增益的开环放大器组成，16 位 ADC 对放大器增益的需求较大，可以考虑两个放大器级联来扩大增益。在一个比较周期中，首先由预放大器对输入信号 $V_p - V_n$ 进行放大，预放大器的增益要求当输入压差是一个 LSB 时，输出压差能够让锁存器在剩余的比较周期时间内输出达到数字逻辑电平；经过预放大的信号输入至锁存器进一步放大到逻辑电平，完成比较。

3.3.2 比较器的失调

比较器失调的影响是，当输入信号接近零时，比较器可能无法正确判断其极性，如图 3-10 所示，当比较器输入 $V_p - V_n$ 达到一定值时才能进行判断，这个值就是比较器的失调。比较器的失调一般是工艺制作的过程中存在的器件不匹配引起的，例如，输入对管阈值电压不匹配、MOS 管尺寸不匹配等等^[38]。在预放大器+锁存器的结构中，锁存器输入端的失调也会反映到比较器输入端，比较器输入端等效失调如式(3-16)所示：

$$V_{os} = V_{os,amp} + \frac{V_{os,latch}}{A_v} \quad (3-16)$$

其中 A_v 为预放大器增益， $V_{os,amp}$ 与 $V_{os,latch}$ 分别是预放大器和锁存器的输入失调电压。




图 3-10 比较器失调

比较器的失调会引起 ADC 精度下降，因此消除比较器失调的技术对高精度 SAR ADC 来说尤为重要。利用电容存储和抵消失调是最常用的办法，一般分为输入失调消除技术和输出失调消除技术，其中，输入失调消除技术需要在比较器输入端接入电容，处于比较器输入端的电容热噪声的存在会直接增大比较器输入噪声，因此在 SAR ADC 中一般采用输出失调消除技术。本设计为达到高增益预放大器拟

采用两级级联放大器，并在每一级放大器的输出端使用输入失调消除技术以获得低失调、低噪声、高增益的比较器设计。

3.3.3 比较器的噪声

比较器的噪声一般分为 MOS 管的噪声与回踢噪声，其中，MOS 管的噪声包含热噪声与闪烁噪声。在 SAR ADC 的设计中，一般关注比较器等效输入噪声^[39]，如图 3-11 所示，在预放大器+锁存器的结构中，预放大器提供了足够大的增益，因此将锁存器噪声等效到比较器输入端时很小，比较器等效输入噪声主要的来源是预放大器的放大对管。




图 3-11 比较器噪声

MOS 管热噪声产生来源是沟道打开时，沟道中存在的载流子会进行不可避免的无规则运动，从而产生噪声，这个噪声可以等效为白噪声，其功率谱密度如式(3-17)所示：

$$\overline{V_n^2} = \frac{4kT\gamma}{g_m} \quad (3-17)$$

其中 g_m 为 MOS 管的跨导，而 γ 是一个与工艺相关的参数，在长沟道器件中约等于 2/3，在短沟道器件中会大于 2/3。

MOS 管的闪烁噪声的功率谱密度如式(3-18)所示：

$$\overline{V_n^2} = \frac{K}{WL} \cdot \frac{1}{f} \quad (3-18)$$

其中 K 是一个与工艺相关的参数， w 和 L 分别为 MOS 管的宽和长。因为闪烁噪声的功率谱密度与频率成反比，因此闪烁噪声又被称为 1/f 噪声。

比较器的回踢噪声是指比较器在比较阶段，其内部节点电压的快速变化通过寄生效应耦合到输入端，从而引入的噪声。这种噪声会导致比较器的分辨率降低，影响比较器的性能。具体来说，当比较器的再生节点电压发生快速变化时，这个变化会通过输入管的栅漏寄生电容和栅源寄生电容耦合到输入端。这种耦合作用会将内部节点的电压变化传递到输入端，从而干扰到输入信号，导致比较错误。

为提升比较器的精度，必须减小预放大器的噪声，最主要的是输入 MOS 管热噪声和闪烁噪声。因此，在设计中应该提高输入对管的跨导 g_m 并且适当增大 MOS 管的尺寸。但是，MOS 管尺寸过大会提高回踢噪声，因此要折中考量。

3.4 异步 SAR 逻辑电路

SAR ADC 有同步时序和异步时序两种逻辑电路，同步 SAR 逻辑结构如图 3-12 所示，同步逻辑由高频外部时钟控制，RST 信号把第一个移位触发器输出置 1，同时其他触发器的输出置 0，从而 D_{N-1} 也被置 1， $D_{N-2} \sim D_0$ 被置 0。转换周期到来时，在时钟信号 CLK 的控制下，上面一排触发器的输出依次变成高电平，从而下面一排的触发器输出依次置 1，同时它们各自的输出作为前一级触发器的时钟信号，因此 分别在被置位后根据比较器的输出结果 Comp，在下一个时钟上升沿再次触发得到 SAR 逻辑信号。




图 3-12 同步逻辑

对于 16 位采样率为 1MSps 的 SAR ADC 来说，在一个转换周期中至少要完成 16 次比较，假设采样相位占转换周期的一半，则外部时钟的频率至少要达到 32M，即比较器额外需要一个外部高频时钟。外部高速时钟不仅质量要求很高，时钟信号的传输还需要较大的功耗，而且，外部时钟的频率是相对固定的，难以根据 ADC 内部需求调整时钟延时。同步逻辑受比较器的传输延时和 CDAC 建立时间制约，最大工作频率也又这两种延迟的最差情况所决定。

异步 SAR 逻辑电路结构如图 3-13 所示，异步 SAR 逻辑模块也是由两组 D 触发器组成，这两组的功能分别为指针和寄存。图中的 *Valid* 信号是比较器比较工作完成后的信号标志，并且和同步逻辑不一样的是，异步逻辑只需要一个外部采样时钟，其原理是在芯片内部搭建一个时钟产生电路，时钟产生电路根据比较器的工作状态来调整信号，在电路内部产生高频时钟。




图 3-13 异步逻辑

内部产生的高频时钟不仅可以控制比较器工作，还可以控制第二排 D 触发器组成的锁存器对比较器结果 *Comp* 进行锁存，进而通过其它逻辑电路对 CDAC 电容下极板开关进行控制，因此在比较器比较结束后，还要预留一段延时给比较结果锁存和开关切换，这个延迟的时间与输入信号大小相关，同步逻辑中无法对每个比较周期的延迟分别设置，为了保证 ADC 正常工作只能按照最大的延迟来设置固定的延迟。与同步 SAR 逻辑不一样的是，异步 SAR 逻辑中的高电平保持时间是不一致的。每个高电平的保持时间都是由比较器比较工作结束后产生的反馈信号来控制，从而节省逻辑时序^[40]。

仅需要一个外部时钟的异步逻辑可以节省功耗，减小延迟。目前，SAR ADC 大多采用异步 SAR 逻辑。

3.5 本章小结

本章对 SAR ADC 的组成模块，包括采样保持电路、CDAC、比较器、SAR 逻辑，分别进行了介绍。首先说明了采样保持电路由采样开关和采样电容组成，并且介绍了非理想因素，包含沟道电荷注入、热噪声、时钟馈通效应；其次，阐述了 CDAC 的基本原理、分段式 CDAC 的构成以及 SAR ADC 最主要的误差来源电容失配；随后，说明了比较器的作用与原理以及比较器的失调与噪声；最后，介绍了 SAR 逻辑的两种类型同步逻辑与异步逻辑并分析其优劣。

第四章 SAR ADC 电路设计

在第三章中,对 SAR ADC 的模块组成与各个模块的设计理论分别进行了分析与介绍,在设计理论的基础上,本章将结合各种技术实现一款符合设计要求的 16bit 1MSps 的高性能 SAR ADC。

4.1 SAR ADC 的整体设计结构

本文设计的一款高精度 SAR ADC,在 180nm CMOS 工艺下实现,可以应用于医疗电子设备、消费电子设备、工业控制等领域。SAR ADC 的基本指标与设计要求如表 4-1 所示。

表 4-1 SAR ADC 指标与基本设计要求

指标	设计要求
分辨率	16 bit
最大采样率 F_s	1MS/s
参考电压 V_{ref}	2.5 V
差分信号输入摆幅	$5V_{p-p}$
有效位数 ENOB	>15 bit
总谐波失真 THD	<-105 dB
无杂散动态范围 SFDR	>105 dB

根据设计指标,若有效位数达到 15 bit,则 ADC 的 SNDR 至少要达到 92dB,结合式(2-5)、(2-6)、(2-7)可以得到式(4-1):

$$10\log_{10} \frac{V_{ref}^2 / 2}{P_{noise} + \Delta^2 / 12} > 92dB \quad (4-1)$$

其中 V_{ref} 为 2.5V, Δ 为 $5V/2^{16} \approx 76\mu V$, P_{noise} 为 ADC 总噪声功率,计算可得到 P_{noise} 应当小于 $1.49 \times 10^{-9} V^2$ 。

本文设计的 SAR ADC 的组成结构如图 4-1 所示, SAR ADC 主要由 CDAC、比较器、SAR 逻辑以及数字接口组成,此外,为了对 CDAC 进行电容失配校准,本文对 CDAC 以及 SAR 逻辑进行改动与调整,电容失配校准相关内容将在第五章进行详细介绍。

为了节省面积与功耗,本文采用无共模电压的三段式 CDAC, CDAC 中包含三个冗余位电容,不仅可以为 ADC 高位比较失误保留一定的空间,还可以配合数字前台校准技术的实现;此外,LSB repeat 技术的应用可以进一步减小 CDAC 噪

声，降低信噪比。总谐波失真和无杂散动态范围与 CDAC 的线性度关系密切，有效的校准可以改善非线性从而提升 ADC 的 THD 和 SFDR。CDAC 在采样过程中充当采样保持电路，对于采样率为 1MSps 的 ADC，一个转换周期为 $1\mu\text{s}$ ，采样时间设定为 400ns，则在 400ns 的时间内采样保持电路的建立误差应当小于 $\Delta/2$ ，此外，采样过程中还应用下极板采样技术消除沟道注入效应的影响。

比较器方面，本文采用预放大器加锁存器的结构设计高精度、低功耗的动态比较器。由于 CDAC 中包含三个冗余位，在 600ns 的转换时间内要完成至少 19 次比较，因此一个比较周期约为 30ns，即比较器速度要达到 33M 以上；而精度指标要求比较器能够分辨小于 $76\mu\text{V}$ 即一个 Δ 的输入电压。比较器失调和噪声方面，本设计应用自动调零技术减小比较器失调；CDAC 中参与采样的电容为单侧 20pF 左右，根据计算，可知比较器的噪声应小于 $32\mu\text{V}$ 。




图 4-1 SAR ADC 框图

逻辑电路方面，根据本文第三章相关的分析，本设计选用异步 SAR 逻辑电路对 SAR ADC 进行逻辑控制。此外，为减小功耗，校准过程复用异步 SAR 逻辑、比较器和 CDAC 低段电容组成校准 ADC 来实现，但因此，传统异步 SAR 逻辑电路无法满足校准过程的各种需求，本文设计了一种可以配置的异步 SAR 逻辑，关于校准电路的内容将在第五章中详细介绍。

4.2 CDAC

4.2.1 三段式 CDAC

本文中 CDAC 由 16 位比特位电容和 3 位冗余位电容共 19 位电容组成，分段式 CDAC 结构很适合用于实现高精度 CDAC，从第三章的内容得知，只有低段 CDAC 电容的上极板对地寄生电容并影响分段式 CDAC 的段间关系，低段电容越少，寄生电容也越小，CDAC 的段间误差也会越小。




图 4-2 三段式 CDAC 结构

若选取两段式 CDAC 结构，根据版图提取寄生参数，无论是低段有九位电容还是低段有八位电容，其寄生电容均很大，若继续减少低段电容位数就无法起到减

小面积的目的。为了消除沟道电荷注入效应的影响,采样过程采取下极板采样技术,CDAC 中最高段 DAC 中比特位共 256 个单位电容以差分的形式参与采样。根据热噪声要求计算,取单侧采样电容为 21pF,单位电容大小取 161fF,面积为 $9\mu\text{m}\times 9\mu\text{m}$ 。

本设计中,CDAC 采取传统差分开关切换方式,由于低两段 DAC 不参与采样,从采样开始到比较开始前,低两段 DAC 电容的下极板保持置位状态,即一侧的电容下极板接参考电压,另一侧电容下极板接地。

根据式(3-14)计算三段式 CDAC 低段的电容个数,对于最低段, L 取 4, k 取 1/2, C_{a2} 取 $2C_u$, 如式(4-2)所示:

$$\frac{C_{L42}}{C_u} = \frac{2^4 - 1/2}{1/2} \cdot \frac{2C_u}{C_u} = 62 \quad (4-2)$$

同理计算次高段的电容个数, L 取 4, k 取 1, C_{a1} 取 $2C_u$, 如式(4-3)所示:

$$\frac{C_{L41}}{C_u} = \frac{2^4 - 1}{1} \cdot \frac{2C_u}{C_u} = 30 \quad (4-3)$$

然而,最低段的所有电容等效到次低段时,相当于 1.9375 个单位电容,实际制作中无法在次高段制造 0.0625 个单位电容来补齐,这就导致了三段式 CDAC 的最高段与次高段之间存在一个固定的段间误差。这个误差在本设计中将通过数字前台校准技术来校准。

4.2.2 冗余位

冗余位技术最初由 F.Kutter 等人提出^[41],最初用于非二进制 CDAC 中,在二进制 CDAC 的基础上,减小比特位电容的个数并添加一位冗余位电容补齐,最终保证电容个数不变。虽然相对于二进制 CDAC 增加了一位电容,但是高位电容个数减小可以缩短高位建立时间,整体来说还是减小了转换时间。

在 N 位二进制 CDAC 中,建立时间的计算如式(4-4)所示:

$$t = \tau \cdot \ln(2^N + 1) \quad (4-4)$$

对于 16bit 的 ADC 来说,需要 11.1 个时间常数才能使得 CDAC 建立稳定在 $1/2$ 个 Δ ,建立时间的减少就意味着建立精度的下降,很有可能造成比较错误,在无冗余位的二进制 CDAC 中,一旦在高位发生比较错误,最终 CDAC 的输出电压与输入电压之间的压差会大于 1 个 Δ ,转换结果错误。

随后,二进制冗余位技术被 C.C.Liu 等人提出^[42],这种技术的结构是直接在某个比特位电容后添加一个相同大小的电容做冗余位,冗余位的存在可以容忍高位

电容一定量的比较错误，防止实际电路中 CDAC 的建立误差等非理想因素造成的比较错误。

如图 4-3 为二进制冗余位纠错，在 4 bit ADC 中添加一个权重为 2 的冗余位，在第二位比较出错以及未出错的两种情况下，ADC 均能准确输出输入电压对应的码字，但是由于冗余位电容的添加，CDAC 总电容数量增加，码字范围也从 0~16 变为-1~17，ADC 的最小步长减小，会略微降低输入信号的范围。




图 4-3 二进制冗余位纠错 (a)比较未出错；(b)比较出错

在本设计中，CDAC 中电容的理想权重从高到低为： $W_{ideal}(i) = \{32768, 16384, 8192, 4096, 2048, 2048, 1024, 512, 256, 128, 128, 64, 32, 16, 16, 8, 4, 2, 1\}$ ，包含三位冗余位，相对于无冗余位的二进制 16 位 CDAC，总权重为 67727，即可以容忍的高位失误为 2192 个 LSB，其对应的电压计算如式(4-5)所示：

$$V_{error} = \frac{2192}{67727} \times 5V \approx 161.8mV \quad (4-5)$$

这说明本设计中 CDAC 高 5 位的比较中，差分 CDAC 输出端压差绝对值在 161.8mV 之内发生比较错误都可以通过冗余位纠正。此外，本文采用三个冗余位的设计与校准算法相关，冗余位在校准中的用法将在第五章详细介绍。

4.2.3 LSB repeat 技术

对于高精度 SAR ADC 来说, 比较器噪声是限制精度的重要非理想因素, 但对于比较器来说, 降低噪声的代价是功耗成倍增加, 每增加 1 位分辨率, 抑制比较器噪声需要 4 倍的功耗^[43]。为了在不大幅增加功耗和额外复杂电路的情况下实现高分辨率 SAR ADC, 自适应跟踪平均技术 (Adaptive Tracking Average) 被提出, 其原理如图 4-4 所示, ADC 完成转换时, CDAC 输出应与输入信号电压相差 1 个 LSB 之内, 若比较器输入端压差落入比较器噪声范围内, 此时连续进行八次比较, 在比较器噪声和输出电压的影响下, 比较器输出结果随机分布, 对八次比较结果相加平均处理, 得到与 CDAC 输出相近的结果, 计算如式(4-6):

$$D_{\text{ave}} = \sum_{k=1}^M \frac{C_{\text{OUT}}[k]}{M} \quad (4-6)$$

其中 M 为重复比较次数, 图 4-4 中该结果为 0.375。由于最低位重复比较时 CDAC 输出保持不变, 需要 CDAC 输出与输入信号的差值小于 1 个 LSB 并处于比较器噪声范围内, 假如由于低位比较错误, CDAC 输出与输入信号的差值超过 1LSB, 这种方法便无法起效。




图 4-4 自适应跟踪平均技术

为解决这个问题, 本设计采用 LSB repeat 技术, 其结构是在权重为 1 的比特位电容后增加七个单位电容, 共进行八次 LSB 比较, 与自适应跟踪平均技术不同的是 LSB repeat 技术在 LSB 重复比较时会继续根据 SAR 逻辑电路控制来调整 DAC

输出，即“跟踪”比较器翻转阈值电压，其工作过程如图 4-5 所示。但这种“跟踪”过程在平均期间，每次 LSB 决策时 DAC 输出电压都会变化，不能通过相加平均的方法来处理。因此，定义一个变量 $D_{\text{dec}}[k]$ 来表示每次比较后每个 LSB 值，它们是根据比较器的输出来推导的，这个变量的定义如式(4-7)所示：

$$D_{\text{dec}}[k] = \begin{cases} C_{\text{out}}[k], & k = 1 \\ D_{\text{dec}}[k-1] + C_{\text{out}}[k-1] + C_{\text{out}}[k] - 1, & k > 1 \end{cases} \quad (4-7)$$

其中， $C_{\text{out}}[k]$ 为第 k 次 LSB 重复比较时比较器的输出结果，第一次比较时 $D_{\text{dec}}[1]$ 与比较器结果相同，从第二次比较开始 $D_{\text{dec}}[k]$ 的值由当前位比较器结果和前一位比较结果共同决定，若当前位比较器结果和前一位比较结果不同，则 $D_{\text{dec}}[k]$ 与前一位保持一致，若连续两次判断结果都为 1 或 0，则 $D_{\text{dec}}[k]$ 相比前一位分别加 1 或减 1，最终将 $D_{\text{dec}}[k]$ 相加平均完成处理。这种处理方法的原理是定义的变量 $D_{\text{dec}}[k]$ 表示的是当前 DAC 输出与开始 LSB 重复比较前的电位差距，假如由于噪声发生如图 4-5 的权重为 2 的电容比较错误，DAC 输出电位与比较器阈值的差距会大于 1LSB，在重复比较的最初几位比较过程中会把 DAC 的输出电压重新调整到比较器阈值附近的 1LSB 范围内，因此会出现连续的比较结果为 1 或者 0 的情况，经过如式(4-7)的计算，这种连续的变化会被定义的变量积累下来，计算结果为 2.125，经过平均后可以达到纠错的效果。




图 4-5 LSB repeat 技术

4.2.4 无共模电压技术

根据第三章中式(3-11)、(3-12)、(3-13)关于下极板采样电荷重分配的计算，不难发现，采样过程中采样电容上极板需要连接共模电压，而共模电压需要共模电压产生电路来提供。比较常见的共模电压产生电路包括单位增益 buffer、LDO、Bandgap 等，这些电路会产生更大的功耗并且占据更大的面积。

为了节省功耗与面积，CDAC 中参与采样的最高段 DAC 采取分裂式电容结构，以 3 位分裂式 CDAC 为例，如图 4-6 所示，每一位电容被平分成两份，采样相位中，采样电容下极板依旧连接输入电压，而上极板则一半连接参考电压一半连接地，此时采样电容上存储的电荷量如式(4-8)所示：

$$Q = (0 - V_{in}) \cdot 4C + (V_{ref} - V_{in}) \cdot 4C \quad (4-8)$$




图 4-6 3bit 分裂式电容




图 4-7 分裂电容采样时序

分裂式电容开关时序如图 4-7 所示，采样相位中 S_2 断开， S_1 与 S_3 闭合，由于采用下极板采样，采样相位结束时，采样电容上极板开关 S_1 首先断开，随后 S_2 闭合，分裂的电容上极板重新相连，最后 S_3 断开完成采样。

由于采样相位中一半采样电容下极板接参考电压，另外一半接地，根据电荷重分配的原理计算此时 CDAC 上极板电压如式(4-9)、(4-10)所示：

$$Q = (0 - V_{in}) \cdot 4C + (V_{ref} - V_{in}) \cdot 4C = (V_p - V_{ref}) \cdot 4C + (V_p - 0) \cdot 4C \quad (4-9)$$

$$V_p = (-V_{in} + \frac{V_{ref}}{2}) + \frac{V_{ref}}{2} \quad (4-10)$$

根据式(4-10)，无共模电压技术在采样结束时生成了大小为 $V_{ref}/2$ 的共模电压，在实际电路中，无共模电压技术的重点在于连接分裂电容上极板的开关。虽然采样过程中一半电容的上极板接高电位，一半接低电位，为减小开关电阻应当分别使用 PMOS 开关和 NMOS 开关，但由于结束采样时分裂电容的上极板要重新连接产生共模电压，因此应该使用互补开关减小开关电阻。

4.3 比较器

4.3.1 积分型比较器

根据第三章关于比较器的介绍与分析，本文采用预放大器加锁存器的动态比较器结构，为满足 16 位 ADC 的设计需求，前级预放大器需要提供足够大的增益，因此采用两级级联放大器结构。预放大器第一级的结构如图 4-8 所示， M_0 为尾电流源管； M_1 和 M_2 为输入对管， M_3 和 M_4 为共源共栅管； M_9 为重置开关，受重置信号控制，导通时将输出节点连接重置成同一电位；而负载则是由 M_5 、 M_6 、 M_7 、 M_8 搭建成的交叉耦合正反馈组成。

交叉耦合正反馈负载阻抗大小如式(4-11)所示：

$$R_z = \frac{2}{g_{m5,6} - g_{m7,8}} \quad (4-11)$$

其中 $g_{m5,6}$ 和 $g_{m7,8}$ 分别为 M_5 、 M_6 和 M_7 、 M_8 的跨导，在本设计中 M_5 、 M_6 、 M_7 、 M_8 尺寸相同，理想情况下其跨导也相同，理想阻抗可以达到无限大。

假设输入管 M_1 栅极电压大于 M_2 栅极电压， M_1 栅源电压小于 M_2 栅源电压，流经 M_2 的电流大于流经 M_1 的电流，由于交叉耦合正反馈负载极大， M_1 和 M_2 抽取的电流分别对两侧输出节点的寄生电容 C_{p1} 和 C_{p2} 充电，假设寄生电容大小相同，则该放大器的增益如式(4-12)所示^[44]：

$$A_{V1} = \frac{g_{m1,2}}{C_{p1,2}} \cdot t \quad (4-12)$$

其中 $g_{m1,2}$ 为输入对管 M_1 和 M_2 的跨导， $C_{p1,2}$ 为输出节点寄生电容大小。可以观察到放大器增益是一个与时间相关的数值，这是因为对电容充电可视为积分过程，第一级预放大器本质上是一个给电容充电的积分器，积分时间越长，输出压差越大，增益也越高。




图 4-8 第一级预放大器结构

为了得到足够的增益，预放大器采用两级放大器级联的结构，第二级放大器结构同样采用如图 4-8 所示的积分型放大器，对于本设计中 ADC 要求的 1M 的采样

速率，两级级联的积分型预放大器有着较为充足的积分时间对输出端的寄生电容充电，从而提升增益。

本设计中，锁存器采用传统两个反相器首尾相连的结构，如图 4-9 所示。锁存器除了加快比较速度之外，还起到了将预放大器的模拟输出结果转换为数字比较结果的作用，因此在图 4-9 的首位相连的反相器连接的是数字电平 DV_{DD} ；锁存器通过连接输出端的 CMOS 开关通路进行重置操作，在重置信号的控制下 CMOS 开关闭合即完成重置。




图 4-9 latch 结构

4.3.2 自动调零技术

在 SAR ADC 中，除了采样保持过程中会引入失调外，比较器也会由于工艺失配引入直流失调，为消除比较器失调，一般会使用自动调零技术（Auto Zeroing）。自动调零技术是在比较器的重置相位中将比较器失调信息存储在电容中，在比较器的比较相位中通过同一个电容对失调进行回补抵消^[45]。本设计采用的自动调零技术结构如图 4-10 所示，在比较器预放大器的输出端分别添加调零电容 C_{AZP} 和 C_{AZN} ，在比较器重置相位中存储在调零电容上的电位如式(4-13)所示：

$$V_O = A_v \cdot V_{off,in} \quad (4-13)$$

其中 A_v 为预放大器增益， $V_{off,in}$ 为预放大器输入端失调电压。

由于本设计中 16 位 ADC 对比较器的预放大器增益要求较高并且比较器预放大器是开环工作，经过放大器放大的失调电压如果过大，会引起放大器饱和。而本设计为满足 16 位 ADC 设计需求，采用两个放大器级联的结构来达到高增益，因

此单级放大器的增益并不会使输出端失调电压达到过大。本设计中第一级与第二级放大器输出端均应用了自动调零技术。

值得一提的是，自动调零技术的另一种结构是在比较器预放大器输出端添加调零电容，直接对放大器输入失调进行存储和回补消除。但是，对失调电压进行存储的过程也是采样保持的过程，也会产生热噪声，若在输出端进行自动调零，调零电容产生的热噪声会直接叠加在比较器输出端，降低 ADC 信噪比。因此输入自动调零技术需要调零电容足够大，根据式(3-9)的计算，为了保证调零电容的低热噪声，其大小甚至要比采样电容还要大，因此应选用输出自动调零技术。




图 4-10 自动调零技术

4.3.3 比较器仿真

对比较器预放大器的增益进行仿真，输入差分 $100\mu\text{V}$ 直流信号，积分时间设定为 10ns ，即速度设定为 50M ，在 tt 常温工艺角下仿真结果如图 4-11 所示，预放大器输出为 119.5mV ，足以达到锁存器翻转电压，满足 16 位 ADC 的增益需求， 50M 的速度足够满足 1MSps 的设计需求。

采用概率统计办法对比较器的噪声进行仿真，在 tt 常温工艺角下进行仿真，比较器输入压差扫描范围为 $-60\mu\text{V}$ 到 $60\mu\text{V}$ ，步长为 $5\mu\text{V}$ ，统计不同输入对应比较器结果为 1 的概率，对概率曲线进行拟合得到结果如图 4-12 所示，比较器输入参考噪声标准差为 $23.55\mu\text{V}$ 。




图 4-11 比较器增益仿真




图 4-12 比较器噪声概率拟合曲线

比较器的失调主要由工艺误差引起，一般通过蒙特卡洛仿真得到，在 tt 常温工艺角下进行后仿真，比较器输入端输入 $-200\mu\text{V}$ 到 $200\mu\text{V}$ ，步长 $10\mu\text{V}$ 的阶梯信号，记录比较器翻转时对应的输入电压。本设计中使用的比较器使用了自动调零技术减小失调电压，当自动调零技术关闭时，蒙特卡洛仿真结果如图 4-13 所示，失调均值为 $15.98\mu\text{V}$ ，标准差值为 $829.9\mu\text{V}$ ；当自动调零技术开启时，蒙特卡洛仿真

结果如图 4-14 所示，失调均值为 $-12.85\mu\text{V}$ ，标准差值为 $28.47\mu\text{V}$ ，自动调零技术的应用显著降低了本设计中比较器的失调电压。




图 4-13 比较器失调蒙特卡洛仿真（AZ 关闭）




图 4-14 比较器失调蒙特卡洛仿真（AZ 开启）

4.4 开窗式异步 SAR 逻辑

在 SAR ADC 的工作过程中，比较器速度、电容建立时间和逻辑电路的延迟都是限制 ADC 速度的重要因素。异步 SAR 逻辑是在电路内部产生高频时钟信号用于比较器结果的锁存和 CDAC 下极板开关的调整，逻辑电路的延迟一般指的是比较器产生比较结果到 CDAC 下极板开关完成置位所需要的时间。

开窗式异步 SAR (Window-Opening Asynchronous SAR, WOA SAR) 逻辑普遍用来降低逻辑电路的延迟时间, 开窗式异步 SAR 结构图 4-15 所示, 由高速窗口发生器和比较器结果锁存器两部分组成, 其中, 窗口发生器由 D 触发器组成, 比较器结果锁存器由 D 锁存器组成。

开窗式异步 SAR 逻辑的工作时序如图 4-16 所示, 所有的 D 触发器和 D 锁存器受共同的复位信号 $\overline{RST}$ 控制, 当 $\overline{RST}$ 为低时, D 触发器复位, 其输出经过如图 4-15 的或非门处理, 窗口信号 $Z\langle N \rangle$ 为高, $Z\langle N-1 \rangle$ 到 $Z\langle 1 \rangle$ 均为低。

当复位信号 $\overline{RST}$ 由低变高时, 由于 D 锁存器的时钟信号为高速窗口发生器产生的窗口信号, $Z\langle N \rangle$ 为高电平控制第一个 D 锁存器在比较器结果到来之前处于使能状态, 当比较器结果 OUT 到来时, D 锁存器能立即对比较结果进行锁存, $Q\langle N \rangle$ 与 $\overline{Q\langle N \rangle}$ 根据比较结果改变用于控制 CDAC 下极板开关。

随后, 比较器 RDY 信号到来, 窗口发生器在 RDY 信号的控制下使得 $Z\langle N \rangle$ 变低, 第一个窗口关闭, $Z\langle N-1 \rangle$ 变高, 第二个窗口打开, 在第二个比较结果到来之前提前将第二个 D 锁存器使能, 重复以上过程, 逐个产生高频窗口信号, 完成 SAR 逻辑控制。




图 4-15 开窗式异步 SAR 逻辑结构




图 4-16 开窗式异步 SAR 逻辑时序图

相比于传统异步 SAR 逻辑在比较器 *RDY* 信号到来之后才开始锁存比较结果的结构与功能，开窗式异步 SAR 逻辑缩短逻辑电路的延迟的原理是比较结果到来之前用于锁存结果的 D-latch 就已经处于使能状态，极大缩短了比较器结果到 CDAC 下极板开关转换的时间。

4.5 版图与仿真结果

本设计在 180nm CMOS 工艺下实现，电源电压为 3.3V，外部采样时钟频率为 1MHz，输入信号为幅值 2.5V、频率为 11kHz 的正弦波，对 SAR ADC 进行整体仿真并对 SAR ADC 输出进行 FFT 分析得到 SAR ADC 动态性能如表 4-2 所示。

表 4-2 SAR ADC 前仿真动态性能（无噪声）

工艺角	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
tt+27°C	15.46	95.00	94.84	109.33	-109.06
ss+125°C	15.53	95.54	95.26	111.61	-107.36
ss+-40°C	15.46	95.18	94.82	110.21	-105.74
ff+125°C	15.53	95.49	95.24	109.45	-107.91
ff+-40°C	15.52	95.66	95.17	109.37	-104.86

从无噪声的 SAR ADC 前仿真结果可以观察到, 在 tt 常温与四个极端工艺角下 ADC 的有效位数能达到 15.4 bit 以上, 信噪比高于 95dB, 无杂散动态范围大于 109dB, 总谐波失真普遍小于 -104dB。有效位数未能达到理想中 16 bit 的原因在 4.2.1 中介绍, 是三段式 CDAC 中第二段的结构偏差导致的, 这种结构偏差可以视为 CDAC 非线性通过校准算法进行校准。

在同样的仿真中加入瞬态噪声, SAR ADC 的输入信号为幅值 2.5V、频率为 11kHz 的正弦波, 其动态性能如表 4-3 所示。

表 4-3 SAR ADC 前仿真动态性能 (含噪声)

工艺角	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
tt+27°C	14.85	91.55	91.14	104.22	-101.67
ss+125°C	14.71	90.54	90.31	105.12	-103.10
ss+-40°C	14.99	92.33	92.00	107.96	-103.28
ff+125°C	14.72	90.50	90.36	104.66	-105.18
ff+-40°C	15.00	92.24	92.04	107.54	-105.46

从表 4-3 可以发现, 在仿真中开启瞬态噪声后, 不同工艺角的 ADC 性能均有下降, 有效位数下降 0.52 bit 到 0.82 bit 不等, 这是信噪比下降带来的直接影响, 无杂散动态范围与总谐波失真等性能也有下降, 本设计采用 LSB repeat 技术降低噪声, 开启 LSB repeat 技术后再进行同样的仿真, 其动态性能如表 4-4 所示。

表 4-4 SAR ADC 前仿真动态性能 (含噪声、开启 LSB repeat)

工艺角	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
tt+27°C	15.25	93.71	93.56	106.47	-108.14
ss+125°C	15.05	92.66	92.38	105.59	-104.40
ss+-40°C	15.38	94.68	94.35	108.71	-105.50
ff+125°C	15.04	92.64	92.32	105.48	-104.12
ff+-40°C	15.39	94.61	94.41	108.58	-107.64

从表 4-3 与表 4-4 的结果对比可知, LSB repeat 技术的应用可以不同程度的降低噪声, 提升信噪比, 开启 LSB repeat 技术后的 SAR ADC 在极端工艺角下有效位数能达到 15 bit 以上, 无杂散动态范围大于 105dB, 总谐波失真小于 -104dB。

SAR ADC 电路版图如图 4-17 所示, CDAC、比较器、异步 SAR 逻辑电路排版布局如图标注, CDAC 版图处于中间部分, CDAC 上方与侧面是异步 SAR 逻辑电路与时钟电路版图, CDAC 下方是比较器电路版图。




图 4-17 SAR ADC 版图

从 SAR ADC 版图提取寄生参数，对 SAR ADC 进行后仿真，输入信号仍为幅值 2.5V、频率为 11kHz 的正弦波，对输出信号进行 FFT 分析，SAR ADC 的动态性能如表 4-5 所示。

表 4-5 SAR ADC 后仿真动态性能（含噪声）

工艺角	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
tt	13.94	85.93	85.66	98.43	-97.60
ss	13.99	86.21	85.98	102.21	-99.76
ff	13.90	85.75	85.44	102.05	-100.21

由表 4-4 的数据可知，当考虑电容寄生对 CDAC 非线性影响时，ADC 性能下降非常明显，有效位数很难达到 14 bit，而且在后仿真中仅考虑了寄生电容，实际情况中还存在电容失配，使 ADC 的性能进一步下降，由电容失配和电容寄生引起的非线性需要校准技术来解决。

4.6 本章小结

本章首先表明了 16 bit 1MSps SAR ADC 的设计指标；随后，根据设计指标计算确认部分电路参数，并开始对 SAR ADC 电路各模块进行详细设计。在 CDAC 设计部分，采用带冗余位的三段式结构，应用 LSB repeat 技术降低噪声，并通过设计分裂式采样电容来实现无共模电压结构节省面积与功耗；关于比较器，采用预放大器加锁存器的结构，其中两级级联的预放大器提供足够的增益，锁存器负责将比较

结果转换为逻辑电平，此外，自动调零技术的应用有效减小了比较器失调；逻辑电路部分，采用了开窗式异步 SAR 逻辑电路，其优点是延迟较低，比较器输出结果到 CDAC 开关状态转变的时间间隔较短。最后，介绍了 SAR ADC 的版图布局，并对 ADC 核心电路进行了前仿真与后仿真。

第五章 CDAC 电容失配校准

CDAC 的线性度对 SAR ADC 的性能至关重要,结合第四章后仿真结果,CDAC 中除了电容失配外,电容寄生也会严重影响 ADC 的性能,为了提升 ADC 性能,本文采用一种数字前台校准技术。本章首先对校准技术进行分析与建模验证,随后对校准过程在电路中的实现进行阐述,最后通过仿真结果再次验证校准算法。

5.1 数字前台校准技术

CDAC 校准技术一般分为前台校准与后台校准,前台校准的基本思想是对电容失配等信息进行测量与存储,再通过其它方法对失配信息进行处理,提高 CDAC 的线性度;后台校准一般是基于后台算法,通过 LMS 算法等方式对失配信息进行处理。本设计结合电路面积、功耗、复杂度等多方面考虑,采用一种数字前台校准方法对第四章设计的 SAR ADC 进行校准。

5.1.1 CDAC 非理想因素

在校准算法设计与验证工作中,建立 SAR ADC 电路的行为级模型是有效且高效的方法,建立行为级模型的重点是模型与电路的高度统一,包括电路参数、时序等等,只有与电路高度一致的行为级模型的分析结果才对电路的设计有参考价值和指导性作用。本设计对 SAR ADC 进行行为级建模,在模型中添加非理想因素模拟实际中 ADC 可能存在的各种情况。

由于 SAR ADC 基于电荷重分配原理工作,在模型中,用 $V \cdot C$ 来代表电容开关切换后电荷存储与转换过程,还原 SAR ADC 中 CDAC 采样保持和转换的工作过程;用直接比较数值大小关系来代表比较器的比较过程;用循环函数来自动模拟转换周期的循环,以此来仿真电路中采样、比较、开关切换、电荷重分配、完成转换周期的全过程。

在模型中添加非理想因素来模拟实际情况,在本模型中,考虑的非理想因素包括 CDAC 电容的失配、CDAC 电容的寄生、比较器噪声、采样噪声、比较器失配。其中,电容的失配服从高斯分布,在模型中,设置单位电容的标准差并经过随机数处理后配置到各个电容中,来仿真真实电路中带有失配的电容阵列;比较器噪声、采样噪声同样通过设置标准差然后经过随机数处理后产生;比较器失配可通过在比较等式一侧添加固定的数值来模拟;电容的寄生可通过在 CDAC 电容值中添加固定的失配值来实现。模型中的非理想因素数值均根据电路仿真数据进行设置,并

在仿真数据得到的非理想因素数值基础上留有一定的裕度，保证模型仿真能包含电路的各种非理想情况。

首先，对大小为 161fF 的单位电容进行蒙特卡洛仿真，结果如图 5-1 所示，单位电容失配服从正态分布，可以得到单位电容的标准差如式(5-1)所示：

$$\frac{\sigma_{C_u}}{C_u} = \frac{290.105a}{161.195f} = 0.18\% \quad (5-1)$$

电容失配标准差在模型中设定为 0.3%。




图 5-1 单位电容失配蒙特卡洛仿真

电容寄生考虑电容上极板对地寄生和桥接电容上下极板间的寄生，根据第四章后仿真中 CDAC 寄生参数数据，比特位和冗余位电容对地寄生约为单位电容大小的 1%，模型中设定为 2%；桥接电容上下极板间的寄生为单位电容大小的 1%以下，模型中设定为 1%~2%随机取值。

噪声方面，根据第四章中关于比较器噪声的仿真，比较器噪声的标准差约为 28μV，模型中设定为 40μV。

5.1.2 校准原理与过程

本文采用一种数字前台校准技术对 CDAC 电容失配和段间误差进行校准，其校准原理是将 CDAC 的低段电容视为理想并将低段电容作为校准 DAC，与比较器和 SAR 逻辑电路组成校准 ADC，对高段中未被校准的电容进行量化。

由于传统的二进制 CDAC 中高位电容刚好等于所有低位电容之和，而在电容失配、电容寄生等非理想因素的影响下，高位电容的真实大小有可能超过低位电容之和，从而超过校准 DAC 的量化范围导致校准结果不准确。冗余位电容的引入可以保证校准 DAC 电容与冗余位电容大小之和大于被测电容，很好地解决这个问题。结合本文中 CDAC 的三段式结构，为了校准电容失配和电容寄生造成的偏差，将 CDAC 中最低段电容，包括 4 位比特位电容和 1 位冗余位电容，视为理想，权重为 $W_{\text{cal}} = \{16, 16, 8, 4, 2, 1\}$ ，冗余位权重为 16，首个被测电容是次高段电容的最后一位，即理想权重为 32 的电容，校准过程如图 5-2 和图 5-3 所示，具体步骤为：

第一步，如图 5-2 所示，在 ADC 的采样相位，高位电容下极板接参考电压，校准 DAC 中电容下极板接地，采样相位结束时，被测电容 C_6 下极板接地，其余电容下极板保持原状，完成对被测电容采样，根据电荷重分配计算此时 CDAC 上极板电位如式(5-2)所示：

$$V_p = V_{\text{cm}} + \frac{C_6}{C_{\text{total}}} \cdot (0 - V_{\text{ref}}) \quad (5-2)$$

第二步，如图 5-3 所示，进入转换相位，进行比较与量化，SAR 逻辑根据比较结果依次切换校准 DAC 下极板电容开关，比较器结果 $D_{\text{cal}} = \{D_5, D_4, D_3, D_2, D_1, D_0\}$ 锁存在异步 SAR 逻辑中。

第三步，对量化结果进行计算，计算结果如式(5-3)所示：

$$W_6 = \sum_{i=0}^5 D_{\text{cal}i} W_{\text{cal}i} \quad (5-3)$$

计算结果 W_6 视为被测电容 C_6 的真实权重。

为了保证真实权重的测量与计算不受噪声等非理想因素的偶然影响，针对被测电容 C_6 的校准过程第一步到第三步将重复多次，最终将多次重复得到的所有真实权重 W_6 相加平均得到 C_6 的最终真实权重 $W_{\text{real}6}$ ，完成当前位的校准。




图 5-2 校准过程采样相位




图 5-3 校准过程转换相位

在完成对电容 C_6 的校准后，将 C_6 添加到校准 DAC 中并在新的校准 DAC 中充当最高位电容，对应权重也更新为 $W_{\text{cal}} = \{W_{\text{real6}}, 16, 16, 8, 4, 2, 1\}$ ，使用更新后的校准 DAC 与校准权重以同样的方式对 C_6 进行校准，并依次完成 CDAC 中其余高位电容的校准工作。

然而，由于本设计是 16 位 ADC，最高位电容对应理想权重为 32768，根据工艺评估的结果，单位电容失配的标准差为 0.18%，根据分段式 CDAC 的 DNL 标准差计算本设计中高段电容贡献 DNL 的标准差如式(5-4)所示：

$$\sigma(DNL)_i = 2^L \cdot \sqrt{2^i} \cdot \frac{\sigma(C_u)}{C_u} \quad (5-4)$$

其中 i 代表高段电容的位数， L 代表低段电容的总段数，将 $i=15$ 和 $L=8$ 代入，结合式(5-1)，可以计算得到最高位电容贡献的 DNL 标准差为 83.41 LSB，远超过本设计在最低段添加的冗余位的权重，仅依靠最低段添加的冗余位电容无法保证校准 DAC 的量化范围大于被测电容。

为解决这个问题，本设计在 CDAC 次高段引入另外一个理想权重为 128 的冗余位电容，次高段的冗余电容在被低段电容校准过后加入校准 DAC 用于高段电容的校准，而最高段中理想权重为 2048 的冗余位电容作用仅为拓宽 4.2.2 中介绍的比较纠错范围，在被校准过后并不参与后续更高位电容的校准。

此外，本文中利用低位电容校准高位电容的校准技术虽然将低段电容视为理想，但实际中低段电容中仍然存在误差，这种误差会随着校准过程累计到高位电容的权重误差中，影响校准精度。假设本设计中校准 C_6 时校准 DAC 权重为真实权重 $W_{\text{cal,real}} = \{W_{\text{cal,real5}}, W_{\text{cal,real4}}, W_{\text{cal,real3}}, W_{\text{cal,real2}}, W_{\text{cal,real1}}, W_{\text{cal,real0}}\}$ ，这些权重可视为理想权重与误差值的和，如式(5-5)所示：

$$W_{\text{cal,real}i} = W_{\text{ideali}} + \Delta W_i (0 \leq i \leq 5) \quad (5-5)$$

其中 $W_{i,\text{ideal}}$ 代表理想权重, ΔW_i 代表真实权重与理想权重之间的误差值。

此时对第一个被测电容 C_6 的权重计算如式(5-6)所示:

$$W_6 = \sum_{i=0}^5 D_{\text{cali}} W_{\text{cal,reali}} = \sum_{i=0}^5 D_{\text{cali}} W_{\text{ideali}} + \sum_{i=0}^5 D_{\text{cali}} \Delta W_i = \sum_{i=0}^5 D_{\text{cali}} W_{\text{ideali}} + \Delta W_{6,0\sim5} \quad (5-6)$$

其中将测试 C_6 时由初始校准 DAC 中 $\Delta W_0 \sim \Delta W_5$ 引起的权重测量偏差定义为 $\Delta W_{6,0\sim5}$ 。

以此类推, 当 C_7 作为被测电容时, C_7 的权重计算如式(5-7)所示:

$$W_7 = \sum_{i=0}^5 D_{\text{cali}} W_{\text{cal,reali}} + D_{\text{cal6}} W_6 = \sum_{i=0}^6 D_{\text{cali}} W_{\text{ideali}} + \sum_{i=0}^5 D_{\text{cali}} \Delta W_i + D_{\text{cal6}} \Delta W_{6,0\sim5} \quad (5-7)$$

相似地, 将测试 C_7 时由初始校准 DAC 中 $\Delta W_0 \sim \Delta W_5$ 引起的权重测量偏差定义为 $\Delta W_{7,0\sim5}$, 又由于在本设计中校准 DAC 的首位电容是被测电容的一半, 因此校准过程中首次比较结果应为 1, 对式(5-7)进行整理得到式(5-8):

$$W_7 = \sum_{i=0}^6 D_{\text{cali}} W_{\text{ideali}} + \Delta W_{7,0\sim5} + \Delta W_{6,0\sim5} \quad (5-8)$$

当 C_8 作为被测电容时, 由初始校准 DAC 中 $\Delta W_0 \sim \Delta W_5$ 引起的权重测量偏差定义为 $\Delta W_{8,0\sim5}$, C_8 的权重计算如式(5-9)所示:

$$W_8 = \sum_{i=0}^7 D_{\text{cali}} W_{\text{ideali}} + \Delta W_{8,0\sim5} + \Delta W_{7,0\sim5} + 2 \cdot \Delta W_{6,0\sim5} \quad (5-9)$$

可以总结得到, 当 C_k 作为被测电容时, 其权重计算如式(5-10)所示:

$$W_k = \sum_{i=0}^{k-1} D_{\text{cali}} W_{\text{ideali}} + \Delta W_{k,0\sim5} + \sum_{i=6}^{k-1} 2^{k-1-i} \cdot \Delta W_{i,0\sim5} \quad (5-10)$$

根据式(5-10)分析得到, 低位权重误差会指数积累到高位权重中, 为了消除误差累积带来的影响, 本设计对校准后得到的真实权重进行归一化处理, 在保证比特位电容总权重和为 65535 的情况下将校准得到的权重按比例重新分配, 误差累积造成的影响也随着归一化操作平均到每个权重中, 大幅减小了偏差。

5.1.3 模型仿真

5.1.3.1 理想模型与非理想模型仿真

根据 5.1.1 对行为级建模以及非理想因素的分析, 使用 MATLAB 搭建 16 bit SAR ADC 模型, 在不引入任何非理想因素的情况下, 对 ADC 模型输出进行 FFT 分析, 结果如图 5-4 所示, 模型的有效位数为 15.44 bit, SNDR 为 94.7 dB, THD

为-107.14dB, SFDR 为 109.5dB, 与表 4-2 中前仿真中有效位数、无杂散动态范围、总谐波失真等性能均能够对应。




图 5-4 ADC 理想模型动态性能

为了验证校准算法的有效性, 在 MATLAB 行为级模型中搭建校准过程模型, 添加非理想因素, 对 ADC 模型输出进行 FFT 分析, 对比校准前后 ADC 模型的各项性能, 添加各类非理想因素后的 ADC 模型性能结果如图 5-5 所示, 带有非理想因素的 ADC 模型有效位数仅为 12.53 bit, SNDR 为 77.22 dB, THD 为-82.41 dB, SFDR 为 86.83 dB。




图 5-5 ADC 非理想模型动态性能

通过与图 5-4 的理想 ADC 模型动态性能对比可以发现，噪声、电容寄生、电容失配等非理想因素会严重影响 SAR ADC 的动态性能，非理想模型中噪声能量与谐波能量都很高，无法到达本文对 ADC 性能的需求。

5.1.3.2 校准算法模型仿真

经过校准后的非理想 SAR ADC 模型动态性能如图 5-6 所示，经过校准后的 ADC 模型有效位数为 15.01 bit，提升了 2.48 bit；SNDR 为 92.12 dB，提升 14.9 dB；THD 为 -104.37 dB，提升 21.96 dB；SFDR 为 105.95 dB，提升了 19.09 dB。本设计采用的校准算法可以有效提升 ADC 的性能。




图 5-6 ADC 非理想模型校准后的动态性能

为验证本文采用的校准算法的稳定性，对多组包含不同非理想因素的 SAR ADC 模型进行验证，对比校准前后 ADC 动态性能如表 5-1 和表 5-2 所示，表 5-1 为未经校准的 ADC 模型性能；表 5-2 为对应编号的 ADC 模型经过校准后的动态性能。

表 5-1 未经校准的 ADC 模型动态性能

组别	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
1	11.92	80.29	73.50	77.34	-76.98
2	12.50	86.35	77.01	81.12	-80.82
3	11.62	80.12	71.68	75.58	-74.36
4	11.70	81.42	72.19	78.55	-77.71
5	12.64	82.84	77.86	84.51	-88.55

表 5-2 校准后的 ADC 模型动态性能

组别	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
1	14.97	92.14	91.90	106.41	-104.58
2	14.96	92.06	91.84	105.98	-104.74
3	15.09	92.93	92.62	108.27	-104.11
4	15.02	92.46	92.20	105.93	-104.53
5	15.11	92.87	92.70	106.79	-106.84

按照组别对比校准前后的模型动态性能，各项动态性能均能够有不同程度的提升，校准算法可以较为稳定地提升 ADC 模型的性能，抵消模型中非理想因素造成的影响。

5.1.3.3 LSB repeat 模型验证

此外，本文还应用了 LSB repeat 技术减小噪声，进一步提升 ADC 的信噪比，在 MATLAB 行为级模型中，对 LSB repeat 技术同样进行了建模分析，令图 5-6 经过校准后的 ADC 模型开启 LSB repeat 技术，重新对模型输出进行 FFT 处理得到动态性能如图 5-7 所示，有效位数为 15.93 bit，提升 0.92 bit；SNDR 为 97.65 dB，提升 5.53 dB。




图 5-7 ADC 非理想模型校准后的动态性能（开启 LSB repeat）

同组非理想因素下，经过校准后的 ADC 模型开启与不开启 LSB repeat 技术的性能如表 5-3 与表 5-4 所示，LSB repeat 技术可以不同程度地降低 ADC 噪声，有

效位数提升大约 0.8~0.9 bit 左右, SNR 提升大约 6 dB 左右, LSB repeat 技术进一步提升 SAR ADC 的有效位数等性能。

表 5-3 未开启 LSB repeat 的 ADC 模型动态性能

组别	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
1	14.97	92.18	91.86	106.45	-103.26
2	15.02	92.40	92.20	106.32	-105.56
3	14.97	92.12	91.86	105.09	-104.08
4	15.01	92.57	92.11	106.44	-104.68
5	14.87	91.56	91.25	106.35	-103.92

表 5-4 开启 LSB repeat 的 ADC 模型动态性能

组别	有效位数(bits)	SNR(dB)	SNDR(dB)	SFDR(dB)	THD(dB)
1	15.83	97.47	97.03	110.51	-108.45
2	15.98	98.21	97.98	111.54	-110.78
3	15.98	98.33	97.94	114.60	-110.73
4	15.98	98.44	97.97	110.77	-107.87
5	15.94	97.90	97.71	114.92	-110.59

5.1.3.4 归一化模型验证

针对误差累积, 行为级模型在校准后均对权重进行归一化处理, 如图 5-8 所示为经过校准后的 ADC 模型对权重不进行归一化的性能。




图 5-8 校准后无归一化的 ADC 模型动态性能

ENOB 仅为 7.16, SNDR 为 44.88 dB, THD 为 -47.22 dB, SFDR 为 53.67 dB, ADC 动态性能崩溃的原因如图 5-9 所示, 未归一化的总权重超过 16 bit 限制导致输出波形削顶。




图 5-9 校准后无归一化的 ADC 模型输出波形

归一化不仅可以减轻误差累积造成的影响, 还保证了 ADC 整体权重符合 16 bit 的要求, 不会缺码、失码、减小输入信号范围。

5.2 校准电路实现

本文采用的数字前台校准技术的过程本质上是校准 DAC、比较器、SAR 逻辑电路组成的 SAR ADC 在进行模数转换, 其中校准 DAC 是由 CDAC 低段比特位电容和冗余位电容组成, 比较器和 SAR 逻辑可以复用 SAR ADC 原有电路, 在不添加任何额外电路的情况下在电路中实现了校准过程, 提升 ADC 性能的提升大幅节省了电路面积与功耗。

5.2.1 可配置异步 SAR 逻辑电路设计

从校准过程的描述中可以发现, 在对某一位电容进行校准时, 更高位的电容下极板开关处于锁定状态, 即不会根据比较器结果进行改变, 只有被测电容以及低位校准 DAC 电容的下极板开关会改变状态。而且, 最高段中理想权重为 2048 的冗余位权重仅被校准而不会作为校准 DAC 参与更高位电容的校准, 在更高位电容的校准过程中需要跳过最高段冗余位电容。每个被测电容均对应了不同的 SAR 逻辑电路需求, 仅依靠传统异步 SAR 逻辑无法完成。

因此,本文在传统异步时钟逐次逼近逻辑电路的基础上进行改良设计,搭建一种可配置的逐次逼近逻辑电路,电路结构如图 5-10 所示,将窗口发生器的窗口输出电路改为三输入或非门,添加一系列配置信号 $dac\langle N\rangle$ 到 $dac\langle 1\rangle$,当配置信号为 1 时,当前对应的窗口信号保持低电平,即没有窗口信号传递给锁存器,不会引起对应电容的下极板开关状态改变;当配置信号为 0 时,当前对应的窗口发生器正常输出窗口信号,提前使能锁存器,逻辑电路根据比较器结果切换对应的 CDAC 电容下极板开关。




图 5-10 可配置的开窗式异步 SAR 逻辑结构

可配置的异步 SAR 逻辑电路可以根据配置信号使 CDAC 中任一位电容控制进入关断状态或者使能状态,本设计根据 CDAC 结构和校准过程设计数字状态机,通过状态机对 SAR 逻辑电路进行配置,来满足 ADC 校准过程以及 ADC 正常工作过程中对逻辑电路的不同需求。

5.2.2 校准仿真验证

根据 5.2.1 搭建可配置异步 SAR 逻辑电路,在电路中进行校准过程的还原并通过仿真验证校准技术的有效性。如 4.2.1 所述,三段式 CDAC 本身设计结构存在段间误差,在不添加非理想因素的情况下电路仿真性能也无法达到理想的 16 bit,因此可以使用校准算法对段间误差进行校准。

对 CDAC 进行校准前仿真校准, 输入信号为幅值 2.5V、频率为 11kHz 的正弦波, 对不加噪声的 SAR ADC 进行整体仿真并对 SAR ADC 输出进行 FFT 分析得到 SAR ADC 动态性能如图 5-11 所示, 理想情况下经过校准后的 ADC 有效位数能够达到 15.96 bit, 总谐波失真能达到 -109.94dB, 无杂散动态范围能够达到 113.26dB, 经过校准的 CDAC 消除了 CDAC 段间增益误差, ADC 接近理想性能。




图 5-11 校准后 SAR ADC 前仿真动态性能 (无噪声)

对 4-5 中版图提取寄生参数, 对 CDAC 进行后仿真校准, 校准前后分别输入信号为幅值 2.5V、频率为 11kHz 的正弦波, 对输出信号做 FFT 分析, 校准前性能结果如图 5-12 所示。




图 5-12 校准前 SAR ADC 后仿真动态性能

校准后 ADC 性能如图 5-13 所示, 开启 LSB repeat 之后 ADC 性能如图 5-14 所示。




图 5-13 校准后 SAR ADC 后仿真动态性能 (LSB repeat 关闭)




图 5-14 校准后 SAR ADC 后仿真动态性能 (LSB repeat 开启)

在版图寄生的影响下, 未经校准的 ADC 后仿真有效位数为 13.94 bit, 校准后提升为 15.1 bit, LSB repeat 后进一步提升为 15.96 bit; ADC 未经校准时 THD 为 -97.9 dB, 校准后提升为 -103.25 dB, LSB repeat 后进一步提升为 -109.6 dB; ADC 未经校准时 SFDR 为 98.43 dB, 校准后提升为 106.19 dB, LSB repeat 后进一步提升为 113.28 dB。

5.3 芯片测试

如图 5-15 为测试 PCB 板，主要由参考电压产生器、时钟产生器、芯片底座、模拟电源、数字电源组成，参考电压产生器位于左半部分；时钟产生器位于下方；芯片底座位于中间部分；模拟电源与数字电源位于上方。




图 5-15 芯片测试 PCB 板

首先，测试芯片的噪底，测试时输入端悬空，抓取 SAR ADC 芯片的输出码字，如图 5-16 为输入悬空时 ADC 噪声统计直方图，对输出码字进行 FFT 分析如图 5-17 所示。噪声大小符合正态分布，标准差大小为 $46.63\mu\text{V}$ ；失调为 $153.6\mu\text{V}$ ，约等于 2LSB。




图 5-16 SAR ADC 噪声统计直方图




图 5-17 SAR ADC 噪声 FFT 分析

除了底噪，还对 SAR ADC 的动态性能进行测试，采用高精度音频源产生的频率为 1kHz 的正弦信号作为输入信号，抓取 SAR ADC 转换输出码字，对输出码字分别进行 FFT 分析，未经校准的 ADC 芯片动态性能结果如图 5-18 所示，经过校准后的 ADC 芯片动态性能如图 5-19 所示。




图 5-18 校准前 SAR ADC 芯片动态性能




图 5-19 校准后 SAR ADC 芯片动态性能

校准前后 SAR ADC 芯片动态性能对比如表 5-5 所示，未经校准的 ADC 芯片有效位数为 12.39 bit；SNDR 为 76.33 dB；THD 为 -88.56 dB；SFDR 为 90.39 dB。经过校准之后 ADC 芯片的有效位数为 14.21 bit，提升了 1.82 bit；SNDR 为 87.31 dB，提升了 10.98 dB；THD 为 -100.08 dB，提升了 11.52 dB；SFDR 为 101.40 dB，提升了 11.01 dB。

表 5-5 校准前后 SAR ADC 芯片动态性能对比

性能	校准前	校准后	提升
有效位数(bits)	12.39	14.21	1.82
SNR(dB)	78.12	87.90	9.78
SNDR(dB)	76.33	87.31	10.98
SFDR(dB)	90.39	101.40	11.01
THD(dB)	-88.56	-100.08	11.52

通过校准前后 SAR ADC 芯片动态性能对比可以发现，经过校准后，ADC 的动态性能均有不同幅度的提升，说明本文采用的校准算法对 ADC 的性能提升有一定的作用。

5.4 本章小结

本章对本设计中采用的数字前台自校准技术进行了说明与验证。首先，本章对 SAR ADC 中存在的非理想因素做仿真与分析，介绍了校准原理与过程，并使用

MATLAB 搭建 SAR ADC 行为级模型,在模型中添加非理想因素并对模型做校准,对比校准前后 ADC 模型的性能来验证校准算法的有效性;随后,为了在电路中实现校准过程,搭建可配置的异步 SAR 逻辑并对校准算法进行仿真验证;最后,建立测试平台,对芯片进行底噪以及动态性能的测试。

第六章 总结与展望

6.1 全文总结

本文首先介绍了模数转换器相关的基础知识，分析了各种 ADC 的优劣，随后详细介绍了 SAR ADC 的设计关键技术，设计了一款 16 bit 1MSps 的 SAR ADC，并采用一种数字前台校准技术对 CDAC 进行校准，对 ADC 电路与校准算法进行建模分析与仿真验证。

本文主要进行的研究工作如下：

(1)在 CMOS 180nm 工艺下设计了一款 16 bit 1MSps 的 SAR ADC，完成版图绘制与前后仿真，最终流片测试。本设计中为了节省面积并提升单位电容的大小，采用了三段式 CDAC 结构，每一段 CDAC 中包含一个冗余位电容，不仅为 ADC 高位比较纠错提供了足够的范围，还参与了校准算法在电路中的实现；本设计应用了预放大器加锁存器结构的比较器，满足 16 bit 1MSps SAR ADC 的设计需求，自动调零技术的使用也大幅降低了比较器的失调；本设计还采用了开窗式异步 SAR 逻辑减小开关控制信号传输延迟，进一步提升采样率。

(2)为了提升 ADC 的性能，本文应用了一种数字前台校准技术对 CDAC 中的电容失配、电容寄生等非理想因素引起的 ADC 非线性进行校准。为了验证校准算法的有效性，对 SAR ADC 进行行为级建模并根据仿真添加非理想因素，对比较校准前后的 ADC 动态性能，校准技术有效提升了 ADC 性能。

(3)在电路中实现校准算法，设计可配置的异步 SAR 逻辑电路并复用 CDAC 低段电容和比较器对高位电容的真实权重进行测量。校准算法的实现过程中没有引入额外的校准 DAC 与额外的校准逻辑电路。

(4)对本文中设计的 16 bit 1MSps 的 SAR ADC 进行流片测试，经过校准后的 ADC 有效位数为 14.21 bit；SNDR 为 87.90 dB，THD 为 -100.08 dB；SFDR 为 101.40 dB。

6.2 后续工作展望

本论文中设计的 SAR ADC 电路仍有需要后续改进与优化的地方，实际芯片测试与前后仿真结果略有差距，为了能够进一步优化 ADC 性能，还应该具体进行的工作与研究的问题如下：

(1)对电路版图进行调整，由寄生电容引起的 CDAC 段间误差在三段式 CDAC 中影响更为严重，可能导致高位电容超出校准 DAC 的量化范围。

(2)低段电容在校准中被视为理想，实际低段电容存在的失配也会影响校准的准确度，应对校准技术进一步优化。

(3)本设计中参考电压采用外部提供的方式，参考电压的噪声与准确度也会影响 ADC 性能，应设计片内高精度基准电压源。

(4)应关注更多工艺角下的 ADC 性能以及校准技术的仿真，验证更多的 PVT 情况。

致 谢

能够顺利度过三年的硕士研究生生活离不开教研室各位老师的帮助。首先感谢我的导师唐鹤教授对我的言传身教，无论在科研还是生活方面，唐鹤教授都为我树立了良好的榜样。

感谢章伟博士对我的帮助与教导，教会了我如何科研和工作。感谢黄灿灿工程师对我的工作指导。

感谢李兆江师兄三年以来科研上的指导与生活上的关照。感谢卞苓峰、陈素明、丁嘉豪、冯玮、冯昱淋、刘航、柳剑、梅胜德、叶啸雷、张启帆等同学的互相帮助。感谢三年期间帮助过我的所有师兄师姐。

感谢姜春阳同学七年的同窗友谊。感谢我的好兄弟邢伟凡的一路相伴。

最后，由衷感谢我的父母家人对我的支持，多年学业终结果生花，离不开父母家人的默默付出。

参考文献

- [1] Pelgrom B M. Analog-to-Digital Conversion[M]. Springer Netherlands, 2010.
- [2] Le B, Rondeau T W, Reed J H, et al. Analog-to-Digital Converters[J]. Signal Processing Magazine IEEE, 2011, 22(6): 69-77.
- [3] John W B: Analog-to-Digital Conversion, Engineering Satellite-Based Navigation and Timing: Global Navigation Satellite Systems, Signals, and Receivers: IEEE, 2016: 333-363.
- [4] 熊兴. 高速低功耗 Pipelined SAR ADC 关键技术研究与设计[D]. 电子科技大学, 2023.
- [5] Brooks, L., Hae-Seung, et al. Background Calibration of Pipelined ADCs Via Decision Boundary Gap Estimation[J]. Circuits and Systems I: Regular Papers, IEEE Transactions on, 2008, 55(10): 2969-2979.
- [6] Hae-Seung L, Hodges D. Self-calibration technique for A/D converters[J]. IEEE Transactions on Circuits and Systems, 1983, 30(3): 188-190.
- [7] Liu W, Huang P, Chiu Y. A 12-bit, 45-MS/s, 3-mW Redundant Successive-Approximation-Register Analog-to-Digital Converter With Digital Calibration[J]. IEEE Journal of Solid-State Circuits, 2011, 46(11): 2661-2672.
- [8] Schelleng J C. Code modulation communication system: US.
- [9] Gordon B M, Talambiras R P. Signal conversion apparatus, 1963.
- [10] Suarez R E, Gray P R, Hodges D A. All-MOS charge-redistribution analog-to-digital conversion techniques. II[J]. IEEE Journal of Solid-State Circuits, 1975, 10(6): 379-385.
- [11] Li H, Maddox M, Coin M C W, et al. A signal-independent background-calibrating 20b 1MS/S SAR ADC with 0.3ppm INL[C]. 2018 IEEE International Solid-State Circuits Conference - (ISSCC), 2018: 242-244.
- [12] Konno S, Miyahara Y, Sobue K, et al. A 16b 1.62MS/s Calibration-free SAR ADC with 86.6dB SNDR utilizing DAC Mismatch Cancellation Based on Symmetry[C]. 2020 IEEE Asian Solid-State Circuits Conference (A-SSCC), 2020: 1-2.
- [13] Hao J, Shen Y, Zhang J, et al. A 14b 180MS/s Pipeline-SAR ADC With Adaptive-Region-Selection Technique and Gain Error Calibration[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2024, 71(1): 16-20.
- [14] Wang Y H, Chang S J. A 7b 4.5GS/s 4× Interleaved SAR ADC with Fully On-Chip Background Timing Skew Calibration[C]. 2023 IEEE International Solid-State Circuits Conference (ISSCC), 2023: 16-18.

- [15] Zhao H, Zhang M, Zhu Y, et al. 17.1 A 2x-Interleaved 9b 2.8GS/s 5b/cycle SAR ADC with Linearized Configurable V2T Buffer Achieving >50dB SNDR at 3GHz Input[C]. 2023 IEEE International Solid-State Circuits Conference (ISSCC), 2023: 1-3.
- [16] Zhou Y, Xu B, Chiu Y. A 12-b 1-GS/s 31.5-mW Time-Interleaved SAR ADC With Analog HPF-Assisted Skew Calibration and Randomly Sampling Reference ADC[J]. IEEE Journal of Solid-State Circuits, 2019, 54(8): 2207-2218.
- [17] Kung C Y, Huang C P, Li C C, et al. A Low Energy Consumption 10-Bit 100kS/s SAR ADC with Timing Control Adaptive Window[C]. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018: 1-4.
- [18] Jeong S, Jung W, Jeon D, et al. A 120nW 8b sub-ranging SAR ADC with signal-dependent charge recycling for biomedical applications[C]. 2015 Symposium on VLSI Circuits (VLSI Circuits), 2015: C60-C61.
- [19] Tai H Y, Chen H W, Chen H S. A 3.2fJ/c.-s. 0.35V 10b 100KS/s SAR ADC in 90nm CMOS[C]. 2012 Symposium on VLSI Circuits (VLSIC), 2012: 92-93.
- [20] Liu W, Yuchun C, Szu-Kang H, et al. A 600MS/s 30mW 0.13 μ m CMOS ADC array achieving over 60dB SFDR with adaptive digital equalization[C]. 2009 IEEE International Solid-State Circuits Conference - Digest of Technical Papers, 2009: 82-83,83a.
- [21] Shen J, Shikata A, Fernando L, et al. A 16-bit 16MS/s SAR ADC with on-chip calibration in 55nm CMOS[C]. 2017 Symposium on VLSI Circuits, 2017: C282-C283.
- [22] 蒋南鸥. 12 位 20MS/s 低功耗逐次逼近型模数转换器研究与设计[D]. 浙江大学, 2023.
- [23] Tang X, Liu J, Shen Y, et al. Low-Power SAR ADC Design: Overview and Survey of State-of-the-Art Techniques[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2022, 69(6): 2249-2262.
- [24] Schvan P, Pollex D, Shing-Chi W, et al. A 22GS/s 5b adc in 0.13/ μ m SiGe BiCMOS[C]. 2006 IEEE International Solid State Circuits Conference - Digest of Technical Papers, 2006: 2340-2349.
- [25] Ayesh M M, Ibrahim S, Aboudina M M. A 15.5-mW 20-GSps 4-bit charge-steering flash ADC[C]. 2015 IEEE 58th International Midwest Symposium on Circuits and Systems (MWSCAS), 2015: 1-4.
- [26] 邓世杰. 14bit 250MSPS 流水线 ADC 关键电路设计研究[D].西安电子科技大学,2015.
- [27] Zhang Y, Yang L, Dang R, et al. A 14-bit 500-MS/s SHA-less Pipelined ADC in 65nm CMOS Technology for Wireless Receiver[C]. 2018 IEEE 2nd International Conference on Circuits, System and Simulation (ICCS), 2018: 91-94.

- [28] Johnston J E. A 24-bit delta-sigma ADC with an ultra-low noise chopper-stabilized programmable gain instrumentation amplifier[C]. 1999 Third International Conference on Advanced A/D and D/A Conversion Techniques and their Applications (Conf. Publ. No. 466), 1999: 179-182.
- [29] Zhang X, Fan W, Xi J, et al. A 14-bit 150KS/s SAR ADC with PGA for CMOS Image Sensor[C]. 2019 IEEE International Symposium on Signal Processing and Information Technology (ISSPIT), 2019: 1-5.
- [30] 朱樟明. CMOS 开关电容电路设计及应用研究[D]. 西安电子科技大学, 2003.
- [31] Pan S K. THERMAL NOISE ANALYSIS OF SWITCHED CAPACITOR NETWORKS[J]. IOSR Journal of Applied Physics, 2017(03).
- [32] Yingying C, Dongmei L, Zhihua W. A 16-bit 1MS/s 44mW successive approximation register analog-to-digital converter achieving signal-to-noise-and-distortion-ratio of 94.3dB[C]. 2013 IEEE International Conference of Electron Devices and Solid-state Circuits, 2013: 1-2.
- [33] Asada Y, Yoshihara K, Urano T, et al. A 6bit, 7mW, 250fJ, 700MS/s subranging ADC[C]. 2009 IEEE Asian Solid-State Circuits Conference, 2009: 141-144.
- [34] Maddox M, Chen B, Coln M, et al. A 16 bit linear passive-charge-sharing SAR ADC in 55nm CMOS[C]. 2016 IEEE Asian Solid-State Circuits Conference (A-SSCC), 2016: 153-156.
- [35] Petrovi V, Mezeni D E, Djuric R, et al. Analysis of Area Efficiency of 12-bit Switched-Capacitor DAC Topologies used in SAR ADC[C]. 4th International Conference on Electrical, Electronic and Computing Engineering IcETRAN 2017, 2017.
- [36] Haenzsche S, Henker S, Schuffny R. Modelling of capacitor mismatch and non-linearity effects in charge redistribution SAR ADCs[C]. Mixed Design of Integrated Circuits & Systems, 2010.
- [37] Advanced Tutorial on Analog Circuit Design, Advanced Tutorial on Analog Circuit Design: River Publishers, 2022: 1-4.
- [38] Bolt M, Cantatore E, Socha M, et al. Matching properties of MOS transistors and delay line chains with self-aligned source/drain contacts[C]. Proceedings of International Conference on Microelectronic Test Structures, 1996: 21-25.
- [39] 刘宇科. 一种带有电容失配校准技术的 SAR ADC 的研究与设计[D]. 电子科技大学, 2023.
- [40] Shuo-Wei Mike C, Brodersen R W. A 6b 600MS/s 5.3mW Asynchronous ADC in 0.13/spl mu/m CMOS[C]. 2006 IEEE International Solid State Circuits Conference - Digest of Technical Papers, 2006: 2350-2359.
- [41] Kuttner F. A 1.2V 10b 20MSample/s non-binary successive approximation ADC in 0.13/spl mu/m CMOS[C]. IEEE International Solid-state Circuits Conference, 2002.

- [42] Liu C C, Chang S J, Huang G Y, et al. A 10b 100MS/s 1.13mW SAR ADC with binary-scaled error compensation[C]. Solid-state Circuits Conference Digest of Technical Papers, 2010.
- [43] Miki T, Morie T, Matsukawa K, et al. A 4.2 mW 50 MS/s 13 bit CMOS SAR ADC With SNR and SFDR Enhancement Techniques[J]. IEEE Journal of Solid-State Circuits, 2015, 50(6): 1372-1381.
- [44] Shen J, Shikata A, Fernando L D, et al. A 16-bit 16-MS/s SAR ADC With On-Chip Calibration in 55-nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2018, 53(4): 1149-1160.
- [45] Enz C C, Temes G C. Circuit Techniques for Reducing the Effects of Op-Amp Imperfections: Autozeroing, Correlated Double Sampling, and Chopper Stabilization[J]. Proceedings of the IEEE, 1996, 84(11): 1584-1614.

攻读硕士学位期间取得的成果

- [1] 唐鹤, 王晗峰, 冯昱淋. 一种高精度逐次逼近型 ADC 的数字前台自校准方法: 中国, 发明专利, CN116938242A[P]. 2023-10-24.
- [2] 唐鹤, 冯昱淋, 王晗峰. 一种高精度低功耗的 CDAC 电路: CN116707529A[P]. 2023-09-05.