

CANDIDATE PROFILE • 2026 SUMMER SEMESTER

董展宇

模拟 / 混合信号 IC 设计

23 岁 · 浙江人
面向 ADC、模拟前端与高速接口方向的求职面试项目介绍



- Analog IC
- Data Converters
- Mixed-Signal
- Cadence Virtuoso / Spectre

教育背景

德国弗莱堡大学	嵌入式系统工程 · 硕士	2025.10 – 至今 Data Converters; RF and Microwave Circuits (1.3/1)
德国汉诺威莱布尼茨大学	电子信息 · 本科交换	2024.10 – 2025.06 Mixed-Signal Circuits (1.7/1)
西安电子科技大学	集成电路设计与集成系统 · 本科	2021.09 – 2025.06 模拟集成电路 (96/100)

PROJECT 01 • SENSOR INTERFACE



DDA 传感器读出前端电路设计与仿真



德国弗莱堡大学 · XFAB 0.35 μm CMOS

模块 / 方法	结果 / 贡献
核心 DDA	双差分输入级、偏置支路、输出级；RC Miller 补偿
开环仿真	DC gain 84 dB · GBW 4 MHz
噪声分析	1 Hz–36 kHz 输入参考噪声 5.68 μVrms
闭环 + ADC 负载	最大增益下：输入参考噪声 9.57 μVrms ；输出积分噪声 2.2 mVrms (约 0.68 LSB)

SAR ADC 自举采样开关与比较器设计



模块 / 方法	结果 / 贡献
自举采样开关	驱动 2 pF CDAC; 完成预充电、栅极升压、输入相关 Ron、荷电注入与时钟馈通分析
采样性能	低频输入 ENOB $\approx$ 17.6 bit ; 接近 Nyquist 频率 $\approx$ 12.23 bit
动态比较器	双尾流两级结构; 1 GHz、CL = 100 fF 下时钟到输出延迟 $\approx$ 0.3 ns
噪声指标	输入等效噪声 $\sigma_{n,in} =$ 0.16 mV