INDICE

- 2 0 LOGICA SEQ., FLIP, FLIP-FLOP, FFSR, CLOCK, FFSR LEVEL/EDGE TRIG., EFFETTI NEL TEMPO, REG.
- 8 1 MEMORIE E LORO GERARCHIE, LITTLE/BIG ENDIAN, SDRAM/DRAM, REG. CPU, PC, IR, EX. ISTR.
- 2 STACK, PUSH, POP, CHIAMATA A SOTTOPROGRAMMI, INTERRUPT, RISC VS CISC.
- 3 UNITA' DI CONTROLLO e OPERATIVA. REG. CPU, CICLO ESECUZIONE (fetch, decode, exec., etc..)
- 4 UNITA' DI CONTROLLO con LOGICA CABLATA; LOGICA CABLATA, MICROPROGRAMMAZIONE
- 5 STORIA LOGICA CABLATA & MICROPROGR., PRESTAZ. CPU, SPEEDUP, LEGGE AMDAHL
- 19 6 I/O, I/O MAPPED & MEMORY MAPPED, CONTROLLO PROG., HANDSHAKING, INTERRUPT VARI
- 7 DAISY CHAINING, DMA e CONTROLLER, PANORAMICA ARCH. X86, ISTRUZIONI ASSEMBLY
- 26 8/9 ES. DI PARALLELIZZAZIONE ATTIVITA' INDIPENDENTI; PIPELINE: 5 STADI + CRITICITA' VARIE
- 33 10 ARCHITETTURE PARALLELE, SISD, SIMD, MIMD, ARCH. MULTICORE, GPU

[0] LOGICA SEQUENZIALE


<u>CIRCUITO SEQUENZIALE</u> -> Circuito dove i valori dipendono anche da <u>valori precedenti</u> (quindi <u>STATO INTERNO</u>) e non solo dagli ingressi correnti, <u>a differenza di una rete combinatoria</u>.



INPUT F	STATO Q	NUOVO STATO Q'
0	0	0
0	1	1
1	0	1
1	1	1
		I


ESEMPIO <u>luce delle scale</u>:

è a 0, appena premo diventa e resta a 1 anche se smetto di premere l'interruttore




Se stato iniziale 0 e INPUT 0 → sempre STABILITA'


FLIP



DUE NEGAZIONI!

FLIP FLOP SR







IN CINTECI					
IN SINTESI					
R	Q				
0	Q				
0	1				
1	0				
1	X				
	R 0 0 1				

 $Flip\text{-}flop\ SR\ \ [\ \mathsf{modifica}\ |\ \mathsf{modifica}\ \mathsf{wikitesto}\]$

È il flip-flop più semplice dal punto di vista circuitale e fu anche il primo ad essere realizzato. La versione attiva alta ha due ingressi S (Set) e R (Reset, detto anche Clear) e due uscite Q e $\bar{\mathbf{Q}}$. È una rete sequenziale asincrona che si evolve in accordo alle seguenti specifiche: quando lo stato d'ingresso è s=0 e r=1 il flip-flop si resetta, cioè porta a 0 il valore della variabile d'uscita Q e a 1 la variabile d'uscita $\bar{\mathbf{Q}}$; quando lo stato d'ingresso è s=1 e r=0 il flip-flop si setta, cioè porta a 1 il valore della variabile d'uscita Q e a 0 la variabile d'uscita Q e a 0 la variabile d'uscita $\bar{\mathbf{Q}}$; quando lo stato d'ingresso è s=0 e r=0, il flip-flop conserva, cioè mantiene inalterato il valore di entrambe le variabili d'uscita. La combinazione s=1 ed r=1 non viene utilizzata in quanto instabile (il risultato dipende infatti da quale delle porte che compongono il circuito interno del flip flop viene commutata prima).










Esempi visti fin'ora:


HALF ADDER / FULL ADDER -> COMBINATORIA ASINCRONA

FFSR -> SEQUENZIALE ASINCRONA


Nei FFSR c'è il PROBLEMA del TEMPO:





Per risolvere ciò ci "affidiamo" al CLOCK:




FLIP FLOP SR LEVEL TRIGGERED









FLIP FLOP SR EDGE TRIGGERED




MOLTO COSTOSO IN TERMINI DI "PORTE"SINCRONIA NEL TEMPO





<u>REGISTRO</u>





[1] MEMORIE





CELLA: contiene un byte (8 bit, 256 elementi possibili)

WORD = PAROLA: n bit elaborati/trasferiti contemporaneamente (8/16/32/64)

oggi siamo qua

01001110011....

32 bit


12 3F AB 00 ESADECIMALE (4 bytes)

INTEL

BIG ENDIAN (a sx byte che vale di +) 12 3F AB 00


LITTLE ENDIAN (a sx

IG ENDIAN (a sx byte che vale di +) 12 3F AB 00 LITTLE ENDIAN (a sx byte che vale di -) 00 AB 3F 12



La <u>LETTURA</u> richiede che venga fornito l'indirizzo della cella da leggere e venga trasmesso alla memoria il relativo comando. In risposta la MEMORIA restituisce il contenuto della cella indirizzata.

La <u>SCRITTURA</u> richiede che venga fornito il dato e l'indirizzo della cella da scrivere e venga quindi trasmesso alla memoria il relativo comando.



+ PRESTAZIONI, + COSTO PRO CPU CACHE MEM. PRINCIPALE MEM. SECONDARIA

ISTRUZIONI

Le istruzioni sono salvate nella RAM.


La CPU, grazie ai registri, esegue un'<u>istruzione</u> alla volta.


Trasferimenti: $REG \leftarrow \rightarrow RAM \leftarrow \rightarrow I/O$

PC (Program Counter): [DOVE] Contiene l'<u>indirizzo della RAM</u> nella quale è salvata l'<u>istruzione</u> che si vuole eseguire.

IR (Instruction Register): [COSA] Una volta prelevata l'<u>istruzione</u> viene <u>messa in questo registro</u>, per poter essere analizzata dalla CPU.

PSW (Process Status Word): è un <u>registro</u> nel quale vengono salvati dei <u>bit detti flag</u> ognuno dei quali <u>rappresenta qualcosa che può essere successo durante le operazioni</u> (divisioni per zero, overflow, numero negativo etc).





ESECUZIONE ISTRUZIONE:

- FETCH (PRELIEVO)
 - 1) La <u>CPU</u> preleva l'<u>istruzione</u> dalla <u>RAM</u>. L'<u>indirizzo</u> al quale accedere è contenuto nel registro <u>PC</u>.
 - 2) L'<u>istruzione</u> viene copiata nell'<u>IR</u>.
- EXECUTE

La <u>CPU</u> interpreta l'<u>IR</u> e le <u>azioni</u> vengono gestite ed effettuate dall'<u>Unità Operativa</u> (grazie all'ALU, etc..).

AGGIORNA PC++ / ALTERO FLUSSO (es. tramite un IF)

[2] STACK

STACK (PILA)


Si usa la metodologia <u>STACK</u>, in memoria, per <u>evitare la ridondanza di registri</u> contenenti indirizzi di memoria [nel PC] (es. in un programma ad alto livello).

LIFO = Last IN First OUT


PUSH = "inserisco"

POP = "restituisco"

[inserisco ABCD, restituisco DCBA]



PUSH E = restituisco E




* [superutente; "RET. I" quando torno da un interrupt]

PROCESSORI



[3]

PARTI COMPONENTI di una CPU



La CPU è scomposta in due parti (sono RETI SEQUENZIALI SINCRONE):

UNITA' OPERATIVA

- Contiene le <u>reti logiche</u> per l'elaborazione (l'ALU, la quale effettua operazione logiche sui dati).
- Aggiorna il PSW (Present Status Word, il quale è un registro con bit che identificano "errori").
- Informa l'Unità di Controllo.

UNITA' DI CONTROLLO

- Gestisce istruzioni e comandi.
- <u>Interpreta il codice operativo</u> contenuto nelle istruzioni e lo <u>traduce in sequenze temporizzate</u> <u>di segnali di comando per l'UO</u>.

ALU: (Arithmetic Logic Unit) – Può essere considerata come una rete combinatoria con due ingressi e un' uscita. Contiene le reti che elaborano operazioni aritmetico/logiche.

BUS: Canale di comunicazione, sposto 1 word.

MAR: (Memory Address Register) – Contiene l'<u>indirizzo</u> della <u>locazione di memoria da leggere o scrivere</u>. Trasferimento sempre, tramite bus, <u>CPU → RAM</u>.

DTR: (Data Transfer Register) – Registro tramite il quale viene scambiata l'informazione tra RAM e CPU.

MMU: (Memory Management Unit) – Unità di gestione della memoria principale (RAM)

ESECUZIONE DELLE ISTRUZIONI:

PC → MAR

Il contenuto di PC viene trasferito in MAR.

RAM READ

Viene letta la RAM.

ISTRUZIONE → DTR

Il contenuto della cella indirizzata viene caricato su DTR.

DTR → IR

Il contenuto di DTR viene copiato su IR per essere presentato alla decodifica sull'U.C.

TIN = R2 R3 \rightarrow ALU

Se devo <u>sommare R2+R3 (in R1)</u>, <u>R2 viene trasferito su TIN</u>, <u>R3</u> viene presentato <u>via bus all'altro</u> ingresso di ALU.

ADD R1, R2, R3

Viene asserito il comando ADD all'ALU.

SOMMA → TOUT

L'output finisce in TOUT.


$TOUT \rightarrow R1$

TOUT finisce nel risultato, ovvero R1, tramite bus.

[4]

LOGICA CABLATA/MICROPROGRAMMAZIONE

LOGICA CABLATA



+ TABELLE → TEMPORIZZAZIONE (ogni tabella mi dice ciò che c'è da fare)

VELOCITA' MAGGIORE rispetto alla MICROPROGRAMMAZIONE


 $IR \rightarrow DECODING$


RIGA → corrisponde alla specifica istruzione

COLONNA → specifico comando (es. somma)

+ 0 CHE 1 ! (E' DIFFICILE FAR COMBACIARE TANTI COMANDI CONTEMPORANEAMENTE!)

+ ISTRUZIONI ? → Scrivere ROM diventa DELICATO (+ istruzioni comportano + decoder, e fare modifiche in corsa è quasi impossibile)






PROBLEMI LOGICA CABLATA:


- CRESCE (ROM, DECODER) AL CRESCERE DELLE ISTRUZIONI
- RIGIDA (0/1 nella ROM)
- NON SI PUO' CAMBIARE

L'unità di controllo <u>cablata</u> è un'unità che <u>utilizza unità logiche combinatorie</u>, dotate di un numero finito di porte in grado di generare <u>risultati</u> specifici <u>in base alle istruzioni utilizzate</u> per richiamare tali risposte. L'unità di controllo <u>microprogrammata</u> è un'unità che contiene <u>microistruzioni nella memoria di controllo per produrre segnali di controllo</u>.


Per apportare modifiche in un'unità di controllo cablata, l'intera unità deve essere riprogettata. Nell'unità di controllo microprogrammata, le modifiche possono essere implementate cambiando le microistruzioni nella memoria di controllo. Pertanto, l'unità di controllo microprogrammata è più flessibile.



MICRO PROGRAMMAZIONE



1 istr. CPU → tante microistruzioni che calcolano i comandi



[5]

STORIA LOGICA CABLATA/MICROPROGR.

STORIA

INIZI '60 → LOGICA CABLATA

ANNI '80 → CISC (programmi CORTI!) **MICROPROGRAMMAZIONE**

- Gestione delle istruzioni + flessibile


- Istruzioni + complesse

ANNI '80 → MEMORIE + GRANDI → RISC ADATTI!

COMPILATORI → OTTIMIZZAZIONE CODICE


Con i RISC si ha una struttura regolare e programmi semplici.

2000 → ARCHITETTURE PARALLELE



EXEC. di UNA ISTRUZIONE

PRESTAZIONI CPU



P1 (PROCESSORE 1) FREQ. ALTA * TANTI CICLI di CLOCK

P2 (PROCESSORE 2) FREQ. BASSA * TANTI CICLI di CLOCK IL RISULTATO POTREBBE ESSERE SIMILE!



SPEED UP / ACCELERAZIONE = TVECCHIO
TNUOVO


(VARIAZIONE)

INDICI

-	MIPS = MILIONI di ISTRUZIONI per SE	CONDO	
-	FLOATING POINT $\rightarrow M$ FLOPS	10 ⁶	FLOPS = OPERAZIONI FLOATING POINT AL SECONDO
	<u>G</u> FLOPS	10 ⁹	
	<u>T</u> FLOPS	10 ¹²	
	<u>P</u> FLOPS	10 ¹⁵	
	EFLOPS	10 ¹⁸	

LEGGE DI AMDAHL

Definita nel 1967 da Gene Amdalh, definisce accelerazione (speedup) il <u>rapporto</u> tra le prestazioni ottenute con un <u>miglioramento</u> e le prestazioni di <u>prima del miglioramento</u>.



SPEED UP =
$$\frac{1}{(FI + \frac{FU}{S})}$$
 = TNUOVO

Esempio:

- FU = 0.1 FI = 0.9 S = 2
SPEED UP =
$$\frac{1}{0.9 + 0.1/2}$$
 = $\frac{1}{0.95}$ = 1.05

IL COMPONENTE BENIFICIA 2X MA IL COMPLESSIVO POCO!

HA SENSO, QUINDI, MIGLIORARE LE ATTIVITA' CON FREQUENZA di UTILIZZO ALTA

(es. in un programma in c++ vado a migliorare i for)


PRESTAZIONI ELABORATORE

- MODELLI
- <u>SIMULAZIONI</u>
- <u>BENCHMARK</u> = programmi che "mixano" pezzi di codice tipici di applicazione

(panoramica tipica di quell'elaboratore)

→ lanciati su architetture diverse

[6] INPUT/OUTPUT



INPUT: TASTIERA, MOUSE, MICROFONO


OUTPUT: CASSE AUDIO, MONITOR, STAMPANTE

INPUT/OUTPUT: CHIAVETTA, DISCO, SSD, BLUETOOTH, RETE




Un dispositivo lavora in modo asincrono (rispetto alla CPU)







I/O MAPPED & MEMORY MAPPED



SINCRONIZZAZIONE CPU ←→ I/O


REGOLE








CPU LAVORA, VIENE AVVISATA QUANDO ARRIVA UN EVENTO!




- → CODICE INTEGRABILE con S.O.
- → NELLE ROUTINE per INT.




- CHI SOLLEVA L' INTERRUPT?
- CHIAMARE LA ROUTINE GIUSTA
- PRIORITA'
- UN INTERRUPT PUO' INTERROMPERNE UN ALTRO

INTERRUPT VETTORIZZATO



POCO GESTIBILE!






[7]

DAISY CHAIN, DMA CONTROLLER, ASSEMBLY

PRIORITA' INTERRUPT



Questo sistema di controllo, grazie alla priorità, fa parlare la CPU col giusto I/O.

CPU chiede "chi ha chiesto attenzione?" e vede l'I/O acceso ad 1 con priorità maggiore.

Quando finisce I'I/O in questione, questo va a 0 e la CPU va avanti a vedere qual è il prossimo 1.


Ma se arriva un interrupt più importante, la CPU "corre" lì, quindi vince sempre quello con priorità max.

Tanti dati da TRASFERIRE?

DMA CONTROLLER

Il DMA (Direct Memory Access, "accesso diretto alla memoria") di un computer è quel meccanismo che permette ad altri sottosistemi, quali ad esempio le periferiche, di accedere direttamente alla memoria interna per scambiare dati, in lettura e/o scrittura, senza coinvolgere l'unità di controllo (CPU) per ogni byte trasferito tramite l'usuale meccanismo dell'interrupt e la successiva richiesta dell'operazione desiderata, ma generando un singolo interrupt per blocco trasferito.

Il DMA, tramite il controllore di accesso diretto (DMAC), ha quindi il compito di gestire i dati passanti nel BUS permettendo a periferiche che lavorano a velocità diverse di comunicare senza assoggettare la CPU a un enorme carico di interrupt che ne interromperebbero continuamente il rispettivo ciclo di elaborazione.




<u>Invece che trasferire un byte alla CPU, gestire</u> l'interrupt e poi mandarlo alla RAM

VORREI


<u>Prendere tutto il blocchetto del file e trasferirlo</u> direttamente alla RAM







CPU nel frattempo può lavorare, ma non può usare il BUS perchè è impegnato, dovrà aspettare.



- IP = Instruction Pointer (sarebbe il Program Counter)
- CS = Segmento
- DS = Data Segment

ISTRUZIONI ASSEMBLY (i numeri sono in complemento a 2)

- INC AX (1 byte): incremento il registro AX (e IP viene incrementato)
- DEX AX (1 byte): decremento il registro AX (se arriva a 0 allora Z si accende a 1, se è pari P a 1)
- CMP AX, BX (2 bytes): (Z=0? I due numeri non sono uguali) (C, S a 1 se AX <= BX)
- JLE 0110 (2 bytes): se AX <= BX, altrimenti va all'istruzione dopo (JNE fa "not equal")
- MOV AL, [0000] : AL è la parte bassa di AX (a differenza di AH), ciò che in memoria a 0000 → AL

esempio FOR:

0108 MOV [di], AL
INC di
INC al
DEC cx
JNE 0108 → (se CX non è zero torno su)


- ADD AL, 20 : incrementa AL di 20
- REP MOVSB: muove singolo byte
- CALL 0114: chiamo funzione a 0114
- **RET**: ritorna da funzione e fa POP per andare all'istruzione giusta
- PUSH 1234
- POP AX


istruzioni sullo stack

[8/9]

PARALLELIZZAZIONE ATTIVITA' INDIPENDENTI/PIPELINE








SPEEDUP =
$$\frac{T_{VECCHIO}}{T_{NVOVO}} = \frac{5 \times 4 \text{ FASI}}{8} = \frac{20}{8} = 2.5$$

CIRCA IL N., STESSA BURATA

DELLE FASI (WEIPENDENTI) = $\frac{17 \times 4}{M+3} \sim 4$

Dagli anni '80 si è deciso di "seguire" questo parallelismo



PROCESSORE PIPELINE CON 5 STADI

Il concetto di pipeline viene utilizzato per indicare un insieme di componenti <u>software</u> collegati tra loro in cascata, in modo che il risultato prodotto da uno degli elementi (output) sia l'ingresso di quello immediatamente successivo (input).


1) [IF] FETCH : PC \rightarrow RAM \rightarrow IR , AGGIORNO PC

2) [ID] DECODIFICA & LETTURA REGISTRI : IR → COMANDI

3) [EX] EXECUTE : ES. ALU FA I CONTI

4) [RAM] ACCESSO RAM

5) [WB] WRITE BACK : AGGIORNO I REGISTRI CON I RISULTATI



CRITICITA' PIPELINE

Le <u>criticità</u> sorgono nelle architetture con pipelining quando non è possibile eseguire un'istruzione nel ciclo immediatamente successivo.

3 tipi di criticità:


28

- Criticità STRUTTURALI
- Criticità SUI DATI
- Criticità SUL CONTROLLO DI FLUSSO


CRITICITA' STRUTTURALE


Tentativo di usare la stessa risorsa hardware da parte di diverse istruzioni in modi diversi nello stesso ciclo di clock.

- 1- COMPONENTE USATO DA 2 STADI
- 2- STADIO RICHIESTO CONTEMPORANEAMENTE



istruzioni passano dal 1° al 2° registro e poi il 1° registro "ascolta" la nuova fase di fetch







NOTE A PENNA:

CRITICITA' SUI DATI

Tentativo di usare un risultato prima che sia disponibile.

(es.: istruzione che dipende dal risultato di un'istruzione precedente che è ancora nella pipeline)






PROBLEMA!

Il risultato (1+2) arriva tardi per I2 che ha fatto 0*4 invece che 3*4


NOTE A PENNA:

1) Per risolvere ciò peggioro le prestazioni ma garantisco la correttezza dei dati, tenendo <u>ferma I2</u> nella fase di decode, <u>mandando avanti I1</u>. <u>STALLO BUBBLE</u>



2) E se non voglio stalli? BYPASS

So dove prendere il valore corretto e introduco un multiplexer. Prelevo il dato corretto e non ancora scritto e lo uso al posto di quello decodificato.



I1 MOV AX, [1234]

LETTURA RAM → REG


12 ADD BX, AX




<u>+</u> STALLO

Serve 1 stallo e 1 bypass da RAM a EX perché non sono stadi in successione.

Devo aspettare che la RAM sia terminata, poi posso usare il valore → inserisco 1 STALLO






Ci sarebbe uno stallo perciò in I5, I6, I7 uso CX invece che AX e anticipo


→
I5 dopo I2
BYPASS √
STALLI

CRITICITA' SUL CONTROLLO DI FLUSSO



NOTE A PENNA:

[10] ARCHITETTURE PARALLELE




Meglio tante CPU piccole, che una grande!

- LAVORO DISTRIBUITO a TANTI PROCESSORI

FLYNN → TIPOLOGIE PROCESSORI PARALLELI

 $ISTRUZIONI \rightarrow SINGOLE/MULTIPLE$ DATI $\rightarrow SINGOLI/MULTIPLI$




SISD → Processore Classico (non si trova più..)


MISD → ?? (poco interessanti

SIMD → Vettoriale (es. stessa op. su + dati in parallelo)


MIMD → Più flussi di esecuzione




Esempio di programma parallelo per la somma di un array con riduzione parallela




GPU



'97 GPGPU (GP²U) → GENERAL PURPOSE GPU (programmabile, posso far conti)







SIMT = Single Instruction
Multiple Thread