

STUDIENARBEIT

Gruber Daniel

Vulnerabilty eingebetteter Systeme

18. Juni 2022

Fakultät: Informatik Abgabefrist: 23. Juli 2022 Betreuung: Jonas Schmidt

Inhaltsverzeichnis

1.	Einleitung	3
2.	Vorstellung wichtiger Rahmenbedingungen	3
3.	Schwachstellen 3.1. memcmp Timing Attacke für Bruteforcing	5 5
	3.1.1. Beschreibung	5 6 6
	3.2. Format String Vulnerabilty	6 6 6
	3.2.3. Prävention/Schutzmaßnahmen	6 6 6
	3.3.2. Beispiel	6 6
4.	Besprechung der möglichen Skalierbarkeit	6
Α.	Abbildungsverzeichnis	6
R.	Literatur	7

Abkürzungsverzeichnis

ECU Electronic Control Unit

1. Einleitung

Die Vernetzung im Fahrzeug sowohl mit dem Internet als auch intern nimmt immer weiter zu. Die Anzahl der ECU ist von einer kleinen unabhängigen Architektur zu eine funktionsspezifischen und weiterhin zu einer zentralisierten Architektur gewachsen mit bis zu circa 150ECUS einem Premium Segement Fahrzeug. Mit dem starken Anstieg von ECU im Auto nimmt einerseits die Funktionialität für den Nutzer zu, jedoch bilden sich durch mehr Software und Funktionialität mehr Angriffsmöglichkeiten auf das System Äutoän sich. Hier ist es neben sicherem Code schreiben (Software) auch ein sehr wichtiger Aspekt die Hardware zu kennen und insbesondere deren Schwachstellen. In dieser Arbeit wird auf die STM32 Architektur eingegangen und anhand dieser drei typische Schwachstellen erklärt. Zudem wird zu jeder dieser Schwachstellen Präventionsmaßnahmen beschrieben. Abschließend wird die Skalierbarkeit einer dieser Schwachstellen in Form eines xxxxxx Angnriffes auf ein Fahrzeug aufgegriffen und darüber eine Diskussion dargestellt, welche Maßnahmen dagegen getroffen werden können und welche Vorteile/Nachteile diese Maßnahmen haben.

2. Vorstellung wichtiger Rahmenbedingungen

Die STM32 Mikrocontroller-Familie werden vom europäischen Halbleiterhersteller STMicroelectronics N.V. produziert, welche als eine der ersten Hersteller die CORTEX M3 Lizenz von der Firma ARM erworben haben. Der STM32 Controller zeichnet sich nämlich durch eine 32-Bit ARM Cortex-M0/M3/M4 CPU aus, die speziell für Mikrocontroller neu entwickelt wurde. Die Cortex M3 wird inoffziell als leistungsfähigerer Nachfolger der ARM7 TDMI Controller betrachtet.

Diese ARchitektur verwendet ausschließlich den THumb2 Befehlssatz. Hauptbestandteil des Cortex M3 Prozessor, wie konkret beim STM32F103C8T6 vorhanden, ist die dreistufige Pipeline, die auf der Harvard Architektur basiert. Hierbei existieren, wie für die Harvard Architektur typisch, verschiedene Busse für Befehle und Daten, welches ermöglicht zugleich Befehle und Daten zu lesen bzw. Daten in den Speicher zurückzuschreiben. Aus Programmierersicht ist die CPU aber ein Von-Neumann Modell, da zwar die Trennung zwischen Befehls und Datenbus existiert, jedoch sowohl Befehle und Daten im gleichen Speicher (Flash) liegen und somit der Adressraum dementsprechend linear programmiert werden kann. Hier spricht man oft von eine Adeptive Harvard Architektur, da es zwar verschiedene Busse für Daten und Befehle gibt, jedoch keine strikte Trennung zwischen Daten und Befehlsadressraum gegeben ist sowie kein getrennter physikalischer Speicher für Daten und Befehle verwendet

wird. Dabei sichert man sich den Vorteil der Harvard-Architektur, dass gleichzetiges Laden von Befehlen und Daten für bessere Performance möglich ist, jedoch verliert man den Nachteil durch den gemeinsamen Adressbereich bzw. Speicherbereich wie in Neumann, dass der Programmcode manipuliert werden kann. Dies ist insbesondere bei der Schwachstelle Buffer Overflow bzw. Return Orientated Programming von Bedeutung.

Der Speicherzugriff funktioniert wie auf folgender Abilldung dargestellt:




Abbildung 1: Speicherzugriff

Im Speicherzugriffsregister (Memory address register MAR) wird die Adresse angelegt, auf die im Speicher zugegriffen werden soll. Anschließen wird im Adress Decode die Adresse entschlüsselt/übersetzt und die jewelige Addresslinie wird aktiv geschalten. Daraufhin wird die aktiv geschaltene Linie, mit 8 indiviuellen Speicherzellen (jeweils 1 Bit), also insgesamt 1 Byte in das Speicherregistier geladen (Memory data register MDR).

Des Weiteren ist hier zu erwähnen, dass die STM32 Mikrocontroller-Familie auf Little Endian setzt, d.h. das niederwertigste Byte befindet sich an der niedrigsten Adresse. Hier wird beispielsweise ein integer ivar=0x01234567 folgendermaßen abgespeichert:



Abbildung 2: Little Endian

Die Abspeicherung in Little Endian spielt insbesondere für die Schwachstelle Buffer Overflow eine wichtige ROlle, da beim Auslesen des Speicher dies zu berücksichtigen ist.

3. Schwachstellen

3.1. memcmp Timing Attacke für Bruteforcing

3.1.1. Beschreibung

Die memcmp Timing Attacke ist ein typischer Seitenkanal-Angriff. Diese Art von Angriffen basieren auf Informationen, die von der konkreten Implementierung eines Systems abhängen. Bei der memcpm Timing Attacke basiert dies auf dem Wissen über die Softwareimplementierung eines Vergleichs von Speicherbereichen. Denn im Fall, dass eine Speichervegleichsfunktion so implementiert ist, dass beim ersten nicht übereinstimmende vergleichenenen Zeichen von der Funktion 'false' zurückgegeben wird, benötigt der Vergleich unterschiedlich lange, je nach Anzahl richtiger Buchstaben einer Zeichenkette. Hier wird konkret der Aspekt der Zeit ausgenutzt, denn die Dauer der Funktion hängt von den zu vergleichenden Speicherbereichen ab. Je länger die Funktion benötigt, desto mehr Buchstaben waren beim entsprechenden Vergleich richtig. Diese Information der Dauer einer Funktion je nach Vergleich kann man nun ausnutzen, um Bruteforcing bei Passworteingaben deutlich zu optimieren. Bei 'normalen' Bruteforcing müssen alle Kombinationen durchrpobiert werden, d.h. bei einem ten durchprobiert werden. Dahingegen kann bei einer memcmp Timing Attacke Stelle für Stelle durchprobiert werden, und die Auswahl, die am längsten benötigt hat, wird als 'richtig' übernommen, denn dann hat die Vegleichsfunktion für die jeweilige Stelle einen erfolgreichen Vergleich durchgeführt. Dies führt dazu, dass die nächste Stelle überprüft wird, was bedeutet, dass die Funktion dafür mehr Zeit braucht. Insgesamt führt die memcmp Timing Attacke also zu einer erheblichen Verbesserung, indem beim Fall der Passwortlänge von 6 nur noch 10 + 10 + 10 + 10 + 10 + 10 = 60 Möglichkeiten durchprobiert werden müssen.

Anmerkung

In der Realität liegt solch ein Vergleich im Bereich von Nanosekunden, da nur wenige CLock Cycles für den Vergleich benötigt werden. Dies bedeutet, dass der Delay über ein USB Kabel deutlich größer ist (im Millesekunden Breich) als die Dauer des Vergleichs. Aus diesem Grund werden für solche memcmp Timing Attacken Oszilloskope oder Logic Analyzers benötigt, um den Zeitunterschied für den Vergleich am Embedded System zu messen.

3.1.2. Beispiel
3.1.3. Prävention/Schutzmaßnahmen
3.2. Format String Vulnerabilty
3.2.1. Beschreibung
3.2.2. Beispiel
3.2.3. Prävention/Schutzmaßnahmen
3.3. Buffer Overflow (ROP)
3.3.1. Beschreibung
3.3.2. Beispiel
3.3.3. Prävention/Schutzmaßnahmen
4. Besprechung der möglichen Skalierbarkeit
A. Abbildungsverzeichnis
1. Speicherzugriff

B. Literatur

[1] Dr. Nemo: Submarines through the ages, Atlantis, 1876.

Erklärung

- 1. Mir ist bekannt, dass dieses Exemplar des Praktikumsberichts als Prüfungsleistung in das Eigentum der Ostbayerischen Technischen Hochschule Regensburg übergeht.
- 2. Ich erkläre hiermit, dass ich diesen Studienarbeit selbstständig verfasst, noch nicht anderweitig für Prüfungszwecke vorgelegt, keine anderen als die angegebenen Quellen und Hilfsmittel benutzt sowie wörtliche und sinngemäße Zitate als solche gekennzeichnet habe.

Ort, Datum und Unterschrift

Vorgelegt durch: Gruber Daniel

Bearbeitungszeitraum: 14. März 2022 – 23. Juli 2022

Betreuung: Jonas Schmidt