



Universidad
Politécnica
de Madrid

**Programación
Hardware
Reconfigurable**



Escuela Técnica Superior
de Ingeniería de
Sistemas Informáticos

PROYECTO FINAL DE LA ASIGNATURA

Depósito de Agua Inteligente
(DAI)

ANTEPROYECTO NÚMERO 2

Nombre del equipo: PHR26-13

Miembros del equipo:

Líder	Alumno
X	Romera Oliva, Víctor
	McNeilis Franqueza, Daniel
	Revueltas Magdalena, Enrique
	Valdivieso Yagüe, Sergio

DESCRIPCIÓN DEL PROBLEMA

En el escenario actual de cambio climático y creciente escasez de recursos naturales [1], la gestión eficiente del agua se ha convertido en una prioridad global. El aprovechamiento de aguas pluviales o el almacenamiento en depósitos domésticos para el riego es una práctica en auge para reducir el consumo. No obstante, uno de los mayores obstáculos para la optimización de estos recursos es la falta de información precisa sobre la disponibilidad de agua en tiempo real.

En muchos entornos domésticos y de pequeña agricultura urbana, los contenedores de agua (cubos, bidones o depósitos) carecen de sistemas de medición automáticos. Esto suele requerir una inspección visual manual, lo cual es ineficiente y propenso a errores humanos. La falta de control sobre el nivel del depósito conlleva problemas como el desperdicio de agua o la interrupción del suministro.

Aunque existen sensores de nivel industriales en el mercado, su alto coste y complejidad de integración en sistemas domésticos limitan su adopción masiva. Además, las soluciones comerciales de consumo suelen ser dispositivos cerrados que no permiten una personalización o integración sencilla con otros sistemas de control de hardware. Se requiere, por tanto, una solución que sea técnica y económicamente accesible, capaz de procesar señales de sensor de forma rápida y eficiente para garantizar la sostenibilidad del cultivo [2] [3].

Para ilustrar el entorno típico donde se presentan estas carencias, como puede verse en la siguiente figura, se muestra el esquema conceptual de un sistema de almacenamiento que requiere automatización.




Figura 1: Entorno de aplicación para la captación y almacenamiento de aguas pluviales

OBJETIVO

El objetivo principal de este proyecto consiste en el diseño y la implementación de un sistema electrónico de bajo coste para la monitorización del estado del depósito de agua. Para ello, se propone el uso de una FPGA (Field Programmable Gate Array) como núcleo central de procesamiento, la cual permite la evaluación de distintas variables físicas en tiempo real para indicar el estado del sistema e indicar cuando debe realizarse el mantenimiento de este.

Siguiendo la metodología *top-down*, este objetivo se puede desglosar en los siguientes submódulos funcionales:

- **Módulo de sincronización e indicación de nivel:** Se pretende integrar un sensor de ultrasonidos para estimar la cantidad de agua disponible. La representación este nivel se realizará mediante un código visual de LEDs.
- **Módulo de acondicionamiento térmico:** Se contempla el control de una célula Peltier acondicionado por la lectura de dos interruptores físicos (switches). Esta lógica permitiría seleccionar entre los estados de calentamiento, enfriamiento o reposo.
- **Módulo de prevención de desbordamiento:** Se estima prudente la inclusión de una bomba de agua que actúa como mecanismo activo de seguridad. Su funcionalidad consiste en evacuar una porción de agua cuando el módulo de nivel detecte que el depósito ha alcanzado su capacidad máxima.

Para ilustrar la interconexión de estos módulos y clarificar la arquitectura del sistema, en la siguiente figura se representa el diagrama de bloques del diseño propuesto.




Figura 2: Diagrama de bloques del sistema

DISEÑO DE LA SOLUCIÓN PROPUESTA

Para el cumplimiento de los objetivos anteriormente planteados, se propone una arquitectura basada en un diseño modular en VHDL, donde la FPGA actúa como núcleo central. La implementación técnica se ha proyectado siguiendo una serie de etapas.

Para la monitorización del depósito, se desarrolló un módulo que procese la señal de eco del sensor de ultrasonidos. Este valor se decodifica para alimentar una interfaz visual de tres LEDs, los cuales se encenderán progresivamente para indicar el nivel de llenado (vacío, un tercio, dos tercios y lleno).

Por otro lado, el módulo de acondicionamiento térmico se gestiona por la lectura de dos interruptores físicos (switches) cuya combinación determinará si la célula Peltier calienta, enfría o permanece en reposo.

Por último, como mecanismo activo de seguridad, se ha integrado un modulo de control para prevenir desbordamientos. Si el sistema detecta el nivel de capacidad máxima, la lógica interna accionará automáticamente la bomba de agua para evacuar el excedente, deteniéndola una vez recupere un nivel de operación seguro.

La orquestación de todas estas tareas esta regida por un autómata de estados finitos (FSM). En la siguiente figura se muestra el diagrama de estados propuesto, ilustrando el flujo de control general del sistema.




Figura 3: Diagrama de estados

BIBLIOGRAFÍA

- [1 «The State of the World's Land and Water Resources for Food and Agriculture,» *FAO*,
] 2025.
- [2 T. R. R. P, R. Bodapatla, N. Dattimola y N. Gajula, «Intelligent Water Tank Automation
] System using FPGA for Efficient Water Management,» 2025.
- [3 «PERTE de digitalización del ciclo del agua,» Ministerio para la transición ecológica y
] el reto demográfico. [En línea].
- [4 «Xilinx,» 26 04 18. [En línea]. Available: <http://www.xilinx.com>.
]
- [5 «Google Académico,» 20 03 2020. [En línea]. Available: <https://scholar.google.com/>.
]
- [6 «UPM,» 05 05 2020. [En línea]. Available:
] http://www.upm.es/UPM/Biblioteca/ServiciosUsuario/Todos?id=88415ab81adc4510VgnVCM10000009c7648a____&fmt=detail&prefmt=articulo.
- [7 [En línea]. Available: <http://microsoft.com>. [Último acceso: 27 04 2018].
]
- [8 «DIGILENT,» 20 03 2020. [En línea]. Available: [https://store.digilentinc.com/pmod-
\] esp32-wireless-communication-module/](https://store.digilentinc.com/pmod-esp32-wireless-communication-module/).
- [9 «Biblioteca Campus Sur: Buscador,» 05 05 2020. [En línea]. Available:
] https://ingenio.upm.es/primo-explore/search?vid=34UPM_VU1&lang=es_ES.
- [1 «Biblioteca Campus Sur: Recursos Ampliados,» 05 05 2020. [En línea]. Available:
0] [http://www.upm.es/UPM/Biblioteca?fmt=detail&prefmt=articulo&id=bc4721029e43
1710VgnVCM10000009c7648a____](http://www.upm.es/UPM/Biblioteca?fmt=detail&prefmt=articulo&id=bc4721029e431710VgnVCM10000009c7648a____).
- [1 «AMD XILINX,» 2024. [En línea]. Available:
1] <https://www.xilinx.com/products/silicon-devices/fpga.html>.
- [1 B. UPM, «¿Cómo elaborar citas y bibliografía?,» Bibliotecas UPM, 2024. [En línea].
2] Available: <https://www.upm.es/gsf/SFS07929>.
- [1 «IEEE Standard VHDL Language Reference Manual - Redline,» publisher not
3] identified, 2011.
- [1 «Cómo citar bibliografía,» UPM, 2024. [En línea]. Available:
4] [https://www.upm.es/UPM/Biblioteca/ServiciosUsuario/ProfesoresInvestigadores?id
=88415ab81adc4510VgnVCM10000009c7648a____&fmt=detail&prefmt=articulo](https://www.upm.es/UPM/Biblioteca/ServiciosUsuario/ProfesoresInvestigadores?id=88415ab81adc4510VgnVCM10000009c7648a____&fmt=detail&prefmt=articulo).