UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

Programa de Pós-Graduação em Computação - PPGC Concepção de Circuitos VLSI - CMP115 Professor Sergio Bampi Aluno: Daniel Munari Palomino

TRABALHO PRÁTICO 2 - BUFFER

1 Objetivo

Projetar um layout de um buffer tappered de N estágios e realizar a verificação, extração de capacitâncias parasitas a partir do layout. Além disso, realizar a caracterização elétrica do buffer gerar os seguintes resultados:

- Margens de ruído High e Low, obtidas a partir da função de transferência DC.
- Valores dos tempos de resposta para o inversor projetado $(Tp_{hl}, Tp_{lh}, T_{rise} \in T_{fall})$.
- Medir a potência consumida pelo inversor projetado à uma frequencia de chaveamento de 200MHz.
- Calcular a energia média consumida por um par de transições L->H e H->L na saída do buffer.

2 Projeto e Dimensionamento do Buffer

O dimensionamento do buffer foi realizado com o objetivo de minimizar o atraso. Todo o projeto foi realizado utilizando como base o inversor projetado no trabalho 1. A figura 1 apresenta o layout do inversor utilizado como base.




Figura 1: Layout do inversor INV_1X

Primeiramente foi calculado o valor da capacitância de entrada Cgin, com base nas dimensões do inversor INV_1X .

 $Cgin = (Wp + Wn).L.Cox \\ Cgin = (5, 5\mu m + 3, 1\mu m).0, 35\mu m.4, 54fF \\ Cgin = 13, 67fF$

Em seguida, foi realizado o cálculo do Fan-Out Efetivo.

$$\begin{split} F &= CL/Cgin \\ F &= 1pF/13,67fF \\ F &= 73,15 \end{split}$$

Com base no Fan-Out efetivo (F) foi então realizado o dimensionamento do buffer. O número de estágios foi definido visando minimizar o atraso. A tabela 1 apresenta o cálculo realizado para obtenção do número de estágios que foi utilizado no buffer. As equações utilizadas abaixo são referentes ao f (fator de sizing entre os estágios) e tp que é o atraso do buffer. Neste cálculo o valor de tp0 foi abstraído, pois é um valor constante e o valor de γ utilizado foi igual a 1.

Tabela 1: Cálculo do número de estágios para o buffer.

N	$f = \sqrt[N]{F}$	$tp = N.tp0.(1 + f/\gamma)$
1	73,15	$74,15 \ tp0$
2	8,55	$19,1 \ tp0$
3	4,12	15,36 <i>tp</i> 0
4	2,92	$15,68 \ tp0$

Considerando os resultados apresentados na tabela 1, o buffer foi projetado com 3 estágios e com um fator de $sizing\ f$ igual a 4,12. Desse modo, as dimensões dos inversores que compões o buffer foram as seguintes:

- INV_1: $Wp = 5,5\mu \text{m} \text{ e } Wn = 3,1\mu \text{m}$
- INV_2: $Wp = 22,0\mu \text{m} \text{ e } Wn = 12,4\mu \text{m}$
- INV_3: $Wp = 88,0 \mu \text{m} \text{ e } Wn = 49,6 \mu \text{m}$

A figura 2 apresenta o layout do buffer considerando os cálculos apresentados anteriormente. A técnica de foldding foi utilizada para possibilitar o layout do buffer no espaço determinado na especificação do trabalho (altura da célula, $20\mu m$).




Figura 2: Layout do buffer projetado

3 Verificações

A primeira verficação realizada sobre o projeto do *layout* do *buffer* foi a verficação DRC. A figura 3 apresenta a saída do software para a verficação DRC. É possível observar que nenhum erro foi encontrado.

Figura 3: Resultado verficação DRC.

O esquemático do buffer também foi construído, afim de realizar a verificação LVS (layout versus squematic). A figura 4 apresenta o esquemático referente ao buffer projetado e a figura 5 apresenta o resultado da verificação LVS.




Figura 4: Esquemático do buffer projetado.




Figura 5: Resultado da verificação LVS.

A extração das capacitâncias parasitas também foi realizada. O layout com as capacitância parasitas extraídas foi utilizado para realizar a caracterização elétrica do buffer projetado, que será apresentada na próxima seção. A figura 6 apresenta o layout do buffer com as capacitâncias parasitas extraídas.




Figura 6: Layout do buffer projetado com as capacitâncias parasitas extraídas.

4 Caracterização Elétrica

O modelo de simulação utilizado está representado na figura 7. A fonte vdc na entrada foi utilizada para obter a curva de transferência DC enquanto que a fonte v
pulse foi utilizada para realizar a ánalise transiente. A carga utilizada na saída é de 1pF, como descrito na especificação.




Figura 7: Modelo de simulação utilizado para realizar a caracterização elétrica do buffer.

Primeiramente foi gerada a função de transferência DC para o cálculo das margens de ruído High e Low. A figura 8 apresenta a curva que representa função de transferência DC onde os pontos marcados são referentes aos limites das margens de ruído.




Figura 8: Curva de transferência DC.

Desse modo, a margem de ruído Low é 0V à 1.465V e a margem de ruído High é 1.478V à 3.3V. Considerando a ánalise transiente realizada, quatro tempos de resposta foram obtidos: $(1)Tp_{hl}$ (tempo de high low), $(2)Tp_{lh}$ (tempo de low high), $(3)T_{rise}$ (tempo de subida) e $(4)T_{fall}$ (tempo de descida). As figuras 9, 10, 11 e 12 mostram como esses tempos foram obtidos.




Figura 9: Curva de tempo High Low.




Figura 11: Curva de tempo de subida.




Figura 10: Curva de tempo Low High.




Figura 12: Curva de tempo de descida.

Com base nas curvas apresentadas acima, os tempos de resposta para o buffer projetado foram os seguintes:

- $Tp_{hl} = M3 M2 = 5,415ns 5,050ns = 0.365ns$
- $Tp_{lh} = M1 M0 = 3,053ns 2,650ns = 0.403ns$
- $T_{rise} = M5 M4 = 8,221ns 7,952ns = 0,269ns$
- $T_{fall} = M7 M6 = 10,51ns 10,32ns = 0,19ns$

O passo seguinte foi realizar a medição da potência consumida pelo buffer projetado. O modelo de simulação mostrado na figura 7 também foi utilizado nesta etapa. A frequência de chaveamento utilizada foi de 200MHz. A figura 13 mostar a curva que representa a corrente de alimentação utilizada no cálculo da potência.




Figura 13: Corrente de entrada.

A potência consumida pelo inversor foi de 3,511mW. Sendo assim, a energia consumida por uma par de transições L->H e H->L na saída do inversor foi de 17,6pJ.

5 Referências

- Rabaey, J., Chandrakasan, ^a, Nikolic, B. "Digital Integrated Circuits A Design Perspective". Prentice Hall, 2^aEdição. ISBN 0-13178609-1.
- 2. AMS $0.35\mu m$ CMOS C35 Design Rules revisão 2.0, 2003.