Descripción de una f	AND de dos entradas						
Nombre carpeta = Non	more del proyecto						
	mitación de 3 caracteres para						
la extançión. Se Documentar el arch							
Fecha - Auto							
Similar a lo que	se hace en Clinduimos						
Una biblioteca library Leee; Use icee. std_1	sic_1164.all -						
	enes, entity y exchitecture						
1A 1 U14 VCC 1B 2 13 4B 1Y 3 12 4A 2A 4 11 4Y 2B 5 10 3B 2Y 6 9 3A GND 7 8 3Y	Describmos las entidas y salidas en la entidad Para esto usamos la palabra reservada port.						
entity ANDZec	: in Stallosic; : in Stallosic; in Stallosic);						
End entity ANDZecu;							

Se identifican las entradas por terminar en _ i de las salidas _ 0 El ; separa elementos de una lista Con là sección de quitatura se define la función que define a la salida. architecture Flujo De Datos of AND Zecu is besin Yo <- a i and b i.
- Sentencia de la descripción end architecture FlyoDe Datos; Parte Z. Compilación y Simulación Los warnings se deben a que no se eligió Una placa de deta (10110. · Simulación mediante testoench los test bonch son programas mienties que la otro es descripción de herdware. Qualtus Web Edition es Pree v.9.1 permite simular sin escribir el testbench -- Vator Waveform File Insertar los nombres de las entradas y salutas Usando Masert Node or Bus", listar los Puertos y elegirlos al panel derecho

Insert Node o	r Bus	×							
Name:	**Multiple Items**	OK							
Type:	××Multiple Items××	Cancel							
Value type:	9-Level 🔻	Node Finder							
Radix	Binary								
Bus width:	1								
Start index:	0								
☐ Display gr	Display gray code count as binary count								
Descripcion	usando when ela	50							
libiary iece									
	5+d-105ic_1164.all;								
entity Of	22 whon else is								
	nput polts								
<name>: i5 <type>;</type></name>									
6	sutput poits								
< U9-	ne>: is <type>;</type>								
);									
end ORZ	when_else;								
dichitecture	Flujo De Datos of Of	22 whomelse is							
	= \ \ when b_i = 1 or	عادا والإو ال							

end architeture Fluis De Dato;

•								
Sen s	ienton	C105 C	همار د	allengi	- Fre	no	son	mutumate
exclus		5g1co	. 1 .	4.		112-	۵ : م)	
_								
		> 125 5e e			es 0/2	192 i	20 8υπ	el orden
	700	se e	S CY I D	,011.				
Video	4.	Desc	(16010)	in Por	126	bde	Jerd	29
		OR	A	В	2			
			O	0	0			
			0	1	1			
				0	1			
				j				
2rch	,tectu	10 Jale	la De 1	ler dad	of (SRZ_	withs	eled is
S	ol Sug	l ent	: دلاد	5+1	_ (35 ic_	· Vecto	or (1 d	emuto O)
besin	7							
e,	7 (20)	5 <=	Ь _ і	& a_	;			
,	· def	100 12	eldet		7			
		0~1679						
	Y_0.	<= \ \	Mhe	7	111			
				10	,			
				m				
		101	whe	n wooth				
9n 3	91 ch!							

entre el is y besin Se llama parle declation entre el begin y en Sellano Cuerpo SIGNOI es como un cable y une procesos. StD_logic_vector forms latte del package STD_logic_1164. STD logic vector (3 down to 0) Vector dimension 4 Pera llemar el primer elemento hay que referención 2 6 senal 250012)2 con el vector y entre Polantesis indicar su posición entalas(0) es el primer elements El simbolo & concatena elementos Y,0 <= > Proceso Implicito la tabla debería contener todas las Combinaciones Posibles, por ejemplo entences podemos usor when others

Los casos son mutuamente exclusantes entences no Existen las Prioridades Ade cuado para tablas de verdad Para no escribir tentos whom polonos USDr 12 bairs vertical y_0 <= 1, when "11", 10 When "0111"10" 100", o' when others; Otta descripción por taba de voida Use reer numeric storall; 21ch Signal antales: Std-logic-vector (1 dounts 0) Constant COLUMNA: Stalogic vetor (0 60 3):="vooi", besin entiales <= b_i & a_i ;
1-0 <= COLUMNA (to_integer (unsigned (entales))); and exch Se astes un entero mediante el paquete numeria.