

Министерство науки и высшего образования Российской Федерации  
Санкт-Петербургский политехнический университет Петра Великого  
Институт компьютерных наук и технологий  
Высшая школа интеллектуальных систем и суперкомпьютерных технологий

Работа допущена к защите  
директор ВШИСиСТ  
\_\_\_\_\_ В.М. Ицыксон  
«\_\_\_\_\_» \_\_\_\_\_ 2022 г.

**ВЫПУСКНАЯ КВАЛИФИКАЦИОННАЯ РАБОТА БАКАЛАВРА**  
**РАЗРАБОТКА УПРАВЛЯЮЩЕГО УСТРОЙСТВА КАЛИБРАТОРА**  
**СУБНАНОСЕКУНДНОЙ СИНХРОНИЗАЦИИ**

по направлению 03.09.01 «Информатика и вычислительная техника»  
по образовательной программе  
03.09.01\_01 «Вычислительные машины, комплексы, системы и сети»

Выполнил  
студент гр. 3530901/80101 <подпись>

Д.В. Пешков

Руководитель  
К.Т.Н.,  
доцент, <подпись>

А.А. Лавров

Консультант  
по нормоконтролю <подпись>

А.Г. Новопашенный

Санкт-Петербург  
2022

**САНКТ-ПЕТЕРБУРГСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ  
ПЕТРА ВЕЛИКОГО**

**Институт компьютерных наук и технологий**

УТВЕРЖДАЮ

директор ВШИСиСТ

\_\_\_\_\_ В.М. Ицыксон

« \_\_\_\_\_ » \_\_\_\_\_ 2022г.

**ЗАДАНИЕ**

**на выполнение выпускной квалификационной работы**

студенту Пешкову Даниилу Валерьевичу гр. 3530901/80101

1. Тема работы: Разработка управляющего устройства калибратора субнаносекундной синхронизации.
2. Срок сдачи студентом законченной работы: 23.06.2022.
3. Исходные данные по работе: Техническая документация на систему субнаносекундной синхронизации «White Rabbit Project».
4. Содержание работы (перечень подлежащих разработке вопросов):
  - 4.1. Изучить техническую документацию по процедуре калибровки узлов сети White Rabbit.
  - 4.2. Изучить техническую документацию на используемые в калибраторе электронные узлы.
  - 4.3. Изучить принцип работы стробоскопического осциллографа.
  - 4.4. Портить используемые открытые модули под целевую ПЛИС.
  - 4.5. Реализовать модули для проведения измерений при помощи стробирования.
  - 4.6. Спроектировать систему на кристалле и интегрировать в неё используемые аппаратные модули.
  - 4.7. Написать драйвера для используемой периферии.
  - 4.8. Протестировать и отладить полученное управляющее устройство на опытном образце калибратора, при необходимости осуществить доработку.
5. Перечень графического материала (с указанием обязательных чертежей):

Отсутствует.

6. Консультанты по работе:

6.1. А.Г. Новопашенный (нормоконтроль).

7. Дата выдачи задания: 06.05.2022.

Руководитель ВКР \_\_\_\_\_ А.А. Лавров

Задание принял к исполнению 06.05.2022

Студент \_\_\_\_\_ Д.В. Пешков

## **РЕФЕРАТ**

На 35 с., 29 рисунков, 0 таблиц, 2 приложения

**КЛЮЧЕВЫЕ СЛОВА:** КАЛИБРУЮЩЕЕ УСТРОЙСТВО, ВЫСОКОТОЧНАЯ СИНХРОНИЗАЦИЯ, СТРОБИРОВАНИЕ. .

Тема выпускной квалификационной работы: «Разработка управляющего устройства калибратора субнаносекундной синхронизации».

В работе рассмотрен подход к калибровке синхронизации распределённых систем потоковой обработки данных. Рассмотрен способ снятия осциллограмм сигналов при помощи стробирования. Разработано устройство для автоматизация процесса калибровки для средств высокоточной синхронизации распределенных систем потоковой обработки данных

## **ABSTRACT**

35 pages, 29 figures, 0 tables, 2 appendices

**KEYWORDS:** CALIBRATION DEVICE, HIGH-PRECISION SYNCHRONIZATION, STROBING, WHITE RABBIT.

The subject of the graduate qualification work is «Title of the thesis».

The paper considers an approach to calibration of synchronization of distributed streaming data processing systems. A method of removing waveforms of signals using strobing is considered. A device has been developed to automate the calibration process for means of high-precision synchronization of distributed streaming data processing systems.

## СОДЕРЖАНИЕ

Введение .....	6
Глава 1. Анализ предметной области .....	8
1.1. White Rabbit .....	8
1.2. Калибровка .....	8
1.3. Актуальность.....	11
1.4. Стробоскопический осциллограф .....	11
Глава 2. Аппаратная платформа и алгоритм проведения измерений.....	13
2.1. Измерительный канал .....	14
2.2. Алгоритм проведения измерений.....	15
2.2.1. Режим измерения разности фаз.....	16
2.2.2. Режим стробоскопического осциллографа.....	16
2.3. Пороговое напряжение сравнения.....	17
2.4. Линия задержки .....	18
2.5. Компаратор .....	19
Глава 3. Разработка аппаратной части управляющего устройства.....	20
3.1. Описание верхнего уровня .....	20
3.2. Измерительный модуль .....	21
3.2.1. Модуль <code>stb_gen</code> .....	22
3.2.2. Модуль <code>ch_measure_ctl</code> .....	26
3.2.3. Программный интерфейс.....	28
Глава 4. Название четвёртой главы. Апробация результатов исследования, а именно: метода, алгоритма, модели исследования .....	31
Заключение .....	32
Список использованных источников.....	34
Приложение 1. Описание файлов проекта .....	36
Приложение 2. Исходные коды измерительного модуля .....	37

## ВВЕДЕНИЕ

Для надёжного функционирования распределённых систем потоковой обработки данных, работающих в режиме реального времени, на исполняемые в них операции накладываются строгие временные ограничения. Многочисленные узлы таких систем могут находиться друг от друга на значительных расстояниях, что приводит к длительным (и не всегда одинаковым) задержкам при передаче сигналов между ними. Возникающие задержки приводят к рассинхронизации работы устройств систем, что влечёт за собой возникновение потенциально некорректных результатов выполнения операций.

С целью согласования всех устройств и обеспечения общего представления времени во всей сети применяются системы синхронизации часов. Такие системы гарантируют, что часы всех устройств сети отсчитывают время с одинаковой скоростью (выдают одинаковые показания в каждый момент времени).

Для передачи информации при синхронизации могут использоваться различные протоколы. Наибольшее распространение получили следующие два: NTP (Network Time Protocol) и PTP (Precision Time Protocol). Протокол NTP способен обеспечивать точность синхронизации времени до одной миллисекунды, а протокол PTP – до десяти миллисекунд.

Протоколы NTP и PTP не подходят для случая, когда необходима синхронизация с субнаносекундной точностью. Например, такая высокая точность требуется в распределённых системах, применяемых в экспериментах физики высоких энергий. Там они используются для потоковой обработки информации, поступающей с детекторов и ускорителей частиц.

Системы субнаносекундной синхронизации применяются в Большом Адронном Коллайдере, расположенном в ЦЕРН, в Швейцарии. Они также планируются к применению в строящемся комплексе «NICA» Объединённого института ядерных исследований (ОИЯИ) в Дубне. Другим приложением субнаносекундной синхронизации являются системы радиочастотного позиционирования, использующие технологию сверхширокополосной связи (UWB) и алгоритм позиционирования TDoA (Time Difference of Arrival).

Основные положения работы описаны в [1].

**Цель работы:** разработка управляющего устройства для устройства, выполняющего калибровку систем субнаносекундной синхронизации.

**Решаемые в данной работе задачи:** портирование и интеграция существующих открытых модулей в систему на кристалле, реализация модулей для проведения измерений по принципу стробоскопического осциллографа, написание драйверов для используемой периферии, написания управляющей программы для процессорного ядра, тестирование и отладка.

## ГЛАВА 1. АНАЛИЗ ПРЕДМЕТНОЙ ОБЛАСТИ

### 1.1. White Rabbit

White Rabbit – система синхронизации часов. Разработана при сотрудничестве множества институтов и компаний. Изначально проект был начат для улучшения текущей системы синхронизации в Церне (Большой адронный коллайдер). Предполагалось использование для физических экспериментов, однако в процессе было создано обобщенное решение, которое нашло своё применение в различных сферах.

Характеристики:

- Субнаносекундная точность
- Большое количество синхронизируемых узлов
- Расстояния в десятки километров
- Канал передачи между двумя узлами — 1 Gbps
- Открытый исходный код

Достоинствами White Rabbit являются полностью открытый исходный код и аппаратура, а также использование существующих стандартов (Ethernet, PTP и т. д.).

### 1.2. Калибровка

Синхронизация в сети White Rabbit выполняется по протоколу WR PTP (White Rabbit Precision Time Protocol) — модифицированному протоколу PTP (IEEE 1588). Однако для достижения субнаносекундной точности необходима дополнительная калибровка. Её принцип и математическое обоснование приведены в [6].

Внутри каждого устройства возникают постоянные задержки на приёме и передаче ( $\Delta_{TXM}, \Delta_{RXM}, \Delta_{TXS}, \Delta_{RXS}$ ) (рис.1.1), которые являются результатом задержек в SFP (Small Form-factor Pluggable) модуле, в электрических цепях и электронных компонентах. Так же присутствуют дополнительные задержки  $\varepsilon_M$  и  $\varepsilon_S$ , возникающие при восстановлении символов из входного потока данных.








Рис.1.2. Измерение асимметрии про помощи дополнительного оптоволокну

Подставив измеренные значения в формулу 1.4 можно вычислить искомый коэффициент асимметрии.

$$\alpha = \frac{2 (skew_{PPS2} - skew_{PPS1})}{\frac{1}{2}\delta_2 - (skew_{PPS2} - skew_{PPS1})} \quad (1.4)$$

Вышеописанный метод подходит для случаев, когда линия оптоволокну ещё не установлена. В иных случаях применяется немного изменённый метод с подключением петли от выхода 1-PPS одного устройства к другому (рис.1.3). Измеряется расхождение фаз при передачи сигнала PPS от одного устройства и от другого. Полученные значения усредняются (1.5).




Рис.1.3. Измерение асимметрии установленной линии

$$skew_{PPS} = \frac{1}{2} (skew_{PPS1} + skew_{PPS2}) \quad (1.5)$$

Далее это значение может быть использовано для вычисления коэффициента по формуле 1.4. Однако для данного метода так же требуется короткое оптоволокну с известной задержкой.

### 1.3. Актуальность

Для процесса калибровки предполагается использовать устройство, способное измерять отрезки времени меньше, чем 1 нс, чтобы обеспечить субнано-секундную точность, т.е. иметь частоту дискретизации 1 GSa. Если применить правило «пятикратного превышения частоты дискретизации», то используемый осциллограф должен иметь частоту дискретизации выше 5 GSa.

Цена осциллографов с такими характеристиками крайне высока. Актуальность данной работы заключается в том, что предлагается разработать относительно бюджетное устройство, работающее по принципу стробоскопического осциллографа.

Сигналы PPS от калибруемых устройств являются периодическими. Это позволяет применить для их обнаружения, захвата и анализа устройство, работающее по принципу стробоскопического осциллографа.

### 1.4. Стробоскопический осциллограф

Стробоскопические осциллографы предназначены для обнаружения, захвата и анализа периодических сигналов. Принцип работы стробоскопического осциллографа проиллюстрирован на рис.1.4.




Рис.1.4. Принцип работы стробоскопического осциллографа

Условные обозначения:

$U_c$  – исследуемый периодический сигнал

$T_c$  – период исследуемого сигнала

$\tau$  – длительность импульса исследуемого сигнала

$\Delta t$  – шаг считывания исследуемого сигнала

$U_2$  – стробы осциллографа

$U_3$  – снятая осциллограмма сигнала

Таким образом, для снятия очередной точки изменяется смещение  $\Delta t$ . Частота дискретизации определяется минимальным смещением, которое может задать осциллограф.

Осциллограмма исследуемого сигнала снимается следующим образом:

1. Осциллограф захватывает группу выборок измеряемого сигнала  $U_c$  с периодом  $T$
2. Осциллограф смещает точку запуска на величину  $\Delta t$  и захватывает следующий набор выборок
3. Процесс повторяется, в результате чего строится осциллограмма сигнала

Описанный принцип действия стробоскопических осциллографов обеспечивает высокую чувствительность и широкую полосу пропускания этих приборов. Ключевое значение для работы стробоскопического осциллографа имеет шаг сдвига точки захвата сигнала. Частота дискретизации при этом становится не столь несущественна. Большой объём памяти также не требуется, так требуется захватывать и обрабатывать малое число выборок.

## ГЛАВА 2. АППАРАТНАЯ ПЛАТФОРМА И АЛГОРИТМ ПРОВЕДЕНИЯ ИЗМЕРЕНИЙ

Управляющее устройство реализовано на базе ПЛИС, так как есть необходимость разрабатывать специфические аппаратные модули.

На основании требований к количеству логических ячеек в ПЛИС и необходимой обвязке студентом Владиславом Михайловским была разработана структурная схема устройства (рис.2.2) и печатная плата (рис.2.1).

В качестве аппаратной платформы УУ (управляющее устройство) выступает ПЛИС серии LittleVee китайского производителя Gowin Semiconductor – GW1N-UV9QN88C6/I5.

Данная ПЛИС имеет следующие характеристики:

- количество логических блоков LUT4 – 8640 шт.
- количество триггеров – 6480 шт.
- объём FLASH – 408 Кбит
- количество блоков BSRAM – 26 шт.
- объём блоков SRAM – 468 Кбит
- количество блоков PLL (ФАПЧ) – 2 шт.
- напряжение питания ядра – 1.8–3.3 В
- количество доступных для пользователя выходов I/O – 77
- среди них дифференциальных пар – 19

К УУ подключаются два измерительных канала, которыми необходимо управлять для проведения измерений. ПЛИС тактируется высокостабильным тактовым сигналом с частотой 125 МГц. Связь с устройством верхнего уровня осуществляется через FTDI чип FT2232H[5].

Перед разработкой УУ необходимо определить ОУ (объект управления), которым предстоит управлять.




Рис.2.1. Печатная плата устройства




Рис.2.2. Структурная схема устройства

## 2.1. Измерительный канал

На рис.2.3 приведена функциональная схема одного из измерительных каналов.




Рис.2.3. Функциональная схема измерительного канала

SPI (Serial Peripheral Interface) — интерфейс для задания напряжения на ЦАП\_X/Y

Подстройка/настройка — сигналы управления ПЛЗ. Задают величину, на которую происходит задержка сигнала строба

Строб — сигнал, при получении которого компаратор фиксирует текущее значение своего выхода и удерживает его

ЦАП\_X — Цифро-Аналоговый Преобразователь. Используется для задания напряжения, управляющего подстройкой задержки ПЛЗ

ЦАП\_Y — Цифро-Аналоговый Преобразователь. Используется для задания величины порогового напряжения сравнения для компаратора

ПЛЗ — программируемая линия задержки. Используется для изменения задержки распространения строба на заданную величину

Компаратор — устройство, производящее сравнение входного Сигнала PPS и пороговым значением сравнения

Пороговое напряжение сравнения — задаваемое ПЛИС значение напряжения, с которым происходит сравнение

PPS — входной синхросигнал от калибруемого устройства

## 2.2. Алгоритм проведения измерений

Разрабатываемое устройство, помимо узкоспециализированного применения для измерения разности фаз синхросигналов калибруемых устройств, также может работать в режиме стробоскопического осциллографа общего назначения.

### 2.2.1. Режим измерения разности фаз

Для определения разности фаз сначала находится фаза синхросигнала опорного устройства (то, от которого тактируется калибратор). Для этого на ЦАП\_У устанавливается пороговое напряжение, характерное для используемого стандарта. Затем, увеличивая значение задержки, находится такое, при котором на выходе компаратора на втором канале будет логическая единица. Для нахождения разности фаз ( $skew_{PPS}$ ) (рис.2.4) необходимо умножить установленный код на линии задержки на шаг изменения задержки.




Рис.2.4. Измерение разности фаз

### 2.2.2. Режим стробоскопического осциллографа

Перед началом проведения измерения необходимо определить частоту измеряемого сигнала, и начать генерировать стробы с той же частотой. Стробы блокируют текущий выход компаратора, и на его выходе остаётся результат сравнения в момент прихода строба. При помощи изменения задержки можно сдвигать момент прихода стробы, тем самым сдвигая измеряемую точку по оси ОХ.

Для поиска значения напряжения в измеряемой точке необходимо изменять пороговое напряжение сравнения на компараторе. Наблюдая изменения выхода компаратора, в зависимости от значения порогового напряжения, можно судить о том, найдено ли значение в измеряемой точке.






Рис.2.5. Снятие осциллограммы сигнала

На рис.2.5 приведён пример измерения.  $t_0$  – точка от которой измеряется сигнал (момент прихода строба),  $t_1$  – измеряемая точка (момент прихода задержанного строба на компаратор). Временной отрезок  $[t_0, t_1]$  настраивается линией задержки. Если в момент защёлкивания на выходе компаратора логическая единица, значит измеряемое напряжение выше, чем пороговое. Перед приходом следующего строба пороговое напряжение повышается. Так продолжается до тех пор, пока на выходе компаратора не будет логического нуля. В таком случае мы считаем, что измеряемая точка имеет значения напряжения равное пороговому.

Затем увеличивается значение задержки и начинается поиск значения напряжения в следующей точке.

### 2.3. Пороговое напряжение сравнения

Для задания порогового напряжения используется ЦАП AD5662 от Analog Devices. AD5662 – 16-битный ЦАП с гарантированной точностью 12 бит.

С опорным напряжением 3.3 В, шаг изменения напряжения –  $\frac{3.3}{2^{16}} \approx 50$  мкВ (если не учитывать нелинейность задания напряжения). Для задания напряжения используется интерфейс SPI (рис.2.6).




Figure 34. Input Register Contents




Рис.2.6. Интерфейс взаимодействия с AD5662

При напряжении питания 3.3 В максимальная частота сигнала SCLK – 20 МГц. Максимальное время установки выходного напряжения – 10 мкс (обычно 8 мкс). Описание используемого ЦАП приведено в документации[3].

2.4. Линия задержки

Для задержки строба используется программируемая линия задержки SY100EP196V пр-ва Microchip. Задержка задаётся 10-битным цифровым кодом с шагом ≈ 10 пс (рис.2.7). Так же есть аналоговый вход FTUNE, которым можно точнее точнее подстраивать задержку в диапазоне 30 пс (рис.2.8) (на данный момент не используется).




Рис.2.7. Задержка, задаваемая цифровым входом




Рис.2.8. Подстройка задержки через аналоговый вход FTUNE

Описание используемой программируемой линии задержки приведено в документации[12].

## 2.5. Компаратор

Для сравнения используется компаратор ADCMP582 от Analog Devices. Основным параметром, который необходимо учесть является  $t_{PL}$  (рис.2.9).




Рис.2.9. Временная диаграмма ADCMP582

$t_{PL}$  – минимальное время, в течение которого вход защёлки (Latch Enable) должен быть высоким, чтобы результат сравнения попал на выход компаратора.

Описание использованного компаратора приведено в документации[2].

## ГЛАВА 3. РАЗРАБОТКА АППАРАТНОЙ ЧАСТИ УПРАВЛЯЮЩЕГО УСТРОЙСТВА

Все исходные коды аппаратных описаний находятся в директории */rtl/*.

### 3.1. Описание верхнего уровня

Описание верхнего уровня находится в файле */rtl/calsoc\_top.sv*.

Управляющее устройство реализовано в виде СнК (Система на кристалле) (рис.3.1) на базе открытого процессорного ядра *PicoRV32*, основанного на открытой архитектуре RISC-V.

Все периферийные модули подключаются к ядру через шину *Wishbone*. Арбитраж на шине выполняет открытый модуль *wbxbbar*.




Рис.3.1. Структурная схема СнК

Все периферийные устройства разделяют между собой общее адресное пространство.

0x00000000 – 0x00FFFFFF – RAM

0x01000000 – 0x01FFFFFF – ROM загрузчика

0x02000000 – 0x02FFFFFF – GPIO

0x03000000 – 0x03FFFFFF – UART1

0x04000000 – 0x04FFFFFF – память программы

0x05000000 – 0x05FFFFFF – измерительный модуль

### 3.2. Измерительный модуль

Измерительный модуль выдаёт все необходимые управляющие сигналы для проведения измерений и логически разделён на несколько компонентов:

- *stb\_gen* – модуль, измеряющий частоту сигнала и генерирующий стробы
- *ch\_measure\_ctl* – модуль, непосредственно управляющий измерением одного канала
- *spi\_master* – модуль, реализующий взаимодействие с AD5662
- *sc\_fifo* – FIFO, накапливающее измеренные значения





Рис.3.2. Структурная схема измерительного модуля (*measure\_unit*)

Все описанные ранее модули подключены в модуле верхнего уровня *measure\_unit* (рис.3.2). В нём же реализована вся логика управлением проведением измерений через шину Wishbone.

Далее будет отдельно рассмотрен каждый модуль.



Рис.3.4. Конечный автомат модуля *stb\_gen*

На рис.3.4 представлен конечный автомат модуля *stb\_gen*. Вся логика максимально упрощена, так как, если на одной регистровой передаче будет много комбинаторной логики, при синтезе под целевую ПЛИС не получится выдержать требуемые  $t_{setup}$  и  $t_{hold}$ .

FIND\_EDGE\_1 – состояние после сброса, ожидание первого фронта на входе *sig\_i*

FIND\_EDGE\_2 – ожидание второго фронта на входе *sig\_i*

WRITE\_START – запись текущего значения  $t_{cnt}$  в  $t_{start}$

FIND\_EDGE\_3 – ожидание третьего фронта на входе *sig\_i*

WRITE\_END – запись текущего значения  $t_{cnt}$  в  $t_{end}$

COUNT\_PERIOD – вычисление периода сигнала ( $t_{end} - t_{start}$ )

WAIT\_COUNT\_PERIOD – задержка на 1 такт

COUNT\_STROBE – начало расчёта времени начала и конца отрицательного импульса на выходе стробы

WAIT\_STB\_END – ожидание конца стробы и переход к расчёту новой

При записи 1 в регистр управлением данным модулем происходит его сброс, и начинается определение частоты сигнала.

Помимо 32-х разрядного счётчика, конвейеризация была необходима для всех операций с 32-х битными числами. В модуле *two\_cycle\_32\_adder* реализован двухтактный сумматор, однако использованный подход идентичен тому, что используется в счётчике.

Отдельного упоминания стоит оптимизация операции проверки на равенство двух чисел. Для этого необходимо сравнить попарно все биты чисел, что выполняется параллельно и не должно увеличивать максимальный путь, однако при синтезе получалась цепочка с последовательным сравнением всех разрядов (рис.3.5).




Рис.3.5. Реализация сравнения при синтезе

Для исправления этого пришлось явно заменить операцию сравнения на исключающее ИЛИ и свёртку по ИЛИ-НЕ.

При работе модуль не выдаёт стробы, а держит компаратор в защёлкнутом состоянии. Для запроса стробы используется пара сигналов *stb\_req\_i* и *stb\_valid\_o*. При выдаче стробы, с компаратора снимается защёлка на короткое время, после чего устанавливается обратно.

Для тестирования модуля были написаны тестбенчи *tb\_stb\_gen.sv* и *tb2\_stb\_gen.sv*. На рис.3.6 и рис.3.7 представлены результаты моделирования.




Рис.3.6. Пример определения частоты входного сигнала



```
iverilog -o test_stb_gen.vvp -g2005-sv tb_stb_gen.sv
./stb_gen.sv:108: vvp.tgt sorry: Case unique/unique0 qualities are ignored.
vvp -n test_stb_gen.vvp
VCD info: dumpfile dump.vcd opened for output.
measured signal T=      100 ns
generated strobe T=      104 ns
err=         4 ns      clk T=  8 ns
counted period=      104

measured signal T=     20000 ns
generated strobe T=     20000 ns
err=         0 ns      clk T=  8 ns
counted period=     20000

measured signal T=     200000 ns
generated strobe T=     200000 ns
err=         0 ns      clk T=  8 ns
counted period=     200000

measured signal T=    1333333 ns
generated strobe T=    1333336 ns
err=         3 ns      clk T=  8 ns
counted period=    1333336

OK!
tb_stb_gen.sv:69: $finish called at 20196276 (1ns)
```

Рис.3.7. Вывод в консоль при симуляции

Видно, что сигналы с периодом, кратным 8 нс измеряются корректно, при измерении других – ошибка меньше 8 нс.




Рис.3.8. Генерация стробов для 10 МГц




Рис.3.9. Генерация стробов для 200 кГц

На рис.3.8 и рис.3.9 приведены осциллограммы генерации строб для 10 МГц и 200 кГц. Видно, что точно определить не кратную частоту невозможно – при генерации получается стробы с частотой 9.6 МГц, а не 10 МГц.

### 3.2.2. Модуль ch\_measure\_ctl

Данный модуль управляет измерением одного из каналов – выставляет необходимое пороговое напряжение и задержку, а затем выставляет запрос на стробу. После прохода стробы, в зависимости от текущего и предыдущего выхода компаратора, принимается решение о следующем значении задержки и порогового напряжения.

Для ускорения снятия осциллограммы применяется предсказание направления изменения сигнала. Для этого, после нахождения очередной точки, изменяется только задержка, после чего на основании выхода компаратора принимается решение – измеряемый сигнал нарастает или уменьшается.

Для запроса генерации стробы используются сигналы *stb\_req\_o* и *stb\_valid\_i*, которые подключены к модулю *stb\_gen*.




Рис.3.10. Конечный автомат модуля *ch\_measure\_ctl*

На рис.3.10 представлен конечный автомат описываемого модуля.

IDLE – состояние покоя

SET\_THRESHOLD – отправление запроса на установку порогового напряжения (*threshold\_wre\_o = 1*)

WAIT\_THRESHOLD – ожидание установки порогового напряжения (*threshold\_rdy\_i == 1*)

REQ\_STROBE – установка запроса на стробу (*stb\_req\_o = 1*)

WAIT\_STROBE – ожидание прохода стробы (*stb\_valid\_i == 1*)

SAVE\_CMP\_RES – обновление текущего и предыдущего выхода компаратора

PROCESS\_RES – принятие решения о статусе поиска точки (определение направления поиска или поиск точки) и о выборе направления поиска

UPDATE\_CONF – обновление регистров с текущей задержкой и пороговым напряжением на основании принятого ранее решения

В состоянии PROCESS\_RES, в зависимости от выхода компаратора переключаются два других конечных автомата, отвечающих за статус поиска точки и направления поиска.

На рис.3.11 приведён пример снятия осциллограммы сигнала.




Рис.3.11. Пример снятия осциллограммы с угадыванием направления изменения сигнала

3.2.3. Программный интерфейс

Управление измерительным модулем осуществляется через регистры, размещённые в адресном пространстве процессора (memory-mapped) на шине Wishbone[14] ( рис.3.12, рис.3.13, рис.3.14, рис.3.15, рис.3.16).

Register 3.1: STB\_GEN\_CTL

31	3	2	1	0	clk_sel mux run
reserved	1/0	1/0	1/0		(w)

31	3	2	1	0	clk_sel mux rdy
reserved	1/0	1/0	1/0		(r)

Register 3.2: STB\_GEN\_PERIOD

31	0	period
read only		(r)

Рис.3.12. Регистры для управления модулем *stb\_gen*

- run** – запись 1 начинает измерение частоты входного сигнала
- mux** – выбор канала для измерения (0 – первый канал, 1 – второй)
- clk\_sel** – выбор источника тактового сигнала для генерации стробов (0 – внутренний, 1 – внешний)
- rdy** – 1 при окончании измерения

**period** – измеренное значение периода (кол-во отсчётов счётчика)

Register 3.3: CH\_CTL\_DELTA\_REG

<i>delay delta</i>																<i>threshold delta</i>															
32				26				25				16				15				0											
reserved								default: 0x01								default: 0x01								(r/w)							

Register 3.5: MU\_CTL\_1/2

31	1	0	<i>run</i> (r/w)
reserved		1/0	

Рис.3.15. Регистр для управление измерением канала

**run** – запись 1 начинает измерение

Register 3.6: MU\_CH\_1/2\_VAL

31	17	16	1	0	<i>measured point</i> <i>valid</i> (r)
reserved				1/0	

Рис.3.16. Регистр для чтения измеренных значений

**measured point** – значение измеренной точки

**valid** – 1 если FIFO не пустое и прочитано измеренное значение

## ГЛАВА 4. РАЗРАБОТКА ПРОГРАММНОЙ ЧАСТИ УПРАВЛЯЮЩЕГО УСТРОЙСТВА

Программная часть состоит из двух компонентов: загрузчика (*/bootloader/*) и управляющей программы (*/firmware/*).

Загрузчик необходим для обновления прошивки на FLASH памяти внутри калибратора. При запуске устройства загрузчик проверяет включен ли переключатель на печатной плате калибратора, если нет, то исполнение передаётся управляющей программе.

Все измерения проводятся аппаратно, процессорное ядро используется только для подачи команд на проведение измерений и взаимодействия с устройством верхнего уровня. На данный момент интеграция с инфраструктурой White Rabbit только планируется, поэтому все результаты выводятся через последовательный порт в консоль подключенного к калибратору ПК.

## ЗАКЛЮЧЕНИЕ

В результате работы рассмотрен метод калибровки узлов сети White Rabbit и разработано управляющее устройство для калибратора субнаносекундной синхронизации. Поставленные задачи: портирование под целевую ПЛИС и интеграция в СнК открытых модулей, создание модулей для проведения измерений при помощи стробирования, написание и отладка встраиваемого программного обеспечения – выполнены в полном объёме.

В процессе работы были освоены:

- Маршрут проектирования на ПЛИС пр-ва Gowin Semiconductor
- Открытая шина для СнК Wishbone и разработка ведомых устройств для неё
- Применение открытого синтезируемого ядра на базе архитектуры RISC-V – PicoRV32
- Проектирование и реализация СнК на основе открытых модулей
- Конфигурация компилятора и компоновщика под используемую ISA и СнК

На данный момент калибратор находится на этапе отладки, планируется вторая ревизия платы с исправлением ошибок, найденных в ходе отладки. В планах на дальнейшую разработку имеется доработка прошивки, связанная с:

- Улучшением метода определения частоты измеряемого сигнала и генерации строб
- Доработкой алгоритма и реализации снятия осциллограммы
- Добавлением интеграции в инфраструктуру White Rabbit
- Доработкой режима стробоскопического осциллографа общего назначения

Также планируется проведение процедуры калибровки разработанного устройства, что позволит повысить точность проводимых измерений.



## СПИСОК СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ

ОУ	–	Объект управления
ПЛИС	–	Программируемая логическая интегральная схема
СнК	–	Система на кристалле
УУ	–	Управляющее устройство
ФАПЧ	–	Фазовая автоподстройка частоты
BSRAM	–	Burst Static Random Access Memory
DAC	–	Digital to analog converter
FIFO	–	first in, first out
GPIO	–	General-purpose input/output
ISA	–	Instruction Set Architecture
LUT	–	Look-Up table
NTP	–	Networking Time Protocol
PLL	–	Phase-Locked Loop
PPS	–	Pulse Per Second
PTP	–	Precision Time Protocol
RAM	–	Random Access Memory
ROM	–	Read-only memory
SFP	–	Small Form-factor Pluggable
UART	–	Universal Asynchronous Receiver-Transmitter
WR	–	White Rabbit
WR PTP	–	White Rabbit Precision Time Protocol

## СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Пешков Д.В., Михайловский В.С. Калибрующее устройство для средств высокоточной синхронизации распределённых систем потоковой обработки данных // Экономика и Индустрия 5.0 в условиях новой реальности (ИНПРОМ-2022): сборник трудов Всероссийской научно-практической конференции с зарубежным участием 28-30 апреля 2022. - СПб.: ПОЛИТЕХ-ПРЕСС, 2022. - С. 680-684.
2. ADCMP582BCPZ Datasheet [Электронный ресурс] // Analog Devices URL: [https://www.analog.com/media/en/technical-documentation/data-sheets/adcmp580\\_581\\_582.pdf](https://www.analog.com/media/en/technical-documentation/data-sheets/adcmp580_581_582.pdf) (дата обращения: 16.06.2022).
3. AD5662BRMZ Datasheet [Электронный ресурс] // Analog Devices URL: <https://www.analog.com/media/en/technical-documentation/data-sheets/ad5662.pdf> (дата обращения: 16.06.2022).
4. Another Wishbone (or even AXI-lite) Controlled UART [Электронный ресурс] // Github URL: <https://github.com/ZipCPU/wbuart32> (дата обращения: 16.06.2022).
5. FT2232HL Datasheet [Электронный ресурс] // FTDI Chip URL: [https://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS\\_FT2232H.pdf](https://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT2232H.pdf) (дата обращения: 16.06.2022).
6. Grzegorz Daniluk. White Rabbit calibration procedure [Электронный ресурс] // CERN BE-CO-HT URL: [https://www.ohwr.org/project/white-rabbit/uploads/76cdbdbadccc9d6c54d5caf246550fbf/WR\\_Calibration-v1.1-20151109.pdf](https://www.ohwr.org/project/white-rabbit/uploads/76cdbdbadccc9d6c54d5caf246550fbf/WR_Calibration-v1.1-20151109.pdf) (дата обращения: 16.06.2022).
7. GW1N series of FPGA Products Data Sheet DS100-2.7.1E [Электронный ресурс] // GOWIN Semiconductor Corp. URL: [https://gowinsemi.com/upload/database\\_doc/1752/document/6296db1b68af5.pdf](https://gowinsemi.com/upload/database_doc/1752/document/6296db1b68af5.pdf) (дата обращения: 16.06.2022).
8. GowinSynthesis User Guide [Электронный ресурс] // GOWIN Semiconductor Corp. URL: <http://cdn.gowinsemi.com.cn/SUG550E.pdf> (дата обращения: 16.06.2022).
9. Gowin FPGA Primitive User Guide [Электронный ресурс] // GOWIN Semiconductor Corp. URL: [https://www.gowinsemi.com/upload/database\\_doc/39/document/5bfcff2ce0b72.pdf](https://www.gowinsemi.com/upload/database_doc/39/document/5bfcff2ce0b72.pdf) (дата обращения: 16.06.2022).
10. OpenCores Free and Open Source gateway IP cores [Электронный ресурс] // OpenCores URL: <https://opencores.org/> (дата обращения: 16.06.2022).
11. PicoRV32 - A Size-Optimized RISC-V CPU [Электронный ресурс] // Github URL: <https://github.com/YosysHQ/picorv32> (дата обращения: 16.06.2022).
12. SY100EP196V Datasheet [Электронный ресурс] // Microchip URL: <https://>

ww1.microchip.com/downloads/aemDocuments/documents/TCG/ProductDocuments/DataSheets/SY100EP196V-3.3V-5V-2.5GHz-Programmable-Delay-Chip-with-Fine-Tune-C.pdf (дата обращения: 16.06.2022).

13. WB2AXIP: Bus interconnects, bridges, and other components [Электронный ресурс] // Github URL: <https://github.com/ZipCPU/wb2axip> (дата обращения: 16.06.2022).

14. WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores [Электронный ресурс] // OpenCores URL: [https://cdn.opencores.org/downloads/wbspec\\_b4.pdf](https://cdn.opencores.org/downloads/wbspec_b4.pdf) (дата обращения: 16.06.2022).

## Описание файлов проекта

Все исходные коды находятся в репозитории на Github <https://github.com/daniilpeshkov/calsoc>

*./rtl/* – директория с исходными кодами аппаратных описаний

*./firmware/* – директория с исходными кодами управляющей программы

*./bootloader/* – директория с исходными кодами загрузчика

*./syn/* – директория с файлами для синтеза (назначения выводов ПЛИС, временные ограничения, конфигурации встроенного логического анализатора)

*./boot.py* – скрипт для прошивки калибратора

*./calsoc.gprj* – файл для открытия проекта в Gowin EDA

## Приложение 2

## Исходные коды измерительного модуля

Листинг П2.1. *stb\_gen.sv*

```
2 module stb_gen #(
3     parameter OFFSET = 20,
4     parameter T_CNT_WIDTH = 32
5 ) (
6     input wire clk_i,
7     input wire arst_i,
8
9     input wire sig_i,
10
11     output logic err_o,
12     output logic rdy_o,
13     output logic stb_o,
14     output logic [T_CNT_WIDTH-1:0] stb_period_o,
15
16     input logic stb_req_i,
17     output logic stb_valid_o,
18     output logic debug_stb_o
19 );
20 // localparam T_CNT_WIDTH          = 32;
21 localparam ZERO_HOLD_CYCLES      = 2;
22
23 logic int_stb = 0;
24 assign debug_stb_o = int_stb;
25
26 logic sig_synced;
27
28 //stb req interface
29
30 logic stb_oe; // stb_oe == 1 blocks strobe generation
31
32 assign stb_o = (rdy_o ? int_stb | stb_oe : int_stb);
33
34 assign stb_valid_o = stb_oe & rdy_o;
35
36 logic prev_stb_req;
37
38 always_ff @(posedge clk_i) prev_stb_req <= stb_req_i;
39
```

```

40 logic req_posedge;
41 assign req_posedge = ~prev_stb_req & stb_req_i;
42
43 logic is_zero_hold_start;
44 logic is_stb_end;
45
46 always_ff @(posedge clk_i, negedge arst_i) begin
47     if (~arst_i) begin
48         stb_oe = 0;
49     end else begin
50         casex ({req_posedge, is_stb_end})
51             2'bx1: stb_oe <= 1;
52             2'b1x: stb_oe <= 0;
53         endcase
54     end
55 end
56
57 sync_ff #(
58     .WIDTH (1),
59     .STAGES(2)
60 ) sig_i_sync_ff_inst (
61     .clk_i (clk_i),
62     .data_i(sig_i),
63     .data_o(sig_synced)
64 );
65
66 logic prev_sig; //edge detect
67
68 always_ff @(posedge clk_i) begin
69     prev_sig <= sig_synced;
70 end
71
72 logic sig_posedge;
73 assign sig_posedge = sig_synced & ~prev_sig;
74
75 typedef enum logic[8:0] {
76     FIND_EDGE_1      = 9'b000000001,
77     FIND_EDGE_2      = 9'b000000010,
78     WRITE_START      = 9'b000000100,
79     FIND_EDGE_3      = 9'b000001000,
80     WRITE_END        = 9'b000010000,
81     COUNT_PERIOD     = 9'b000100000,
82     WAIT_COUNT_PERIOD = 9'b001000000,
83     COUNT_STROBE     = 9'b010000000,
84     WAIT_STB_END     = 9'b100000000

```

```

85     } stb_gen_state;
86
87     stb_gen_state state = FIND_EDGE_1;
88
89     logic [T_CNT_WIDTH-1 : 0] t_cnt /* synthesis syn_keep=1
        syn_preserve=1 syn_ramstyle="registers" */;
90     logic [T_CNT_WIDTH-1 : 0] t_start;
91     logic [T_CNT_WIDTH-1 : 0] t_end;
92     stb_gen_state next_state;
93
94
95     logic count_zero_hold_begin, zero_hold_begin_valid;
96     logic count_stb_end, stb_end_valid;
97
98     assign count_zero_hold_begin = (state == COUNT_STROBE ? 1 :
        0);
99     assign count_stb_end = (state == COUNT_STROBE ? 1 : 0);
100
101     always_comb begin
102         unique case (state) /* sythesis parallel_case*/
103             FIND_EDGE_1:      if (sig_posedge) next_state =
                FIND_EDGE_2;
104                             else next_state = state;
105             FIND_EDGE_2:      if (sig_posedge) next_state =
                WRITE_START;
106                             else next_state = state;
107             WRITE_START:      next_state = FIND_EDGE_3;
108             FIND_EDGE_3:      if (sig_posedge) next_state =
                WRITE_END;
109                             else next_state = state;
110             WRITE_END:        next_state = COUNT_PERIOD;
111             COUNT_PERIOD:     next_state = WAIT_COUNT_PERIOD;
112             WAIT_COUNT_PERIOD: next_state = COUNT_STROBE;
113             COUNT_STROBE:     next_state = WAIT_STB_END;
114             WAIT_STB_END:     if (is_stb_end) next_state =
                COUNT_STROBE;
115                             else next_state = state;
116             default:          next_state = state;
117         endcase
118     end
119
120     always_ff @(posedge clk_i, negedge arst_i) begin
121         if (~arst_i) begin
122             state = FIND_EDGE_1;
123         end else begin

```

```

124         state <= next_state;
125     end
126 end
127
128 logic [T_CNT_WIDTH-1:0] adder_zero_hold_res;
129 logic [T_CNT_WIDTH-1:0] adder_stb_end_res;
130
131 always_ff @(posedge clk_i) begin
132     stb_period_o <= (state == COUNT_PERIOD ? t_end - t_start :
133                     stb_period_o);
134 end
135
136 localparam MAGIC_CONST = 3;
137
138 logic [T_CNT_WIDTH-1:0] period_minus_zero_hold;
139 always_ff @(posedge clk_i) period_minus_zero_hold <=
140     stb_period_o - (ZERO_HOLD_CYCLES+MAGIC_CONST); //magic
141     constat due to computation pipeline
142
143 two_cycle_32_adder adder_zero_hold_begin (
144     .clk_i   (clk_i),
145     .a_i     (t_cnt),
146     .b_i     (period_minus_zero_hold),
147     .valid_i (count_zero_hold_begin),
148     .valid_o (zero_hold_begin_valid),
149     .res_o   (adder_zero_hold_res)
150 );
151
152 two_cycle_32_adder adder_stb_end (
153     .clk_i   (clk_i),
154     .a_i     (t_cnt),
155     .b_i     (stb_period_o - MAGIC_CONST), //magic constat due to
156     computation pipeline
157     .valid_i (count_stb_end),
158     .valid_o (stb_end_valid),
159     .res_o   (adder_stb_end_res)
160 );
161
162 logic [T_CNT_WIDTH-1:0] latched_zero_hold_res;
163 logic [T_CNT_WIDTH-1:0] latched_stb_end_res;
164
165 always_ff @(posedge clk_i) latched_zero_hold_res <= (
166     zero_hold_begin_valid ? adder_zero_hold_res :
167     latched_zero_hold_res);

```



```

162 always_ff @(posedge clk_i) latched_stb_end_res <= (
      stb_end_valid ? adder_stb_end_res : latched_stb_end_res);
163
164
165 logic is_zero_hold_start_lo;
166 logic is_zero_hold_start_hi;
167 logic is_stb_end_lo;
168 logic is_stb_end_hi;
169
170 always_ff @(posedge clk_i) is_zero_hold_start_lo <= ~(
      t_cnt[15:0] ^ latched_zero_hold_res[15:0]); //t_cnt ==
      latched_zero_hold_res;
171 always_ff @(posedge clk_i) is_zero_hold_start_hi <= ~(
      t_cnt[31:16] ^ latched_zero_hold_res[31:16]); //t_cnt ==
      latched_zero_hold_res;
172 always_ff @(posedge clk_i) is_zero_hold_start <=
      is_zero_hold_start_lo & is_zero_hold_start_hi;
173
174 always_ff @(posedge clk_i) is_stb_end_lo <= ~(t_cnt[15:0]
      ^ latched_stb_end_res[15:0]); //t_cnt ==
      latched_zero_hold_res;
175 always_ff @(posedge clk_i) is_stb_end_hi <= ~(t_cnt[31:16]
      ^ latched_stb_end_res[31:16]); //t_cnt ==
      latched_zero_hold_res;
176 always_ff @(posedge clk_i) is_stb_end <= is_stb_end_hi &
      is_stb_end_lo;
177
178 always_ff @(posedge clk_i, negedge arst_i) begin
179     if (~arst_i) begin
180         int_stb = 0;
181     end else begin
182         case (1)
183             is_zero_hold_start: int_stb <= 0;
184             is_stb_end:         int_stb <= 1;
185             default:            int_stb <= int_stb;
186         endcase
187     end
188 end
189
190 always_ff @(posedge clk_i, negedge arst_i) begin
191     if (~arst_i) rdy_o = 0;
192     else rdy_o <= (state == COUNT_STROBE ? 1 : rdy_o);
193 end
194
195 always_ff @(posedge clk_i) begin

```

```

196     err_o <= (state == FIND_EDGE_1 ? 0 : err_o);
197 end
198
199 always_ff @(posedge clk_i) t_end <= (state == WRITE_END ?
    t_cnt : t_end);
200
201 always_ff @(posedge clk_i) t_start <= (state == WRITE_START
    ? t_cnt : t_start);
202
203 // pipelined counter
204
205 logic [T_CNT_WIDTH/2-1 : 0] high_bytes = 0      /* synthesis
    syn_keep=1 syn_preserve=1 syn_ramstyle="registers" */;
206 logic [T_CNT_WIDTH/2-1 : 0] latched_low_bytes = 0 /*
    synthesis syn_keep=1 syn_preserve=1 syn_ramstyle="
    registers" */;
207 logic [T_CNT_WIDTH/2-1 : 0] low_bytes = 0      /* synthesis
    syn_keep=1 syn_preserve=1 syn_ramstyle="registers" */;
208 logic [T_CNT_WIDTH/2-1 : 0] low_bytes_plus_1;
209 logic carry;
210
211 assign {carry, low_bytes_plus_1} = low_bytes + 1;
212
213 //incrementing low bytes
214 always_ff @(posedge clk_i, negedge arst_i)
215     if (~arst_i) low_bytes = 0;
216     else low_bytes <= low_bytes_plus_1;
217
218 //latching low bytes for 1 cycle
219 always_ff @(posedge clk_i, negedge arst_i)
220     if (~arst_i) latched_low_bytes = 0;
221     else latched_low_bytes <= low_bytes;
222
223 logic latched_carry = 0;
224
225 //latching carry
226 always_ff @(posedge clk_i, negedge arst_i)
227     if (~arst_i) latched_carry = 0;
228     else latched_carry <= carry;
229
230 //adding latched carry to high bytes
231 always_ff @(posedge clk_i, negedge arst_i)
232     if (~arst_i) high_bytes = 0;
233     else high_bytes <= high_bytes + latched_carry;
234

```

```

235 //setting t_cnt
236 always_ff @(posedge clk_i, negedge arst_i)
237     if (~arst_i) t_cnt = 0;
238     else t_cnt <= {high_bytes, latched_low_bytes};
239
240 endmodule

```

Листинг П2.2. *two\_cycle\_32\_adder.sv*

```

2 module two_cycle_32_adder (
3     input logic clk_i,
4     input logic [31:0] a_i,
5     input logic [31:0] b_i,
6     input logic valid_i,
7
8     output logic valid_o,
9     output logic [31:0] res_o
10 );
11
12     logic [31:0] a, b;
13
14     always_ff @(posedge clk_i) begin
15         a <= (valid_i ? a_i : a);
16         b <= (valid_i ? b_i : b);
17     end
18
19     enum logic[2:0] {
20         IDLE = 3'b001,
21         FIRST_STAGE = 3'b010,
22         SECOND_STAGE = 3'b100
23     } state = IDLE, next_state;
24
25     always_ff @(posedge clk_i) state <= next_state;
26
27     logic [1:0] valid;
28     integer i;
29     always_ff @(posedge clk_i) begin
30         valid[0] <= valid_i;
31         for (i = 1; i <= 1; i = i + 1 ) valid[i] <= valid[i-1];
32         valid_o <= valid[1];
33     end
34
35
36     always_comb begin

```

```

37     next_state = state;
38     case (state)
39         IDLE: if (valid_i) next_state = FIRST_STAGE;
40         FIRST_STAGE: next_state = SECOND_STAGE;
41         SECOND_STAGE: next_state = IDLE;
42     endcase
43 end
44
45 logic carry;
46
47 always_ff @(posedge clk_i) begin
48     case (state)
49         FIRST_STAGE: {carry, res_o[15:0]} <= a[15:0] + b
50             [15:0];
51         default: {carry, res_o[15:0]} <= {carry, res_o
52             [15:0]};
53     endcase
54     case (state)
55         SECOND_STAGE: res_o[31:16] <= a[31:16] + b[31:16]
56             + carry;
57         default: res_o[31:16] <= res_o[31:16];
58     endcase
59 end
60 endmodule

```

Листинг П2.3. *sc\_fifo.sv*

```

2 module sc_fifo #(
3     parameter LGFLEN = 10,
4     parameter WIDTH = 32
5 ) (
6     input logic      clk_i,
7     input logic      arstn_i,
8
9     input logic [WIDTH-1:0] data_i,
10    input logic      wre_i,
11
12    output logic [WIDTH-1:0] data_o,
13    input logic      re_i,
14    output logic      n_empty_o
15 );
16
17    logic [WIDTH-1:0] cyc_buf [int'($pow(2, LGFLEN)-1):0];

```

```

18
19     logic  [LGFLLEN-1:0] r_addr, w_addr;
20
21     assign n_empty_o = (r_addr != w_addr);
22     assign data_o = cyc_buf[r_addr];
23
24     always_ff @(posedge clk_i/*, negedge arstn_i*/) begin :
25         w_addr_ff
26         if (~arstn_i) begin
27             w_addr = 0;
28         end else begin
29             if (wre_i) begin
30                 w_addr <= w_addr + 1;
31             end
32         end
33     end
34
35     always_ff @(posedge clk_i/*, negedge arstn_i*/) begin :
36         r_addr_ff
37         if (~arstn_i) begin
38             r_addr = 0;
39         end else begin
40             if (re_i & n_empty_o) begin
41                 r_addr <= r_addr + 1;
42             end
43         end
44     end
45
46     always_ff @(posedge clk_i) begin
47         if (wre_i) begin
48             cyc_buf[w_addr] <= data_i;
49         end
50     end
51 endmodule

```

Листинг П2.4. *ch\_measure\_ctl.sv*

```

2 module ch_measure_ctl #(
3     parameter DEFAULT_THRESHOLD_DELTA = 1,
4     parameter DEFAULT_D_CODE_DELTA = 1
5 ) (
6     input logic clk_i,
7     input logic arst_i,

```

```

8
9 //stb request interface
10 output logic stb_req_o,
11 input logic stb_valid_i,
12
13 //CMP input
14 input logic cmp_out_i,
15
16 //control threshold and delay delta
17 input logic [15:0] threshold_delta_i,
18 input logic [9:0] d_code_delta_i,
19
20 //dac (threshold) output
21 output logic [15:0] threshold_o,
22 output logic threshold_wre_o,
23 input logic threshold_rdy_i,
24
25 //delay line
26 output logic [9:0] d_code_o,
27
28 //ctl
29 input logic run_i,
30
31 //TODO output measured value
32 output logic point_rdy_o
33 );
34
35 enum logic [7:0] {
36     IDLE = 8'b00000001,
37     SET_THRESHOLD = 8'b00000010,
38     WAIT_THRESHOLD = 8'b00000100,
39     REQ_STROBE = 8'b00001000,
40     WAIT_STROBE = 8'b00010000,
41     SAVE_CMP_RES = 8'b00100000,
42     PROCESS_RES = 8'b01000000,
43     UPDATE_CONF = 8'b10000000
44 } ctl_state, next_ctl_state;
45
46 enum logic [1:0] {
47     DIR_UP = 2'b01,
48     DIR_DOWN = 2'b10
49 } threshold_dir;
50
51 enum logic [1:0] {
52     FIND_DIR = 2'b01,

```

```

53     FIND_POINT    = 2'b10
54 } point_state, next_point_state;
55
56 logic cur_cmp_out, prev_cmp_out;
57
58 always_comb begin : next_ctl_state_comb
59     if (~run_i) begin
60         next_ctl_state = IDLE;
61     end else begin
62         case (ctl_state)
63             IDLE:          next_ctl_state = SET_THRESHOLD;
64             SET_THRESHOLD: next_ctl_state = WAIT_THRESHOLD;
65             WAIT_THRESHOLD: if (threshold_rdy_i) next_ctl_state
66                             = REQ_STROBE;
67                             else next_ctl_state = ctl_state;
68             REQ_STROBE:    next_ctl_state = WAIT_STROBE;
69             WAIT_STROBE:   if (stb_valid_i) next_ctl_state =
70                             SAVE_CMP_RES;
71                             else next_ctl_state = ctl_state;
72             SAVE_CMP_RES:  next_ctl_state = PROCESS_RES;
73             PROCESS_RES:   next_ctl_state = UPDATE_CONF;
74             UPDATE_CONF:   next_ctl_state = SET_THRESHOLD;
75         endcase
76     end
77 end
78
79 always_comb begin : next_point_state_comb
80     if (ctl_state == PROCESS_RES) begin
81         case (point_state) /* synthesis full_case */
82             FIND_POINT: if (cur_cmp_out != prev_cmp_out)
83                         next_point_state = FIND_DIR;
84                         else next_point_state = point_state;
85             FIND_DIR: next_point_state = FIND_POINT;
86         endcase
87     end else begin
88         next_point_state = point_state;
89     end
90 end
91
92 always_ff @(posedge clk_i, negedge arst_i) begin
93     if (~arst_i) begin
94         cur_cmp_out = 1;
95     end else if (ctl_state == SAVE_CMP_RES) begin

```

```

95     cur_cmp_out <= cmp_out_i;
96     prev_cmp_out <= cur_cmp_out;
97 end
98 end
99
100 always_ff @(posedge clk_i, negedge arst_i) begin :
101     ctl_state_ff
102     if (~arst_i) begin
103         ctl_state = IDLE;
104     end else begin
105         ctl_state <= next_ctl_state;
106     end
107 end
108
109 logic [15:0] next_threshold;
110 logic [9:0] next_d_code;
111
112 always_comb begin : next_threshold_comb
113     case (ctl_state)
114         IDLE: next_threshold = 0;
115         UPDATE_CONF: if (point_state == FIND_POINT) begin
116             case (threshold_dir) /* synthesis full_case */
117                 DIR_UP: next_threshold = threshold_o +
118                     threshold_delta_i;
119                 DIR_DOWN: next_threshold = threshold_o -
120                     threshold_delta_i;
121             endcase
122         end else begin
123             next_threshold = threshold_o;
124         end
125         default: next_threshold = threshold_o;
126     endcase
127 end
128
129 always_comb begin : next_d_code_comb
130     case (ctl_state)
131         IDLE: next_d_code = 0;
132         UPDATE_CONF: if (point_state == FIND_DIR) begin
133             next_d_code = d_code_o + d_code_delta_i;
134         end else begin
135             next_d_code = d_code_o;
136         end
137         default: next_d_code = d_code_o;
138     endcase
139 end

```





```

176         default: threshold_dir <= (threshold_dir ==
177             DIR_DOWN ? DIR_UP : DIR_DOWN);
178     endcase
179 end
180 end
181
182 always_ff @(posedge clk_i, negedge arst_i) begin :
183     point_state_ff
184     if (~arst_i) begin
185         point_state = FIND_POINT;
186     end else begin
187         point_state <= next_point_state;
188     end
189 end
190
191 always_ff @(posedge clk_i, negedge arst_i) begin : d_code_ff
192     if (~arst_i) begin
193         d_code_o = 0;
194     end else begin
195         d_code_o <= next_d_code;
196     end
197 end
198
199 always_ff @(posedge clk_i, negedge arst_i) begin :
200     point_rdy_ff
201     if (~arst_i) begin
202         point_rdy_o = 0;
203     end else begin
204         if (ctl_state == PROCESS_RES & cur_cmp_out !=
205             prev_cmp_out) point_rdy_o <= 1;
206         else point_rdy_o <= 0;
207     end
208 end
209 end
210 endmodule

```

