Министерство науки и высшего образования Российской Федерации
Федеральное государственное автономное образовательное учреждение высшего образования
«Южно-Уральский государственный университет
(национальный исследовательский университет)»
Политехнический институт

КОНСПЕКТ ЛЕКЦИИ № 8

по дисциплине «Элементы систем автоматики»

Триггеры

ЮУрГУ–13.03.02.2026.ЭСА.08 КЛ

Преподаватель: Сивкова А.П.,
Кульмухаметова А.С.

Составлен для группы П-377
по материалам курса в «Электронном ЮУрГУ»

Челябинск 2026

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ 2
1 ТРИГГЕР КАК ЯЧЕЙКА ПАМЯТИ 2
1.1 Определение и классификация 2
Выводы по разделу один 3
2 RS-ТРИГГЕР 3
2.1 Асинхронный RS-триггер 3
2.2 Синхронный RS-триггер 3
Выводы по разделу два 3
3 D-, JK- И T-ТРИГГЕРЫ 4
3.1 D-триггер 4
3.2 JK-триггер 4
3.3 T-триггер 4
Выводы по разделу три 4
БИБЛИОГРАФИЧЕСКИЙ СПИСОК 5

ВВЕДЕНИЕ

Триггер – простейший последовательностный элемент, элементарная ячейка памяти, хранящая один бит. В лекции рассмотрены RS-, D-, JK- и T-триггеры, их схемы, таблицы состояний и способы управления.

1 ТРИГГЕР КАК ЯЧЕЙКА ПАМЯТИ

1.1 Определение и классификация

Триггер – устройство с двумя устойчивыми состояниями (Q = 0 и Q = 1), которое переходит из одного в другое под действием входных сигналов и сохраняет состояние после их снятия. Выходы: прямой Q и инверсный не Q. Классификация:

– по функциональному назначению входов: RS, D, JK, T;

– по способу управления: асинхронные (переключаются сразу по входным сигналам) и синхронные (тактируемые – только при активном тактовом сигнале C);

– по способу записи: со статическим управлением (по уровню C) и с динамическим (по фронту или спаду C); двухтактные (master-slave, MS) – две ступени, информация принимается при C = 1 и передаётся на выход при спаде C.

Последовательностные устройства, в отличие от комбинационных, описывают таблицей переходов: выход Q^{n+1} зависит от входов и предыдущего состояния Q^n. Типовой пример – схема «ПУСК – СТОП»: кнопка «Пуск» включает выход, который сохраняется после её отпускания, кнопка «Стоп» – выключает.

Выводы по разделу один

1) Триггер хранит 1 бит; состояние после переключения сохраняется.
2) Асинхронные и синхронные; со статическим и динамическим управлением; двухтактные MS.

2 RS-ТРИГГЕР

2.1 Асинхронный RS-триггер

RS-триггер с прямыми входами строят на двух элементах ИЛИ-НЕ, охваченных перекрёстными обратными связями; с инверсными входами – на двух элементах И-НЕ. Входы: S (set) – установка в 1, R (reset) – сброс в 0.

Таблица 2.1 – Таблица состояний RS-триггера с прямыми входами

S	R	Q^{n+1}	Режим
0	0	Q^n	Хранение
1	0	1	Установка
0	1	0	Сброс
1	1	–	Запрещённая комбинация

У триггера на И-НЕ активный уровень входов – ноль (входы не S, не R): хранение при 1–1, запрещена комбинация 0–0. Запрещённая комбинация недопустима: оба выхода принимают одинаковое значение, а после одновременного снятия сигналов состояние непредсказуемо.

2.2 Синхронный RS-триггер

Добавляют два входных элемента И (И-НЕ), на которые кроме S и R подаётся тактовый сигнал C: при C = 0 триггер хранит информацию независимо от S и R, при C = 1 работает как асинхронный. Двухтактный синхронный RS-триггер состоит из ведущего и ведомого триггеров: при C = 1 информация записывается в ведущий, при спаде C – передаётся в ведомый; это исключает «сквозное» прохождение сигнала в цепочках триггеров.

Выводы по разделу два

1) RS-триггер: S – установка, R – сброс, S = R = 1 запрещено (для прямых входов).

2) Синхронный RS работает только при C = 1; двухтактный передаёт информацию на выход по спаду C.

3 D-, JK- И T-ТРИГГЕРЫ

3.1 D-триггер

D-триггер (delay – задержка) имеет информационный вход D и тактовый C: по активному уровню или фронту C на выход записывается значение D ($Q^{n+1} = D$), в остальное время информация хранится. Запрещённых комбинаций нет. Применяется в регистрах, как элемент задержки на такт и ячейка памяти; часто имеет асинхронные входы установки и сброса.

3.2 JK-триггер

JK-триггер – универсальный: J – аналог S, K – аналог R, но комбинация J = K = 1 разрешена и вызывает переключение в противоположное состояние.

Таблица 3.1 – Таблица состояний JK-триггера (по такту)

J	K	Q^{n+1}
0	0	Q^n (хранение)
1	0	1
0	1	0
1	1	не Q^n (переключение)

JK-триггер выполняют двухтактным или с динамическим управлением, чтобы при J = K = 1 он переключался один раз за такт. Из JK-триггера получают D-триггер (K = не J, J = D через инвертор) и T-триггер (J = K = 1).

3.3 T-триггер

T-триггер (счётный, toggle) меняет состояние на противоположное при каждом активном фронте входа T: Q^{n+1} = не Q^n. Частота импульсов на выходе вдвое меньше входной – T-триггер является делителем частоты на 2 и основой двоичных счётчиков.

Выводы по разделу три

1) D-триггер: $Q^{n+1} = D$ по такту; JK: при J = K = 1 переключается; T: делит частоту на 2.

2) JK-триггер универсален: из него получают D и T.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1 Элементы систем автоматики : лекции, презентации, вопросы для подготовки [Электронный ресурс] / А.П. Сивкова, А.С. Кульмухаметова. – Челябинск : ЮУрГУ, 2026. – URL: https://edu.susu.ru/course/view.php?id=219308 (дата обращения: 11.10.2026).

2 Угрюмов, Е.П. Цифровая схемотехника : учебное пособие для вузов / Е.П. Угрюмов. – 3-е изд., перераб. и доп. – СПб. : БХВ-Петербург, 2010.