Министерство науки и высшего образования Российской Федерации
Федеральное государственное автономное образовательное учреждение высшего образования
«Южно-Уральский государственный университет
(национальный исследовательский университет)»
Политехнический институт
Кафедра «Автоматизированный электропривод»

КОНСПЕКТ ЛЕКЦИИ № 6

по дисциплине «Микропроцессорные средства в электроприводах и технологических комплексах»

Архитектура микропроцессоров и микроконтроллеров. Микроконтроллеры AVR

ЮУрГУ–13.03.02.2026.МПС.06 КЛ

Преподаватель: Хусаинов Р.З.,
Еремин Н.А.

Составлен для группы П-377
по материалам курса в «Электронном ЮУрГУ»

Челябинск 2026

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ 2
1 ОСНОВНЫЕ ПОНЯТИЯ И КЛАССИФИКАЦИИ 2
1.1 Микропроцессоры, микроконтроллеры, DSP 2
1.2 Принстонская и Гарвардская архитектуры 3
1.3 CISC и RISC 3
1.4 Таксономия Флинна 3
Выводы по разделу один 3
2 ПРОЦЕССОР МИКРОКОНТРОЛЛЕРА AVR 3
2.1 Функциональная схема и работа 3
2.2 Регистры процессора 4
2.3 Регистр состояния SREG 4
3 ПОРТЫ ВВОДА-ВЫВОДА И ПЕРИФЕРИЯ 4
3.1 Порты ввода-вывода 5
3.2 Периферийные устройства ATmega32 5
Выводы по разделу три 5
БИБЛИОГРАФИЧЕСКИЙ СПИСОК 5

ВВЕДЕНИЕ

В лекции рассмотрены основные понятия микропроцессорной техники, классификации архитектур (Принстонская и Гарвардская, CISC и RISC, таксономия Флинна), функциональная схема процессора микроконтроллера AVR, его регистры, регистр состояния SREG, порты ввода-вывода и периферийные устройства.

1 ОСНОВНЫЕ ПОНЯТИЯ И КЛАССИФИКАЦИИ

1.1 Микропроцессоры, микроконтроллеры, DSP

Микропроцессор – программно-управляемое устройство обработки цифровой информации на одной или нескольких микросхемах; для работы ему нужны внешние память и периферия. Микроконтроллер – микросхема, объединяющая процессор, память программ и данных, порты ввода-вывода, таймеры, АЦП и интерфейсы, – законченное устройство управления. Цифровой сигнальный процессор (DSP) оптимизирован для быстрой обработки сигналов (аппаратное умножение с накоплением). Архитектура – совокупность структуры, системы команд и способов адресации, видимых программисту; аппаратные средства –

физическая реализация.

Упрощённая структура микропроцессора: АЛУ, регистры (общего назначения, счётчик команд, регистр команд, регистр состояния, указатель стека), устройство управления (дешифратор команд), шины адреса, данных и управления.

1.2 Принстонская и Гарвардская архитектуры

– Принстонская (фон Неймана): общая память и общая шина для команд и данных; проще и гибче, но команда и данные выбираются поочерёдно – «узкое место» шины;

– Гарвардская: раздельные памяти и шины команд и данных; выборка следующей команды совмещается с обработкой данных (конвейер), выше быстродействие; сложнее. AVR – Гарвардская архитектура.

1.3 CISC и RISC

– CISC (полный набор команд) – много сложных команд разной длины и времени выполнения, много способов адресации; компактный код, но сложное устройство управления;

– RISC (сокращённый набор команд) – простые команды фиксированной длины, большинство выполняется за один такт, операции только над регистрами (обмен с памятью – отдельными командами загрузки и сохранения), много регистров. AVR – RISC: большинство команд 16-битные и выполняются за 1 такт.

1.4 Таксономия Флинна

– SISD (один поток команд – один поток данных) – обычный скалярный процессор;

– SIMD (один поток команд – много данных) – векторный процессор, одна команда обрабатывает массив данных;

– MISD (много потоков команд – один поток данных) – конвейерные системы;

– MIMD (много потоков команд – много данных) – многопроцессорные и многоядерные системы.

Выводы по разделу один

1) Микроконтроллер = процессор + память + периферия на одном кристалле.
2) AVR: Гарвардская архитектура, RISC, большинство команд за один такт.

2 ПРОЦЕССОР МИКРОКОНТРОЛЛЕРА AVR

2.1 Функциональная схема и работа

Ядро AVR: flash-память программ, счётчик команд PC, регистр команд и дешифратор, 32 регистра общего назначения (РОН) R0–R31, АЛУ, регистр

состояния SREG, указатель стека SP, статическое ОЗУ, шина данных с периферией (регистры ввода-вывода, PBB). Последовательность работы: PC указывает адрес команды во flash; команда выбирается в регистр команд; пока она выполняется, выбирается следующая (одноуровневый конвейер); АЛУ берёт операнды из РОН и записывает результат в РОН за один такт; PC увеличивается или загружается адресом перехода.

2.2 Регистры процессора

– РОН R0–R31 – рабочие регистры для всех операций АЛУ; команды с непосредственным операндом (LDI, CPI, ANDI, ORI, SUBI) работают только с R16–R31; пары R26:R27, R28:R29, R30:R31 образуют 16-битные указатели X, Y, Z для косвенной адресации;

– счётчик команд PC – адрес следующей команды;

– указатель стека SP (SPH:SPL) – адрес вершины стека в ОЗУ; стек растёт вниз, его инициализируют в начале программы адресом последней ячейки ОЗУ (RAMEND); используется при вызове подпрограмм и прерываниях.

2.3 Регистр состояния SREG

Таблица 2.1 – Флаги регистра SREG

Бит	Флаг	Назначение
7	I	Глобальное разрешение прерываний
6	T	Пользовательский бит (команды BST, BLD)
5	H	Перенос из младшей тетрады (полуперенос)
4	S	Знак: S = N ⊕ V
3	V	Переполнение в дополнительном коде
2	N	Отрицательный результат (старший бит)
1	Z	Нулевой результат
0	C	Перенос (заём)

Флаги устанавливаются по результатам операций АЛУ и анализируются командами условных переходов.

3 ПОРТЫ ВВОДА-ВЫВОДА И ПЕРИФЕРИЯ

3.1 Порты ввода-вывода

ATmega32 имеет 4 порта – A, B, C, D – по 8 линий (32 программируемых входа-выхода). Каждый порт управляется тремя регистрами:

– DDRx – направление: 1 – выход, 0 – вход;

– PORTx – для выхода – выводимое значение; для входа – 1 включает внутренний подтягивающий резистор;

– PINx – чтение фактического состояния выводов.

Схема одного бита порта: выходной буфер, управляемый триггерами DDR и PORT, подтягивающий резистор, входной триггер Шмитта и синхронизатор для чтения через PIN. Пример инициализации: порт B на вход с подтяжкой – LDI R16, 0x00; OUT DDRB, R16; LDI R16, 0xFF; OUT PORTB, R16; порт D на выход – LDI R16, 0xFF; OUT DDRD, R16.

3.2 Периферийные устройства ATmega32

Таймеры-счётчики T0 и T2 (8-битные, с ШИМ) и T1 (16-битный), 10-разрядный 8-канальный АЦП, аналоговый компаратор, 3 источника внешних прерываний, USART, SPI, TWI (I^2C), JTAG, сторожевой таймер. Управление периферией – через регистры ввода-вывода. Питание 2,7–5,5 В; на лабораторном стенде частота кварцевого резонатора 8 МГц.

Выводы по разделу три

1) Порт: DDRx – направление, PORTx – вывод или подтяжка, PINx – чтение.

2) ATmega32: 4 порта по 8 бит, таймеры T0, T1, T2, АЦП 10 бит × 8 каналов, USART, SPI, TWI.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1 Хусаинов, Р.З. Микропроцессорные средства в электроприводах и технологических комплексах : учебное пособие к лабораторным работам / Р.З. Хусаинов, А.В. Качалов. – Челябинск : Издательский центр ЮУрГУ, 2025. – 96 с.

2 Перечень вопросов и задач по курсу «Микропроцессорные средства в электроприводах и технологических комплексах» [Электронный ресурс]. – Челябинск : ЮУрГУ. – URL: https://edu.susu.ru/course/view.php?id=219317 (дата обращения: 11.10.2026).