Министерство науки и высшего образования Российской Федерации
Федеральное государственное автономное образовательное учреждение высшего образования
«Южно-Уральский государственный университет
(национальный исследовательский университет)»
Политехнический институт
Кафедра «Автоматизированный электропривод»

КОНСПЕКТ ЛЕКЦИИ № 8

по дисциплине «Микропроцессорные средства в электроприводах и технологических комплексах»

Система команд AVR. Подпрограммы, стек и программная задержка

ЮУрГУ–13.03.02.2026.МПС.08 КЛ

Преподаватель: Хусаинов Р.З.,
Еремин Н.А.

Составлен для группы П-377
по материалам курса в «Электронном ЮУрГУ»

Челябинск 2026

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ 2
1 ЛОГИЧЕСКИЕ И АРИФМЕТИЧЕСКИЕ КОМАНДЫ 2
1.1 Логические команды 2
1.2 Арифметические команды 3
1.3 Команды сдвига 3
Выводы по разделу один 3
2 КОМАНДЫ РАБОТЫ С ПОРТАМИ, ОЗУ И ПЕРЕХОДОВ 3
2.1 Управление портами 3
2.2 Работа с ОЗУ 4
2.3 Переходы 4
Выводы по разделу два 4
3 ПОДПРОГРАММЫ, СТЕК И ПРОГРАММНАЯ ЗАДЕРЖКА 4
3.1 Подпрограммы и стек 4
3.2 Время выполнения и программная задержка 4
Выводы по разделу три 5
БИБЛИОГРАФИЧЕСКИЙ СПИСОК 5

ВВЕДЕНИЕ

В лекции рассмотрены основные группы команд микроконтроллеров AVR – логические, арифметические, сдвига, управления портами, работы с ОЗУ, переходов и вызова подпрограмм, – длительность их выполнения, а также подпрограммы, стек и расчёт программной задержки.

1 ЛОГИЧЕСКИЕ И АРИФМЕТИЧЕСКИЕ КОМАНДЫ

1.1 Логические команды

– AND Rd, Rr; ANDI Rd, K – логическое И (выделение битов маской: биты, где в маске 0, обнуляются);

– OR Rd, Rr; ORI Rd, K – логическое ИЛИ (установка битов по маске);

– EOR Rd, Rr – исключающее ИЛИ (инверсия битов по маске, сравнение);

– COM Rd – инверсия всех битов (обратный код); NEG Rd – дополнительный код;

– SBR, CBR – установка и сброс битов по маске; SER Rd – запись $FF; CLR Rd – обнуление (EOR Rd, Rd);

– BST, BLD – копирование бита регистра во флаг T и обратно (удобно для переноса одиночного бита между регистрами).

Все логические команды выполняются за 1 такт и влияют на флаги Z, N, V.

1.2 Арифметические команды

– ADD Rd, Rr – сложение; ADC – сложение с переносом (для многобайтных чисел); ADIW – сложение слова с константой (2 такта);

– SUB, SUBI – вычитание; SBC, SBCI – с заёмом; SBIW – вычитание константы из слова;

– INC, DEC – инкремент и декремент; CP, CPC, CPI – сравнение (вычитание без записи результата, только флаги); TST Rd – проверка на ноль и знак;

– MUL Rd, Rr – беззнаковое умножение 8×8 с результатом в R1:R0 (2 такта); MULS, MULSU – знаковое.

Пример: сумма двух 8-битных чисел с портов A и B с учётом переполнения – IN R16, PINA; IN R17, PINB; ADD R16, R17; OUT PORTD, R16; бит переноса C выводят в PC0 (BRCC – переход, если переноса нет).

1.3 Команды сдвига

– LSL Rd – логический сдвиг влево (умножение на 2, старший бит в C);

– LSR Rd – логический сдвиг вправо (деление беззнакового на 2, младший бит в C);

– ASR Rd – арифметический сдвиг вправо (деление знакового числа, знак сохраняется);

– ROL, ROR – циклический сдвиг через флаг C (для многобайтных сдвигов);

– SWAP Rd – обмен тетрад.

Увеличение числа в 2, 4, 8, 16 раз – 1, 2, 3, 4 команды LSL; уменьшение – LSR. Все за 1 такт.

Выводы по разделу один

1) Логические: AND/ANDI (маска), OR/ORI, EOR, COM, NEG; арифметические: ADD/ADC, SUB/SBC, INC/DEC, CP/CPI, MUL (2 такта).

2) Сдвиги LSL/LSR – умножение и деление на 2; ASR – для знаковых чисел.

2 КОМАНДЫ РАБОТЫ С ПОРТАМИ, ОЗУ И ПЕРЕХОДОВ

2.1 Управление портами

Направление задают записью в DDRx (OUT DDRB, R16), выводят данные в PORTx, читают PINx (IN). Отдельные биты: SBI PORTB, 3 – установить бит; CBI – сбросить; SBIS/SBIC PINA, 0 – пропустить следующую команду, если бит установлен или сброшен (1–3 такта). IN и OUT – 1 такт.

2.2 Работа с ОЗУ

С абсолютной адресацией: LDS Rd, k и STS k, Rr – 2 слова, 2 такта. С косвенной: LD/ST через X, Y, Z (в том числе X+, –X), LDD/STD со смещением – 1 слово, 2 такта. Пример дешифратора с таблицей в ОЗУ: коды цифр записаны в ячейках $70–$79, входной код с PA0–PA3 складывают с базовым адресом в указателе и командой LD читают код цифры для вывода в порт D.

2.3 Переходы

Безусловные: RJMP (2 такта), JMP (3 такта), IJMP. Условные – по флагам SREG: BREQ/BRNE (Z = 1 / Z = 0), BRCS/BRCC (C), BRLO/BRSH (беззнаковое меньше / больше или равно), BRLT/BRGE (знаковое), BRMI/BRPL (N); 1 такт, если условие не выполнено, и 2 – если выполнено. Команды пропуска CPSE, SBRC/SBRS, SBIC/SBIS. Типовая конструкция ветвления: CPI R16, 5; BREQ equal; …

Выводы по разделу два

1) Порты: OUT/IN, SBI/CBI, SBIS/SBIC; ОЗУ: LDS/STS (2 слова), LD/ST через указатели.

2) Условные переходы по флагам после CP/CPI: BREQ, BRNE, BRLO, BRSH и др.

3 ПОДПРОГРАММЫ, СТЕК И ПРОГРАММНАЯ ЗАДЕРЖКА

3.1 Подпрограммы и стек

Подпрограмма – часть программы, вызываемая из разных мест: вызов RCALL или CALL помещает адрес возврата в стек и передаёт управление телу подпрограммы, команда RET извлекает адрес из стека и возвращает управление. Стек – область ОЗУ, работающая по принципу «последним вошёл – первым вышел»; указатель стека SP указывает на вершину и уменьшается при записи. Перед первым вызовом подпрограммы или разрешением прерываний стек обязательно инициализируют: LDI R16, LOW(RAMEND); OUT SPL, R16; LDI R16, HIGH(RAMEND); OUT SPH, R16. Регистры, используемые подпрограммой, сохраняют командами PUSH и восстанавливают POP.

3.2 Время выполнения и программная задержка

Время выполнения команды равно числу тактов, умноженному на период тактовой частоты (при 8 МГц такт 0,125 мкс). За 1 такт выполняются большинство команд над регистрами, за 2 – обращения к ОЗУ, MUL, выполненные условные переходы, RJMP; RCALL – 3 такта, RET – 4.

Программная задержка – вложенные циклы с декрементом счётчиков. Цикл из DEC (1 такт) и BRNE (2 такта при переходе) выполняется за 3 такта на проход; внешние циклы умножают время. Например, для задержки 2,5 мс при 8 МГц нужно 20 000 тактов: внутренний цикл на 250 проходов (≈ 750 тактов) повторяют около 26–27 раз внешним циклом. Время подпрограммы задержки считают, суммируя такты всех команд с учётом числа повторений и вызова (RCALL) и возврата (RET).

Генератор импульсов частоты f на программной задержке: выход инвертируют (EOR с маской или SBI/CBI) через каждые половину периода 1/(2f).

Выводы по разделу три

1) Подпрограмма: RCALL/CALL → адрес возврата в стек → RET; стек инициализируют адресом RAMEND.

2) Задержка – вложенные циклы DEC + BRNE (3 такта на проход); при 8 МГц такт 0,125 мкс.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1 Хусаинов, Р.З. Микропроцессорные средства в электроприводах и технологических комплексах : учебное пособие к лабораторным работам / Р.З. Хусаинов, А.В. Качалов. – Челябинск : Издательский центр ЮУрГУ, 2025. – 96 с.

2 Перечень вопросов и задач по курсу «Микропроцессорные средства в электроприводах и технологических комплексах» [Электронный ресурс]. – Челябинск : ЮУрГУ. – URL: https://edu.susu.ru/course/view.php?id=219317 (дата обращения: 11.10.2026).