Приложение Platform Designer

Приложение Platform Designer

Часть 2

Интерфейсы и компоненты шины Avalon-ST

План


- Интерфейсы общие сведения
- Интерфейсы и компоненты интерфейсов Clock и Reset
- Интерфейсы шины Avalon-ST
- Компоненты шины Avalon-ST
- Лабораторная 2

Система соединений (Interconnect) компонентов в PD

- Все соединения компонентов автоматически создаются при генерации системы
- Структура соединений базируется на связях, заданных в PD и установках/настройках компонентов и системы
- Система соединений
 - включает:
 - Стандартные интерфейсы
 - Встроенные компоненты
 - Внутренние ресурсы, реализации соединений Network-on-chip (NoC)
 - оптимизируется по быстродействию и производительности

Позволяет осуществлять за 1 такт (на следующем фронте тактового сигнала) Запись и чтение


данных



Закладка Interconnect
Requirements (меню View)
позволяет изменить уровень
конвейеризации
(задержка ⇔ частота)

Интерфейсы PD


- В PD определены и поддерживаются интерфейсы:
 - Clock
 - Reset
 - Avalon®-ST Interfaces
 - Avalon-MM Interfaces
 - Arm* AMBA* AXI Interface
- Обеспечивается совместимость между IP блоками
 - Может быть подключен любой компонент,
 поддерживающий стандартрный интерфейс
- Упрощает разработку и верификацию
 - Поведение сигналов определено интерфейсом
- Упрощает документирование проекта




PD позволяет согласовать между собой интерфейсы


Особенности интерфейсов Avalon


- Интерфейс Avalon-MM (memory-mapped)
 - Little endian
 - Используется для передачи
 - Управляющих/статусных данных (Control plane)
 - Информационных данных (Data plane)
 - Ведущий (Master interface) формирует запросы Записи и чтения по адресу Ведомого (Slave interface)
- Интерфейс Avalon-ST (streaming)
 - Big endian (по умолчанию, можно изменить)
 - Используется для передачи
 - Информационных данных (Data plane)
 - Источник (Source interface) отправляет данные приемнику (Sink interface)
 - один Источник => один Приемник (point-to-point)












План

- Интерфейсы общие сведения
- Интерфейсы и компоненты интерфейсов Clock и Reset
- Интерфейсы шины Avalon-ST
- Компоненты шины Avalon-ST
- Лабораторная 2

Интерфейс Clock Interface

Интерфейс определяет тактовый сигнал (или тактовые сигналы), используемые компонентами и системой соединений

- Компонент может иметь;
 - Clock input (sink) interface
 - Тактовый вход компонента
 - Clock output (source) interface
 - Выход тактового сигнала компонентов (IP)
 формирующих тактовые сигналы для
 синхронизации других компонентов в системе
 - Или оба интерфейса: sink и source
 - Любой из интерфейсов (sink и source) может быть экспортирован (реализован как вывод системы)




Все компоненты в системе синхронны. Все передачи синхронизируются тактовым сигналом (или тактовыми сигналами)

Привязка интерфейса Clock

Все интерфейсы имеют параметр associatedClock, определяющий какой тактовый вход компонента будет синхронизировать интерфейс






Интерфейс Reset Interfaces

- Компонент может иметь;
 - Reset input (sink) interface
 - Сбрасывает другие интерфейсы или _{Connections} внутреннюю логику компонента в начальное состояние
 - Должен быть связан с интерфейсом Clock
 - Reset output (source) interface
 - Выход компонента, формирующего сигналы сброса для других компонентов
 - Должен быть связан с интерфейсом Clock
 - Или оба интерфейса: sink и source
 - Любой из интерфейсов (sink и source)
 может быть экспортирован (реализован как вывод системы)

Интерфейс Reset используется для сброса компонентов в начальное состояние



Все интерфейсы имеют параметр associatedReset, определяющий какой вход Reset компонента будет сбрасывать интерфейс (на закладке System Contents привязка интерфейса Reset не показана)

Сигналы интерфейсов Reset

Интерфейс Reset input (sink)

Имя	Направление	Описание	
reset_n	Input	Активный уровень 1 Активный уровень 0	

Интерфейсы Reset output (source)

Имя	Направление	Описание	
reset reset_n	Output	Активный уровень 1 Активный уровень 0	

Базовые IP: Компонент Clock Source

- Подключает к системе внешние clock и reset входы
- Позволяет задать требуемую частоту
- Позволяет синхронизировать сигнал reset

aso outO ready


csi clk

rsi reset

MyST source:myst source 0

aso out0 data[3..0]

aso outO valid



MvST sink:mvst sink 0

coe c0 Dout[3..0]

asi inO ready

dout export[3..0]

> dout[3..0]

asi inO valid asi inO data[3..0]

rsi reset

csi clk

Parameters

Clock frequency:

По «умолчанию» PD предполагает, что сигнал reset, приходящий на внешний вход системы, имеет активный 0. Поэтому устанавливается имя сигнала reset_n. Поэтому, если в компонентах системы для Reset используется активная 1, то на входах компонентов будут установлены инверторы.

out read

reset


1'h0 in startofpacket


Clock Source


clock source Block Diagram

Базовые IP: Компоненты Clock и Reset Bridge

- Используются, когда выход компонента, на котором внутри системы формируется сигнал Clock или Reset, должен быть одновременно подключен к входам внутри системы и экспортирован
 - Интерфейс не может быть одновременно:
 экспортирован и подключен внутри системы









Компонент Reset Controller

- Reset Controller
 - Собирает по ИЛИ интерфейсы Reset ORs
 - Добавляет этапы синхронизации для исключения Метастабильности



Компонент Reset Sequencer

- Reset Sequencer
 - Позволяет задать последовательность установки/снятия сигналов Reset
 - Опциональный CSR slave interface для программного управления сбросами



План

- Интерфейсы общие сведения
- Интерфейсы и компоненты интерфейсов Clock и Reset
- Интерфейсы шины Avalon-ST
- Компоненты шины Avalon-ST
- Лабораторная 2

Интерфейсы Avalon®-ST Interface

- Особенности Avalon-ST интерфейсов
 - Однонаправленные
 - Соединения точка-точка (point-to-point)
 - Полностью синхронная передача
- Обеспечивают высокую пропускную способность и малую задержку


- Интерфейс Source (Источник): формирует данные по фронту привязанного тактового сигнала
- Интерфейс Sink (Приемник): записывает данные по фронту привязанного тактового сигнала
- **Tepmuh Channel:** Физический или логический путь от Источника к Приемнику
- **Tepmuh Symbol:** Минимальный элемент данных, который может быть передан (обычно это 8 бит)
- Термин Backpressure: любой из интерфейсов может приостановить передачу данных при использовании соответствующих сигналов интерфейса
 - Если не поддерживается, то интерфейс должен обеспечивать передачу/прием данных на каждом такте.
- Формат передаваемых данных определяется настройками интересов в компоненте

Сигналы интерфейсов Avalon-ST

Имя	Разряды	Направление	Описание		
Основные сигналы					
ready	1	$Sink \to Source$	Лог. 1 – приемник готов принимать данные (м.б. использован для backpressure)		
valid	1	$Source \to Sink$	Лог. 1 – готовность всех выходных данных источника		
data	1-4096	$Source \to Sink$	Передаваемые данные		
channel	1-128	$Source \to Sink$	Номер канала передаваемых данных (если поддерживается несколько каналов)		
error	1-256	Source → Sink	Битовая маска: отмечает ошибки, влияющие на передаваемые данные		
Сигналы для пакетной передачи					
startofpacket	1	$Source \to Sink$	Отмечает начало пакета		
endofpacket	1	$Source \to Sink$	Отмечает конец пакета		
empty	1-5	Source → Sink	Указывает количество символов, которые остаются пустыми во время циклов, содержащих конец пакета.		

Пример модуля с интерфейсами Avalon-ST


- Передается от Источника (source) к Приемнику (sink):
 - data данные
 - valid готовность данных
- Передается от Приемника (sink) к Источнику (source):
 - ready сигнал готовности Приемника. Используется для приостановки Источника.



Пример модуля с интерфейсами Avalon-ST

В примере используются сигналы для пакетной, многоканальной передачи с формированием признаков ошибок:

- startofpacket отмечает начало пакета
- endofpacket отмечает конец пакета
- channel передается номер канала, которому принадлежат передаваемые данные
- empty количество символов, которые остаются пустыми во время циклов, содержащих конец пакета.
- error ошибки в передаваемых данных



Параметры интерфейсов Avalon-ST

- dataBitsPerSymbol: число бит, определяющее символ данных
 - 1 512 (default: 8)
 - Пример: Если установить16 bits/symbol, то 64-bit данные будут содержать 4 символа
- SymbolPerBeats: символов в одном такте обмена
 - -1-32 (default: 1)
 - Пример: Если установить 1 symbol/beat для 16 bits/symbol, то 64-bit данных будут переданы за 4 такта обмена

- readyLatency: определяет число тактов между установкой Ready приемником и установкой Valid источником
 - 0 8 (default: 0)
- readyAllowance: определяет число тактов, в течении которых sink может принимать данные, после снятия им сигнала Ready
 - -0-8 (default: 0)
- Описание всех параметров можно найти в Avalon® Interface Specifications

Не для всех модулей можно явно установить все параметры. Если параметры не установлены – используются значения базовые (default) значения.

Параметры компонентов source => sink:

dataBitsPerSymbol: 8

beatsPerCycle: 1


data: 8


readyLatency: 0


readyAllowance:0

 Backpressure: нет (сигнал Ready не использован)


Параметр firstSymbolInHigh OrderBits (default = true) позволяет изменить этот порядок








Параметр firstSymbolInHigh OrderBits (default = true) позволяет изменить этот порядок



Параметры компонентов source => sink:


dataBitsPerSymbol: 8

SymbolPerBeats: 1



readylatency определяет задержку (число тактов) до истинной готовности Приемника (sink) к приему данных после установки сигнала ready

■ Параметры: ready latency = readyAllowance = 1



- A: sink установил ready, source установит valid на следующем такте т.к. ready latency =1
- B: source передает valid и data; sink продолжает держать сигнал ready
- C: sink снимает ready, но source передает valid и data т.к. readyAllowance = 1
- D: sink установил ready, source установит valid на следующем такте т.к. ready latency =1
- E: sink снимает ready, но source передает valid и data т.к. readyAllowance = 1


План

- Интерфейсы общие сведения
- Интерфейсы и компоненты интерфейсов Clock и Reset
- Интерфейсы шины Avalon-ST
- Компоненты шины Avalon-ST
- Лабораторная 2

Компоненты Avalon-ST

Используются для преобразований над потоками передачей данных:

- Demultiplexer
- Multiplexer
- Adapter: data format, channel, timing, and error
 - Адаптеры могут добавляться либо автоматически, либо вручную.
- Delay
- Splitter
- Pipeline




Адаптеры Streaming Adapters

Адаптеры могут добавляться либо автоматически, либо вручную


- Адаптер Data Format
 - Соединяет интерфейсы, имеющие разные параметры для цепей data (например разную разрядность)
- Адаптер Timing
 - Соединяет интерфейсы, в которых: один из интерфейсов не использует сигнал ready;
 либо у них параметр readylatencies имеет разное значение
 - Добавляет компонент FIFO между source и sink для буферизации данных и задержки сигналов, реализующих backpressure (т.е. сигнала Ready)
- Адаптер Channel
 - Соединяет интерфейсы, имеющие разные параметры для режима канальной передачи (channel)
 - Например для каналов с разной разрядностью адаптер отбросит лишние биты и сформирует предупреждение

Компонент Avalon-ST Multiplexer

- Принимает данные с sink интерфейсов и передает их на source интерфейс.
- Порядок опроса sink (по умолчанию) Round-Robin
 - Берется следующий интерфейс, у которого есть данные (есть сигнал Valid)
 - Число тактов передачи каждого sink интерфейса задается как Scheduling Size (Cycles).
 - На всех sink интерфейсах, кроме того, который предается, формируется Ready=0 (backpressured)
- Выход Channel формирует номер передаваемого sink интерфейса.




Канальная передача данных



Компонент Avalon-ST Demultiplexer

- Принимает данные с sink интерфейса и передает их на один из source интерфейсов.
- Source интерфейс определяется данными на входе channel
- Выход Channel формирует номер передаваемого sink интерфейса.




Компонент Avalon-ST Single Clock FIFO

- Принимает данные c sink интерфейса и буферизирует ИХ
- Передает данные на source интерфейс в режиме: первый пришел – первый вышел.
- Позволяет добавлять признак канала Channel




Avalon-ST Single Clock FIFO altera_avalon_sc_fifo




▼ Parameters				
Symbols per beat:	1			
Bits per symbol:	4			
FIFO depth:	16			
Channel width:	0			
Error width:	0			
Use packets				
Use fill level				
Use store and forward				
Use almost full status				
Use almost empty status				
Enable explicit maxChannel				
Explicit maxChannel: 0				
Use store and forward Use almost full status Use almost empty status Enable explicit maxChannel				

Компонент Avalon-ST Single Clock FIFO (MM interface)


- Позволяет формировать признаки заполнения FIFO
- Позволяет читать число заполненных элементов FIFO через ММ интерфейс






Компонент Avalon-ST Dual Clock FIFO

 Аналогичен Avalon-ST Single Clock FIFO позволяет передавать данные между тактовыми доменами




Компонент Avalon-ST Delay Core


- Позволяет задержать передачу данных между sink и source на заданное число тактов
- Максимальное число тактов задержки – 16
- Не использует сигнал Ready
- Сигнал Valid передается от sink к source с заданной задержкой
- SymbolPerBeats: 1



Компонент Avalon-ST Splitter Core


- Позволяет дублировать передачу данных от sink на заданное число source
- Максимальное число source 16
- Использование сигналов Ready, Valid настраивается





Потоковая передача канальных данных

По умолчанию режим - big endian, но его можно поменять на little endian



План


- Интерфейсы общие сведения
- Интерфейсы и компоненты интерфейсов Clock и Reset
- Интерфейсы Avalon-ST
- Компоненты Avalon-ST
- Лабораторная 2



Лабораторная 2

Структура проекта





Структура проекта



```
data[3:0]
                                           MyST_source
                                                                       always ff @(posedge csi clk)
     `timescale 1 ps / 1 ps
                                                                           if(rsi reset)
                                                                  14
                                                                                                         cnt int <= 4'd0;
     module MyST source (
                                                                  15
                                                                            else if (aso out0 ready)
                                                                                                         cnt int <= cnt int + 4'd1;</pre>
         //clk and reset
                                                                  16
             input bit csi clk,
                                                   // clock.clk
                                                                       assign aso out0 data = cnt int;
             input bit rsi reset,
                                                  // reset.reset
                                                                  18
 6
         //stream source
                                                                       always ff @(posedge csi_clk)
                                 aso_out0_data, // aso_out0.data
             output bit [3:0]
                                                                           if(rsi reset) aso out0 valid <= 1'b0;</pre>
                                 aso out0 ready, // .ready
 8
             input bit
                                                                                    if ((cnt int \geq 4'd1) & (cnt int<= 4'd4))
                                                                  21
 9
             output bit
                                 aso out0 valid // .valid
                                                                                            aso out0 valid <= 1'b1;
                                                                  22
10
                                                                  23
                                                                                            aso out0 valid <= 1'b0;
                                                                                    else
11
     bit [3:0] cnt int;
                                                                  24
                                                                       endmodule
12
                                                                                                                           13
                                                                                                  10
 clk0
ready
valid
                                                                                                  MyST sink
                                      MyST source
```



Структура проекта

```
data[3:0
                                                             bit [3:0] cnt int;
                                                             always ff @(posedge csi clk)
     `timescale 1 ns / 1 ns
                                      MyST_sink
                                                         14
                                                                 if(rsi reset)
                                                                                 cnt int <= 4'd0;
     module MyST sink (
                                ready
                                                                                  cnt int <= cnt_int + 4'd1;</pre>
                                                         15
                                                                 else
         //clk and reset
                                                             always_ff @(posedge csi_clk)
                                                         16
              input bit csi clk,
                                                        17
                                                                 if(rsi reset)
                                                                                          coe c0 Dout <= 4'd0;
              input bit rsi reset,
                                                        18
                                                                       if (asi in0 ready & asi in0 valid)
         //stream sink
                                                        19
                                                                                          coe c0 Dout <= asi in0 data;</pre>
              input bit [3:0]
                                   asi in0 data,
                                                         20
                                                             always ff @(posedge csi clk)
             input bit
                                   asi in0 valid,
                                                                 if(rsi reset) asi in0 ready <= 1'b0;</pre>
             output bit
                                   asi_in0_ready,
                                                        22
                                                                         if ((cnt_int >= 4'd8) & (cnt_int <= 4'd11))
                                                        23
                                                                                          asi in0 ready <= 1'b1;
10
         //conduit
                                                        24
                                                                          else
                                                                                          asi in0 ready <= 1'b0;
             output bit [3:0]
                                  coe c0 Dout );
                                                        25
                                                             endmodule
12
     bit [3:0] cnt int;
                                                                                                             13
                                                                                        10
  clk0
 ready
 valid
```

MyST_sink

В **QP** создайте проект



■ Рабочая папка: C:\Intel_trn\Q_PD\Lab2

Имя проекта: Lab2

■ Модуль верхнего уровня: Lab2

Тип проекта: Empty Project

Файлы не добавляются

• Микросхема: может быть любой

– Плата DE1-SOC - 5CSEMA5F31C6N

– Плата SoC Kit- 5CSXFC6D6F31

– Плата MAX10_NEEK - 10M50DAF484C6G


- Плата miniDilabCIV (выбирается по умолчанию) - EP4CE6E22C8

■ EDA Tool Settings: Simulation => ModelSim Altera Starter Edition

В QР задайте путь к библиотеке IP




Команда: Tools=>Options



В QP запустите приложение PD

- Команда: Tools => Platform Designer или иконка
- В PD: сохраните систему под именем **Lab2_1.qsys** в рабочей папке проекта
- Убедитесь, что Ваша система выглядит так же, как показано на рисунке ниже



Добавьте компоненты к системе



В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе


- MyST_source_component
- Avalon-ST Single Clock FIFO (в строке поиска наберите ST Single Clock)
- MyST_sink_component

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.

Проверьте систему




- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.




Настройка компонента **clk_0**

- Щелчком выберите clk_0
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте Reset synchronous edges = Deassert




Настройка компонента sc_fifo_0


- Щелчком выберите sc_fifo_0
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте
 - Bits per symbol = 4
 - Остальные параметры так, как на рисунке
- Сохраните файл



Подключите тактовый сигнал


- На закладке System Contents щелчком выделите интерфейс clk_0.clk (интерфейс clk компонента clk 0)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents ✓
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке






Подключите сигнал Reset

- На закладке System Contents выполните команду меню System=>Create Global Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл





Подключите Avalon-ST интерфейсы



- На закладке System Contents щелчком выделите интерфейс MyST_source_0.out0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-ST Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сбросьте фильтрацию нажмите на иконку к в нижней части окна System Contents
- Сохраните файл

Use	Co	Name	Description	Export	Clock
~		□ MyST_source_0	MyST_source_component		[clock]
	$\overline{}$	out0	Avalon Streaming Source	Double-click to	clk_0
~		□ sc_fifo_0	Avalon-ST Single Clock F		[clk]
	$ +\rightarrow$	in	Avalon Streaming Sink	Double-click to	clk_0
	$\sqcap \succ$	out	Avalon Streaming Source	Double-click to	[clk]
~		□ MyST_sink_0	MyST_sink_component		[clock]
	$\vdash \mapsto$	in0	Avalon Streaming Sink	Double-click to	clk_0

Экспортируйте выводы




- На закладке System Contents щелчком выделите интерфейс MyST_sink_0.conduir_end_0
- Дважды щелкните в поле Export и задайте имя **dout**
- Сохраните файл


□ MyST_sink_0	MyST_sink_component		
clock	Clock Input	Double-click to	clk_0
reset	Reset Input	Double-click to	[clock]
in0	Avalon Streaming Sink	Double-click to	[clock]
conduit_end_0	Conduit	dout	[clock]

Проверьте систему

- Убедитесь в том, что
 - Ваша система выглядит так же, как представленная на рисунке
 - Закладка сообщений (Messages) не содержит сообщений.



- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему Lab2_sys [Lab2_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке







- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Clocks



Clocks Resets

■ Убедитесь в том, что в столбце Connections нет красных точек => нет проблем

подключения

Use	Connectio	Name	Description	Export	Clock
✓	b	clk_in_reset	Clock Source Clock Input Reset Input	clk reset	exported [clk_in]
		dk dk_reset	Clock Output Reset Output	Double-click to Double-click to	clk_0 clk_0
~		□ MyST_source_0 clock reset	MyST_source_component Clock Input Reset Input	Double-click to Double-click to	clk_0 [clock]
✓		out0 □ sc_fifo_0	Avalon Streaming Source Avalon-ST Single Clock F	Double-click to	[clock]
		clk clk_reset in	Clock Input Reset Input Avalon Streaming Sink	Double-click to Double-click to Double-click to	clk_0 [dk] [dk]
~		out □ MyST_sink_0	Avalon Streaming Source MyST_sink_component	Double-click to	[clk]
		clock reset in0	Clock Input Reset Input Avalon Streaming Sink	Double-click to Double-click to Double-click to	clk_0 [clock] [clock]
	000	conduit_end_0	Conduit	dout	[clock]


00

- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Reset




Clocks Resets


Убедитесь в том, что в столбце Connections нет красных точек => нет проблем подключения



- 00
- Выполните команду: меню System => Show System with Platform Designer Interconnect сравните созданную Вами систему и систему с модулями добавленными PD:
 - Убедитесь в том, что PD не добавил никаких модулей.




- Выполните команду: меню View=>Schematic
- Убедитесь в том, что система синхронизации Вашей системы выглядит так же, как представленная на рисунке



Генерация системы

- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится СООБЩЕНИЕ © Generate: completed successfully.
 - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.





You have created an IP Variation in the file C:/Intel trn/Q PD/Lab2/Lab2 1.gsys.

To add this IP to your Quartus project, you must manually add the .qip and .sip files after generating the IP core.


The .gip will be located in <generation directory>/synthesis/Lab2 1.qip

The .sip will be located in <generation directory>/simulation/Lab2 1.sip

Подключите файлы к проекту в QP



- B QP
 - Выполните Project => Add\Remove Files from project
 - Lab2_1.qip
 - Lab2_1.sip
 - Lab2_top.sv



Файл Lab2_top.sv



Создан с использование файла Lab2_1_inst.v_

```
`timescale 1 ns / 1 ns
    module Lab2 top (
        input bit clk,
        input bit reset,
        output bit [3:0] dout
    Lab2 1 Lab2 1 inst (
        .clk clk (clk),
        .reset reset n (reset),
        .dout export (dout)
10
12
    endmodule
```

```
C:\Intel_trn\Q_PD\Lab2\Lab2_1
 Имя
  simulation
  synthesis
  Lab2_1.bsf
  Lab2_1.cmp
 Lab2_1.csv
  Lab2_1.html
  Lab2_1.spd
  Lab2 1.xml
  Lab2_1_bb.v
  Lab2 1 generation.rpt
  Lab2_1_inst.v
  Tab2_1_inst.vhd
```


Анализ и синтез в QP

00

- B QP
 - Файл Lab2_top.sv объявите файлом верхнего уровня

- Выполните назначения, показанные на рисунке. Команда: меню
 Assignment=>Settings
- Выполните команду Start Analysis and Synthesis






Убедитесь в том, что компиляция завершилась без ошибок и предупреждений

Анализ RTL Viewer



- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке




Файл tb_Lab2_top.sv




■ Тест для проверки системы

```
`timescale 1 ns / 1 ns
    module tb Lab2 top ();
         bit clk;
         bit reset;
         bit[3:0] dout;
         always
             #50 clk = \sim clk;
 9
         initial
10
         begin
11
             clk = 1'b0;
12
             reset = 1'b0;
13
             #500;
14
             reset = 1'b1;
15
             #4000;
16
             $stop;
17
         end
18
19
         Lab2 top Lab2 top inst (.*);
     endmodule
20
```



Hастройка QP для NativeLink

- Убедитесь, что правильно задана ссылка на пакет ModelSim
 - Выполните команду Tools=>Options




Hастройка QP для NativeLink




■ Выполните команду : меню
Assignment=>Settings=>Simulation
=>NativeLink settings=>кнопка Test
Benches



 Выполните назначения, показанные на рисунке.






Запуск моделирования с NativeLink

00


■ Выполните команду : меню Tools=>Run Simulation Tool=>RTL Simulation


Откроется окно (окна) пакета ModelSim



Загрузка формата временной диаграммы

- В окне Wave пакета ModelSim выполните команду:
 File=>Load и выберите файл waveLab2.do
- В окне Wave пакета ModelSim нажмите кнопку Restart a затем Run -All






Загрузка формата временной диаграммы



■ В окне Wave пакета ModelSim выполните команду Zoom Full



- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
- Для чего используется FIFO? Можно ли было обойтись без него?





Лабораторная 2 ЗАВЕРШЕНА!