
Lab2_3 задание для самостоятельного выполнения

1. Структура проекта



- 2. Входы
 - а. clk тактовый сигнал (50МГц)
 - b. Reset вход асинхронного сброса счетчика
- 3. Выходы
 - а. err выход ошибки обработки (если исходные данные не равны целой части данных, полученных в результате обработки, то на выходе будет 1; если равны то 0).
 - b. [8:0] rem остаток после вычисления квадратного корня.
- 4. CNT счетчик, создаваемый с помощью IP модуля LPM_COUNTER
 - а. Разрядность 8 бит
 - b. Двоичный счетчик на сложение
 - с. Вход асинхронного сброса.
- 5. Power_2 модуль возведения в степень 2. Описать на VerilogHDL.
 - а. Входы 8 бит и выходы 16 бит.
- 6. SQRT модуль извлечения квадратного корня, создаваемый с помощью IP модуля ALTSQRT
 - а. Вход 16 бит
 - b. Выход целой части 8 бит
 - с. Остаток 9 бит
- 7. COMPARE модуль сравнения. Если входы не равны то на выходе будет 1; если равны то 0. Описать на VerilogHDL.
- 8. Что надо сделать:
 - а. Создать проект в пакете Quartus
 - i. Рабочая папка C:\Intel_trn\Quartus_MSim_Deb\Lab2_3
 - іі. Модуль верхнего уровня Lab2_3
 - ііі. Файл верхнего уровня Lab2_3.v
 - iv. Микросхема EP4CE6E22C8
 - b. Создать модули на Verilog (имена указаны на структуре)
 - с. Создать модули на основе ІР (имена указаны на структуре)
 - d. Создать модуль верхнего уровня иерархии на Verilog.
 - e. Осуществить компиляцию проекта в пакете Quartus, исправить ошибки и проверить с помощью RTL Viewer, что проект собран правильно.
 - f. Разработать тест простейший тест (за основу можно взять тест из LAB2_1).
 - g. Запустить пакет ModelSim

- h. Создать проект в пакете ModelSim
- і. Включить исходные файлы в проект
- ј. Осуществить компиляцию исходных файлов, включая тест.
- к. Создать конфигурацию для моделирования
 - i. Не забыть подключить библиотеки lpm_ver и altera_mf_ver
- I. Осуществить моделирование для всего цикла счетчика CNT
- т. Проверить правильность работы устройства, при необходимости отладить его.
- п. Сохранить do файл с настройками окна временных диаграмм.
- 9. Что должен включать отчет отражение всех этапов (и выполняемых действий) + исходные коды созданных Вами Verilog файлов с пояснениями + результаты моделирования