Приложение Platform Designer

Цели

Цели – научиться:

- Создавать системы используя Platform Designer (PD)
- Интегрировать существующие IP в систему используя PD
- Использовать систему, созданную в PD в пакете Intel® Quartus® Prime (QP)
- Разрабатывать и использовать компоненты (custom IP) при создании системы в PD
- Моделировать систему, созданную в PD, с помощью ModelSim (используя NativeLink QP)
- Отлаживать систему, созданную в PD, на плате с помощью InSystem Source&Probe Editor и SignalTapII пакета QP

Три варианта пакета Intel® Quartus® Prime

Intel Quartus Prime

Design Software



Сравнение версий на сайте Intel® FPGA

Приложение Platform Designer Часть 1


Пользовательский интрефейс

План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1


Традиционная процедура разработки системы

- Компоненты могут использовать разные интерфейсы (некоторые стандартные, некоторые – нестандартные)
- Значительные усилия требуются для разработки системы коммуникации между компонентами системы.
- Интеграция блоков в систему требует длительной отладки



PD: Автоматическое создание системы соединения

- Сокращает время разработки: автоматическое создание необходимых блоков и связей
- Позволяет избежать ошибок
- Позволяет сфокусироваться на разработке архитектуры системы и собственных блоков
- Повышает производительность труда разработчика.



Преимущества использования PD


- Упрощает создание сложных систем: автоматизирует процесс создания системы межсоединений
- Позволяет работать на более высоком уровне абстракции: на уровне системы и связей в системе, а не на уровне сигналов
- Инструмент для интеграции в систему: стандартных IP, пользовательских IP, процессорных элементов, средств моделирования
- Позволяет использовать созданные системы как компоненты (иерархическое проектирование на системном уровне)
- Позволяет сократить время разработки и упростить верификацию

Простота использования PD




- Interface protocols
- Memory
- DSP
- Embedded
- Bridges
- PLL
- Custom systems

Библиотеки компонентов



Connect custom IP and systems



Графический интерфейс для создания системы

Автоматические: интеграция и создание HDL описания

Конечные приложения для использования PD

PD может использоваться при создании **любого** проекта для FPGA

- Два типа взаимодействия в цифровой системе
 - Управление системой (Control plane)
 - Адресный доступ (Memory-mapped)
 - Чтение и запись регистров управления и статуса
 - Передача данных (**Data plane**)
 - Потоковая передача (streaming data transfer): высокоскоростная, точка-точка
 - Адресная передача (Memory-mapped)
- Приложения:
 - ЦОС
 - Обработка видео потоков
 - Высокоскоростные интерфейсы

- ...

Инициаторы взаимодействия в системах PD

Для инициации взаимодействия система, создаваемая в PD, <u>не требует</u> использования процессора

- Для инициирования передачи данных и управления системой могут использоваться существующие IP, пользовательские компоненты, внешние процессоры (контроллеры).
 - Управление системой:
 - компоненты с адресным доступом (Memory-mapped) используют master → slave взаимодействие
 - Примеры: конечный автомат, модули прямого доступа к памяит direct memory access (DMA)
 - Передача данных:
 - компоненты с адресным доступом (Memory-mapped) используют master → slave взаимодействие
 - компоненты с потоковой передачей (streaming data) используют uses source → sink взаимодействие
 - Примеры: поток данных от видео камеры, АЦП...

Использование процессоров в системах PD

Система, содержащая встроенный ARM (Hard Processor System (HPS)) или softcore процессор (Intel Nios II), **требует** использования PD

- Встроенные Hard-core процессор Arm (Cortex-A9) или soft-core процессор NiosII могут подключаться к системе, создаваемой в PD для:
 - Управления
 - используют master → slave взаимодействие
 - Передачи данных
 - используют master → slave взаимодействие

PD - средство проектирования систем

Уровень абстракции описания и производительность при создании системы

Medium Low High **System** Block **System** Block Block Интеграция блоков **ІР** интеграция • Разработка на основе IPs • повторное использование IP Создание системы • верификация ІР • Иерархические системы • повторное использование Схемные редакторы и HDL описания • верификация

Platform Designer

Особенности PD

 Высокоскоростные каналы соединения компонентов системы

- «Управление» ІР
- Иерархическое проектирование систем

network-on-chip

Package as IP

Add to
IP Catalog

(design reuse)


Поддержка стандартных интерфейсов



system

Использование созданных систем и компонентов

PD позволяет повторно использовать (<u>re-use</u>) созданные компоненты и системы





План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1


Как запустить PD

- 1. QP меню Tools
- 2. Создать новый файл Platform Designer (.**qsys**)
- 3. Открыть существующий файл (.**qsys**) из пакета Quartus











Пользовательский интерфейс PD



Меню View

Управление раскладкой пользовательского интерфейса


- Все элементы интерфейса организованы в виде закладок, доступных из меню View
 - Для сброса к базовому виду: меню View → Reset to System Layout
- Элементы, выбранные на одной закладке, определяют то, что отображается на других закладках
- Создание пользовательских раскладок
 - меню View → Custom layouts
 - импорт/экспорт раскладок: тип файла .layout




Управление закладками (Tab)


Все закладки поддерживают возможность изменения положения и размера

- Закладки отсоединяются/присоединяются к окну приложения
- Закладки можно свернуть/развернуть на все окно






Закладка структура системы (System Contents Tab)



Закладка структура системы (System Contents Tab)

- Инструменты управления
 - Добавить компонент
 - 🦺 Добавить подсистему
 - 🔀 Удалить компонент
 - 🛂 Настроить компонент
 - Переместить вверх
 - __ Переместить вверх на один шаг
 - Переместить вниз на один шаг
 - Переместить вниз




Удалить компонент – выделить и нажать **Delete**

Закладка Параметры (Parameter Tab)


При добавлении компонента к структуре системы (System Contents tab):

- Компонент помещается под всеми добавленными ранее компонентами
- Открывается окно настройки параметров компонента
- Как можно настроить ранее добавленные компоненты:
 - Двойным щелчком по имени компонента открывается закладка настройки параметров
 - Или щелкнуть правой клавишей мыши и выбрать команду Edit



Интерфейсы компонента


- Интерфейс: группа из одного или нескольких сигналов, которые могут быть подключены к другим интерфейсам в системе
- Ссылка на интерфейс
 - Пример: source.s1 интерфейс s1 (Avalon MM slave) компонента source
- Сигналы clk и reset два отдельных интерфейса




Панель коммутации Connections (Структура системы)

Колонка Connections – коммутационная панель для соединения компонентов на закладке Структура Системы

- Позволяет соединять только совместимые интерфейсы
 - Clock и reset источники (sources) => к входам компонентов
 - Masters => к slaves (для Avalon MM)
 - Sources => к sinks (для Avalon ST)
- Черные точки реализованные подключения
- Серые точки допустимые подключения
- PD генерирует систему связей на основе выполненных подключений




Особенности Панели коммутации (Connections)




Другие способы подключения интерфейсов

Right-click на любом интерфейсе → Connections



Выберите интерфейс в окне структуры системы (System Contents). Затем выполните команду меню View → Connections



Экспортирование интерфейса


 Позволяет подключить интерфейсы к компонентам/элементам вне системы, создаваемой в PD

 Любой интерфейс может быть экспортирован

Интерфейс может быть экспортирован
 ИЛИ подключен в системе

 Экспорт интерфейса необходим для подключения к выводам FPGA

Экспортированный интерфейс отображается как вывод




- Как экспортировать: Double-click и ввести имя
- Как убрать экспортирование: удалить имя

Тактовый сигнал (Clock)

Все операции в системе синхронны, поэтому необходим тактовый сигнал


- Каждый новый .qsys файл (новая система) по умолчанию включает компонент Clock Source
 - Этот компонент опциональный и может быть удален
 - Компонент соединяет два интерфейса
 - Экспортированный интерфейс Clock, приходящий из вне проектируемой системы (Clock Intput)
 - Source интерфейс (Clock Output), подключаемый внутри системы к тактовым входам (sink)



Управление сбросом системы (Reset)


PD позволяет осуществлять управление сбросом системы

- Можно сбрасывать всю систему или отдельные компоненты системы
- Сигнал Reset отдельный интерфейс
 - Вход (sink) привязан к clock интерфейсу и синхронизируется им
- Система может содержать несколько сигналов сброса
- IP модули Reset Controller и Reset Sequencer позволяют управлять сбросами системы



Подключение сигнала сброса (Reset)

Компонент **Clock Source** подключает внешний сигнал Сброса (Reset) – экспортированный вход




Автоматическое подключение сигналов сброса Меню System → Create Global Reset Network Вход Reset синхронизируется сигналом **clock**

Интерфейс Conduit

Компоненты используют интерфейс Conduit для сигналов, которые не соответствуют стандартным интерфейсам

- Примеры стандартных интерфейсов: Avalon_MM, Avalon_ST, Arm* AXI
- В пользовательских компонентах разработчик должен самостоятельно определить сигналы интерфейса Conduit
- Чаще всего интерфейс Conduit используется для экспортирования выводов.



Адресация Memory-Mapped (MM)

Каждый MM master интерфейс имеет собственное адресное пространство


- Максимальный размер адресного пространства определяется разрядностью адреса 64
- Карта памяти (Memory Map) каждого MM Master интерфейса формируется:
 - Базовым адресом подключенных ведомых (slave)
 - Диапазоном адресов (address spans) подключенных ведомых (slave)
 - Диапазоны адресов подключенных ведомых (slave) не должны пересекаться
- Не перекрывающиеся базовые адреса назначаются:
 - Либо вручную; либо командой: меню System → Assign Base Addresses



Закладка Карта Памяти (Address Map Tab)

Закладка Address Map tab - средство анализа и управление адресацией:


- Отображает адреса для реализованных подключений MM Master => MM Slave
- Для редактирования ячейки Double-click ячейку
- Поддерживает адресацию для разделяемых ведомых (shared slaves)
 - Разделяемый ведомый может иметь разные адреса для подключённых ведущий



Закладка Семейство микросхем (Device Family)


Закладка позволяет:

- Отобразить назначенное семейство и тип микросхемы FPGA
- Изменить\задать семейство и тип микросхемы FPGA



Закладка Interconnect Requirements Tabs

Позволяет задать общие требования к системе межсоединений



Закладка Иерархия (Hierarchy Tab)

Средство анализа системы отображает:

• Иерархию системы


• Экспортированные интерфейсы

• Интерфейсы компонентов


Связи между компонентами

Позволяет:

- Редактировать настройки (Edit)
- Отображать выбранные элементы в других закладках (Cross-highlight)




Закладка Символ (Block Symbol)



Закладка Схема (Schematic View)


Отображение структуры системы и управление настройками



Фильтрация отображаемых соединений

Закладка Схема (Schematic View)


Фильтрация отображаемых элементов



Закладка Сообщения (Messages Tab)

Закладка позволяет:

- Отображать сообщения (ошибки, предупреждения, информацию)
- Отображать источник ошибки/предупрждения -Double-click сообщение для выделения интерфейса/соединения или компонента
- Не должно быть ошибок для генерации системы
 - В процессе настройки ошибки могут (и будут) присутствовать




Сообщения

(info, warning, error)

Использование фильтра (System Contents Tab)


Управление отображением системы в закладке System Contents

• Существуют предопределенные фильтры и можно создавать пользовательские фильтры






установить и сбросить **фильтр**



Отображение тактовых доменов (Clock Domains)

Отображение компонентов и интерфейсов выбранного тактового домена Меню View → Clock Domains - Beta




Отображение тактовых доменов (Clock Domains)

Система с несколькими тактовыми доменами



Меню View → Clock Domains - Beta



Отображение интерфейсов выбранного домена




Пресечение доменов (Clock Domain Crossings) ли ута




Отображаются подключения, в которых необходимо добавить адаптеры


Clocks Resets

- Места подключений отображены красными точками
- Подсказка (Tooltip) объясняет почему необходим адаптер
- Можно принять установку адаптера или изменить подключение



Ведомый (slave) button switch оказался в тактовом домене отличном от тактового домена своего ведущего (Master)






Пресечение доменов (Reset Domain Crossings)

Отображаются подключения, в которых необходимо добавить адаптеры


- Места подключений отображены красными точками
- Подсказка (Tooltip) объясняет почему необходим адаптер
- Можно принять установку адаптера или изменить подключение

master_reset ассинхронный



Полезные команды

Команда: меню System => Show System with Platform Designer Interconnect отображает систему с модулями вставленными PD



Полезные команды

- Меню File
 - Обновить систему Refresh System (F5)
 - Обновляет все IP и компоненты.

Меню System


- Обновить IP Upgrade IP Cores
 - Если система создана в предыдущих версиях PD, то можно обновить устаревшие IP
- Назначить номера прерываний Assign Interrupt Numbers
 - Автоматическое назначение номеров прерываний для пар interrupt sender/receiver
- Назначить код операции для пользовательской иструкции Assign Custom Instruction Opcodes
 - Используется с процессором Nios® II при создании пользовательских инструкций
- Удалить «висящие» выводы Remove Dangling Connections
 - Удаляет неподключенные линии соединения (интерфейсы) в закладке System Contents tab

Полезные команды

- Меню System
 - Назначить базовые адреса Auto-Assign Base Addresses
 - Автоматически назначает допустимые базовые адреса всем ведомым (slave)
 - Подключить сигналы сброса Crete Global Resets Network
 - Автоматически подключает все сигналы Reset

Заготовка HDL Instantiation Template

Заготовка для использования созданной системы как компонента в HDL описании верхнего уровня.



Меню **Generate** → **Show Instantiation Template**

```
You can copy the example HDL below to declare an instance of my_PDsystem.

HDL Language: Verilog 

Example HDL


my_PDsystem u0 (
    .clk_clk (<connected-to-clk_clk>), // clk.clk
    .dout_b_export (<connected-to-dout_b_export>), // dout_b.export
    .reset_reset_n (<connected-to-dout_a_export>), // dout_a.export
    );
```

```
HDL Language: VHDL V
Example HDL
    component my PDsystem is
        port (
            clk clk
                         : in std logic
                                                           := 'X': -- clk
            dout_b_export : out std_logic_vector(31 downto 0);
            reset_reset_n : in std_logic
                                                          := 'X'; -- reset n
            dout a export : out std logic vector (7 downto 0)
                                                                  -- export
    end component my PDsystem;
    u0 : component my PDsystem
        port map (
                         => CONNECTED TO clk clk,
            dout b export => CONNECTED TO dout b export, -- dout b.export
            reset reset n => CONNECTED TO reset reset n, -- reset.reset n
            dout a export => CONNECTED TO dout a export -- dout a.export
```

Генерация HDL описания системы

Реализуется после создания системы

- Для запуска настройки процедуры используется кнопка Generate HDL
- Окно Generation позволяет:
 - Выбрать язык (Verilg, VHDL) для синтезируемого HDL описания
 - Выбрать язык для модели на HDL
- Задать папку для описаний системы (Output Directory)
- Для запуска процедуры используется кнопка Generate



Альтернативный способ запуска процедуры:


Меню **Generate** → **Generate HDL**

План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1

Структура папок, создаваемых при генерации

Структура одинакова для всех микросхем, выпущенных ранее Intel® Arria® 10



Файл .qsys

- Файл .qsys полностью описывает систему, созданную в Platform Designer (компоненты, подключения, параметры...)
- В рамках одного проекта Quartus (в одной рабочей папке проекта) может быть создано несколько систем.
- В папке где находится файл .qsys создается папка .qsys_edit
 - Содержит настройки системы и раскладку PD

Файлы создаваемые при генерации системы

- <system_name>.sopcinfo
 - XML файл, описывающий систему, созданную в Platform Designer system, используется при разработке ПО
- <system_name>.bsf
 - Файл с изображением символа системы. Используется при схемном вводе файла верхнего уровня в пакете Quartus (можно отключить создание)
- <system_name>/<system_name>.html
 - Отчет о результатах процедуры генерации HDL описания системы

Файлы создаваемые при генерации системы


- Файлы для синтеза
 - Папка <system_name>/synthesis
 - <system_name>.qip
 - Скрипт, содержащий ссылки на файлы, необходимые для синтеза системы
 - <system_name>.[v|vhd]
 - Файл верхнего уровня в описании системы связывает все компоненты
 - Папка <system_name>/synthesis/submodules содержит HDL описания модулей системы, сгенерированные PD на основе исходных кодов компонентов IP
 - Описания могут быть представлены на языках Verilog, SystemVerilog или VHDL
 - Папка может содержать файл(ы) .sdc файлы с требованиями к временным параметрам.
- Файлы для моделирования
 - Папка <system_name>/simulation

План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1

Процедура проектирования


Design specification



Platform Designer

RTL simulation

- Functional simulation
- Verify logic model & data flow (no timing delays)



Synthesis


- Translate design into device specific primitives
- Optimization to meet required area & performance constraints
- Intel® Quartus® Prime software or other supported synthesis tools



Place & Route


- Map primitives to specific locations inside
- Target technology with reference to area & performance constraints
- Specify routing resources to be used

FPGA Hardware Design Flow (cont.)




Timing analysis

- Verify performance specifications were met
- Timing analyzer static timing analysis



Gate-level simulation

- Functional timing simulation
- Verify design will work in target technology
- Get signal toggle info for power analysis
- Combo of RTL simulation and timing analysis usually sufficient for verification



Test FPGA on PC Board

- Program & test device on board
- Use tools like Signal Tap logic analyzer & System Console for debugging

Download cable to Intel® Quartus® Prime software

Процедура проектирования с использованием PD

- 1. Создать проект в пакете QP
- 2. Запустить PD и создать систему
- 3. В PD запустить процедуру генерации HDL описаний системы (и сопутствующих файлов)
 - Папка по умолчанию ct folder>/<system name>
- 4. Подключить к проекту файлы: .qsys или .qip
 - **qsys**: созданная система будет автоматически перегенерироваться каждый раз, когда компилируется (синтезируется) проект в пакете Quartus.
 - .qip: к проекту добавляются сгенерированные HDL файлы с описанием системы,
 перегенерация системы, если система была изменена, запускается в PD
- 5. В QP создать файл верхнего уровня проекта системы (это может быть файл-обертка, только переименовывающий выводы системы, созданной в PD)
- 6. В пакете ModelSim осуществить моделирование созданного файла верхнего уровня
 - Потребуется создание теста

Процедура проектирования с использованием PD

- 6. Осуществить реализацию и отладку созданного файла верхнего уровня проекта системы на плате
 - Используется InSystemSource &Probe; SignalTapII
 - Потребуется создание файла с описанием системы для отладки
- 7. Задать требования к проекту системы:
 - к временным параметрам timing constraints (.sdc),
 - подключению выводов микросхемы к сигналам модуля верхнего уровня (.qsf)
 - Многие IP имеют свой набор требований (их файл .sdc указан в .qip файле)
 - Необходимо создать файл .sdc для модуля верхнего уровня, как минимум для: тактовых входов (create_clock, create_generated_clock) и тактовых сигналов, порожденных в PLL (derive pll clocks)
- 8. Осуществить полную компиляцию проекта

План


- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1



Лабораторная 1

Структура проекта





my_masterA


```
my masterA
   Master
        32
```

```
`timescale 1 ns / 1 ns
    module my masterA #(
         parameter integer address = 0.
         parameter integer data = 100 //cnt up = 100; cnt down = 200
     //MM master
         input bit
                              csi clk,
                                                       MM master clk
         input bit
                              rsi reset.
                                                       MM master reset
 9
         output bit [31:0]
                              avm m0 address,
                                                       MM master address
         output bit
                              avm m0 write.
                                                       MM master write
10
                                                                                     always comb
         output bit [31:0]
11
                              avm m0 writedata,
                                                       MM master writedata
                                                                                28
                                                                                     begin
12
         input bit
                              avm m0 waitrequest
                                                       MM master waitrequest
                                                                                29
                                                                                         case (fsm MM)
13
                                                                                30
                                                                                            wr1D:
14
    enum bit[1:0] {initSM, del1, wr1D, ended } fsm MM;
                                                                                31
                                                                                                begin
15
                                                                                32
16
    always ff @ (posedge csi clk)
                                                                                33
17
    if (rsi reset) fsm MM <= initSM;</pre>
                                                                                34
    else
                                                                                35
18
                                                                                                end
                                                                                            default
         case (fsm MM)
                                                                                36
19
                                                                                37
                                                                                                begin
20
             initSM
                                                   fsm MM <= del1;
                                                                                38
             del1
                                                   fsm MM <= wr1D:
                                                                                39
             wr1D
                          if (avm m0 waitrequest) fsm MM <= wr1D;</pre>
                                                                                40
                          else
                                                   fsm MM <= ended;
                                                                                41
                                                                                                end
24
                                                   fsm MM <= ended;
             ended
                                                                                42
                                                                                         endcase
25
         endcase
                                                                                43
                                                                                     end
26
                                                                                44
                                                                                     endmodule
```

```
avm m0 address
                    = address:
avm m0 write
                    = 1'd1;
avm m0 writedata
                    = data;
                    = 32'd255;
avm m0 address
avm m0 write
                    = 1'd0;
avm m0 writedata
                    = 32'd255;
```

MM_Stream_source

```
`timescale 1 ps / 1 ps
    module MM Stream source (
       //clk and reset
           input bit csi clk,
 4
                                               // clock clk
           input bit rsi reset,
                                               // reset reset
       //stream source
           output bit [31:0] aso out0 data, // ST source data
           input bit aso out0 ready, // ST source ready
           output bit aso out0 valid, // ST source valid
 9
      //MM slave
10
           input bit [31:0] avs s0 writedata, // MM slave writedata
11
           input bit avs s0 write, // MM slave write
12
           output bit avs s0 waitrequest // MM slave waitrequest
13
14
        );
15
    always_ff @(posedge csi_clk)
16
       if(rsi reset) aso out0 data <= 32'd255;
17
        else if (avs s0 write & aso out0 ready)
18
                              aso out0 data <= avs s0 writedata;
19
20
21
    always ff @(posedge csi clk)
       if(rsi reset) aso out0 valid <= 1'b0;</pre>
22
23
        else
                      aso out0 valid <= avs s0 write & aso out0 ready;
24
    assign avs s0 waitrequest = 1'b0;
25
26
    endmodule
27
```



my_masterB

```
my_masterB


Master
```

```
timescale 1 ns / 1 ns
                                                                                                                                32
     module mv masterB #(
         parameter [31:0] address 1 = 0, parameter [31:0] data 1 = 111, //mult = 111 div = 333
         parameter [31:0] address 2 = 1, parameter [31:0] data 2 = 333 //add = 222 sub = 444
 5
         input bit
                              csi clk,
                                                   // MM master clk
         input bit
                              rsi reset,
                                                       MM master reset
         output bit [31:0]
                              avm m0 address,
                                                       MM master address
         output bit
                              avm m0 write,
                                                  // MM master write
 9
                                                                                        30
                                                                                            always comb
         output bit [31:0]
                              avm m0 writedata, // MM master writedata
10
                                                                                        31
                                                                                            begin
         input bit
                              avm m0 waitrequest // MM master waitrequest
11
                                                                                        32
                                                                                                case (fsm MM)
12
     );
                                                                                        33
                                                                                                    wr1D:
     typedef enum bit[2:0] {initSM, del1, wr1D, del2, wr2D, ended } fsm type;
13
                                                                                        34
                                                                                                        begin
14
    fsm type fsm MM;
                                                                                                                                = address 1;
                                                                                        35
                                                                                                            avm m0 address
15
                                                                                        36
                                                                                                            avm m0 write
                                                                                                                                = 1'd1:
16
    always ff @ (posedge csi clk)
                                                                                       37
                                                                                                            avm m0 writedata
                                                                                                                                = data 1;
    if (rsi reset) fsm MM <= initSM;</pre>
                                                                                        38
                                                                                                        end
18
    else
                                                                                        39
                                                                                                    wr2D:
         case (fsm MM)
19
                                                                                        40
                                                                                                        begin
                                                   fsm MM <= del1;
                                                                                                                                = address 2;
20
             initSM :
                                                                                        41
                                                                                                            avm m0 address
                                                   fsm MM <= wr1D:
                                                                                        42
                                                                                                            avm m0 write
                                                                                                                                = 1'd1;
             del1
             wr1D
                         if (avm m0 waitrequest) fsm MM <= wr1D;</pre>
                                                                                        43
                                                                                                            avm m0 writedata
                                                                                                                                = data 2:
                                                                                        44
23
                          else
                                                   fsm MM <= del2:
                                                                                                        end
                                                                                        45
                                                                                                    default
             del2
                                                   fsm MM <= wr2D;
24
                                                                                                        begin
                                                                                        46
25
             wr2D
                          if (avm m0 waitrequest) fsm MM <= wr2D;</pre>
                                                                                        47
                                                                                                            avm m0 address
                                                                                                                                = 32'd255;
26
                          else
                                                   fsm MM <= ended;
                                                                                        48
                                                                                                            avm m0 write
                                                                                                                                = 1'd0;
27
             ended
                                                   fsm MM <= ended;</pre>
                                                                                        49
                                                                                                            avm m0 writedata
                                                                                                                                = 32'd255;
28
         endcase
                                                                                        50
                                                                                                        end
                                                                                        51
                                                                                                endcase
                                                                                        52
                                                                                            end
```

endmodule

ST_ALU

```
timescale 1 ns / 1 ns
    module ST ALU (
                             csi clk,
                                                 // clock clk
        input bit
                             rsi reset.
                                                 // reset reset
        input bit
    // stream sink0
                                                                                                    Data
        input bit [31:0]
                             asi in0 data,
                                                 // ST sink data
                                                                                                     sink
                             asi in0 valid,
                                                 // ST sink valid
        input bit
8
        output bit
                             asi in0 ready.
                                                 // ST sink ready
                                                                                                    Data
9
    // stream sink1
                                                                                                    sink
10
        input bit [31:0]
                             asi_in1_data,
                                                 // ST sink data
                             asi in1 valid,
                                                 // ST sink valid
11
        input bit
12
        output bit
                             asi_in1_ready,
                                                 // ST sink ready
13
    //stream source
14
        output bit [31:0]
                             aso_out0_data,
                                                 // ST source data
15
        input bit
                             aso out0 ready,
                                                 // ST source ready
16
        output bit
                             aso out0 valid,
                                                 // ST source valid
    //MM slave
17
                                                // MM slave writedata
18
        input bit [31:0]
                             avs s0 writedata,
19
                             avs s0 write,
                                                 // MM slave write
        input bit
                             avs s0 waitrequest // MM slave waitrequest
20
        output bit
21
        );
22
    bit [31:0] ALU type; //Type ALU mult = 111 add = 222 div = 333 sub = 444
23
24
    always ff @(posedge csi clk)
25
        if(rsi reset)
                                ALU type <= '0;
        else if (avs s0 write) ALU type <= avs s0 writedata;
26
    always_ff @(posedge csi_clk)
28
29
        if(rsi reset) begin
30
                            aso out0 data <= '0;
31
                            aso out0 valid <= '0;
32
                        end
        else
34
            if (asi in0 valid & asi in1 valid & aso out0 ready)
35
                case (ALU_type)
36
                          : begin aso_out0_data <= asi_in0_data * asi_in1_data; aso_out0_valid <= 1'b1; end
                     'd111
                           : begin aso out0 data <= asi in0 data + asi in1 data; aso out0 valid <= 1'b1; end
37
                           : begin aso out0 data <= asi in0 data / asi in1 data; aso out0 valid <= 1'b1; end
38
                    'd333
39
                           : begin aso out0 data <= asi in0 data - asi in1 data; aso out0 valid <= 1'b1; end
                    default : begin aso out0 data <= '0; aso out0 valid <= 1'b0; end
40
41
                endcase
42
43
    assign asi in0 ready
                            = 1'b1;
     assign asi in1 ready = 1'b1;
     assign avs s0 waitrequest = 1'b0;
45
46
```



47 endmodule

В **QP** создайте проект



■ Рабочая папка: C:\Intel_trn\Q_PD\Lab1

Имя проекта: Lab1

Модуль верхнего уровня: Lab1

Тип проекта: Empty Project

Файлы не добавляются

• Микросхема: может быть любой

– Плата DE1-SOC- 5CSEMA5F31C6N

– Плата SoC Kit- 5CSXFC6D6F31

– Плата MAX10_NEEK - 10M50DAF484C6G


- Плата miniDilabCIV (выбирается по умолчанию) - EP4CE6E22C8

■ EDA Tool Settings: Simulation => ModelSim Altera Starter Edition

В QР задайте путь к библиотеке IP




Команда: Tools=>Options



В QP запустите приложение PD



- Команда: Tools => Platform Designer или иконка
- В PD: сохраните систему под именем Lab1_sys.qsys в рабочей папке проекта
- Убедитесь в том, что Ваша система выглядит так же, как показано на рисунке ниже



Добавьте компоненты к системе




В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе

- my_masterA_component
- MM_stream_source_component
- my_masterB_component
- Avalon-ST Splitter (в строке поиска наберите ST)
- Avalon-ST Delay (в строке поиска наберите ST)
- ST_ALU_component (добавьте два компонента)

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.


Проверьте систему

- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.



Переименуйте компоненты


- Щелчком выделите компонент MM_Stream_source_0
- Нажмите правую клавишу мыши
- Выберите команду Rename
- Измените имя компонента на MM_Stream_source



- Повторите процедуру для компонентов:
 - my_masterA_0 => Новое имя: my_masterA
 - my_masterB_0 => Новое имя: my_masterB


Проверьте систему


- 00
- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.



Подключите тактовый сигнал


- На закладке System Contents щелчком выделите интерфейс clk_0.clk (интерфейс clk компонента clk_0)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке





Подключите сигнал Reset

- На закладке System Contents выполните команду меню System=>Create Global Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл




Подключите Avalon-MM интерфейсы

00

- На закладке System Contents щелчком выделите интерфейс my_masterA.m0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-MM Interfaces


■ В столбце Connections выполните подключения так, как показано на рисунке

Сохраните файл



Назначьте базовые адреса ведомым Avalon-MM

- Выберите команду меню System=> Assign Base Addresses
- Убедитесь, что адреса назначены Ваша система выглядит так же, как представленная на рисунке



- Если адреса назначены иначе отредактируйте их
 - Дважды щелкните в поле Base адреса и введите правильный адрес (как на картинке)
- Зафиксируйте адреса нажмите на символ
 у каждого адреса
- Сохраните файл

Закладка Address Map



■ Выберите команду меню View=> Address Map


ddress Map 🛛 Interconnect Requirements 🖾 Connection	ns 🛭	
System: Lab1_sys Path: MM_Stream_source.s0		
my_masterA.m0	my_masterB.m0	
0x0000 0000 - 0x0000 0003		
	0x0000 0004 - 0x0000 0007	
	0x0000 0000 - 0x0000 0003	
	MM_Stream_source.s0 my_masterA.m0 0x0000 0000 - 0x0000 0003	

- В окне закладки изображены Ведущие (Master) шины Avalon_MM столбцы; и Ведомые (Slave) шины Avalon_MM – строки
- Убедитесь, что у Вас окно выглядит так же, как представлено на рисунке
- Запомните базовые адреса (они нужны для настройки Ведущих):
 - MM_Stream_source = 0
 - ST_ALU_0 = 4
 - ST_ALU_1 =0
- Переключитесь на закладку System Contents

Hастройка компонента my_masterA




- Щелчком выберите my_masterA
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне настройки параметров задайте
 - Адрес, по которому Ведущий my_masterA будет записывать данные
 - В нашей системе это адрес 0 (это базовый адрес Ведомого MM_Stream_source)
 - Записываемые данные: **100** счет на сложение; 200 счет на вычитание
 - Нажмите кнопку Finish
- Сохраните файл



Hастройка компонента my_masterB


- Щелчком выберите my_masterB
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте
 - Адреса, по которому Ведущий **my_masterВ** будет записывать данные
 - **0** (это базовый адрес Ведомого ST_ALU_1)
 - **4** (это базовый адрес Ведомого ST_ALU_0)
 - Записываемые данные:
 - **111** сложение (тип операции ST_ALU_1)
 - **222** умножение (тип операции ST_ALU_0);
 - Нажмите кнопку **Finish**
- Сохраните файл



Настройка компонента st_splitter


- Сбросьте фильтрацию нажмите на иконку

 в нижней части окна System Contents
- На закладке System Contents щелчком выделите компонент st_splitter_0
- Нажмите правую клавишу мыши
- Выберите команду **Edit**
- Установите
 - NUMBER OF OUTPUTS = 5
 - DATA WIDTH = 32
- Нажмите кнопку Finish
- Сохраните файл




Настройка компонента st_delay

- На закладке System Contents щелчком выделите компонент st_delay_0
- Нажмите правую клавишу мыши
- Выберите команду Edit
- Установите
 - DATA WIDTH = 32
- Нажмите кнопку Finish
- Сохраните файл



Подключите Avalon-ST интерфейсы

- На закладке System Contents щелчком выделите интерфейс
 MM Stream source.out0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-ST
 Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл



Экспортируйте выводы

- На закладке System Contents щелчком выделите интерфейс st_delay_0.out0
- Дважды щелкните в поле Export и задайте имя delay_out
- Щелчком выделите интерфейс ST_ALU_0.out0
- Дважды щелкните в поле Export и задайте имя alu0_out
- Щелчком выделите интерфейс ST_ALU_1.out0
- Дважды щелкните в поле Export и задайте имя alu1_out
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл


out i	ATTAION SUCANNING SOURCE	DUMPIC WITH LU
□ st_delay_0	Avalon-ST Delay	
in	Avalon Streaming Sink	Double-click to
out	Avalon Streaming Source	delay out

□ ST_ALU_0	ST_ALU_component	
in0	Avalon Streaming Sink	Double-click to
in1	Avalon Streaming Sink	Double-click to
out0	Avalon Streaming Source	alu0 out


□ ST_ALU_1	ST_ALU_component	
in0	Avalon Streaming Sink	Double-click to
in1	Avalon Streaming Sink	Double-click to
out0	Avalon Streaming Source	alu1 out

Проверьте систему

- Убедитесь в том, что:
 - Ваша система выглядит так же, как представленная на рисунке
 - Закладка сообщений (Messages) содержит только одно информационное сообщение.




- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему Lab1_sys [Lab1_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке






- Выполните команду: меню System => Show System with Platform Designer Interconnect сравните созданную Вами систему и систему с модулями вставленными PD:
 - Какие модули были добавлены? Зафиксируйте их имена.
 - Обратите внимание на наличие модуля rst_controller это адаптер сигнала Reset
- Закройте окно закладки




- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Reset




- В столбце Connections отображаются красные точки => есть проблемы подключения:
 - Выход clk_0.clk_reset асинхронный
 - Входы clk_reset всех модулей синхронны.
 - => Поставлен адаптер Reset (видели на предыдущем слайде)
- Следует внести исправление в модуль clk_0:
 - Надо выбрать модуль => правая клавиша мыши => Edit
 - Установить Deassert
 - Нажать Finish
- Красные точки исчезнут






- Еще раз выполните команду: меню System => Show System with Platform Designer Interconnect
- Убедитесь в том, что адаптера Reset нет в системе.
- Назначение добавленных модулей
 - mm_interconnect_0 система межсоединений для Ведущего my_masterA
 - mm_interconnect_1 система межсоединений для Ведущего my_master
 - avalon_st_adapter адаптер между модулем st_splitter_0 и st_delay_0
 - Этот адаптер потребовался в системе т.к. у модуля нет выхода Ready, а у модуля st_splitter_0 есть – на закладке сообщений есть сообщение с информацией


§ Messages ≅		
Type	Path	Message
	1 Info Message	
1	Lab1_sys.st_splitter_0.out4/st_delay_0.in	The source has a ready signal of 1 bits, but the sink does not. Avalon-ST Adapter will be inserted.



- Выполните команду: меню View=>Schematic
- В поле фильтра введитеin
- Убедитесь в том, что система синхронизации и каналы ST Вашей системы подключены так же, как это изображено на рисунке




- В поле фильтра введите
 - clk
- Убедитесь в том, что шины Avalon MM в Вашей системе подключены так же, как рисунке
- Закройте окно закладки Schematic



Генерация системы

00

- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Нажмите кнопку Generate
- По окончанию процедуры появится сообщение
 - Generate: completed successfully.
 - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.



The .gip will be located in

The .sip will be located in


<generation directory>/synthesis/Lab1 sys.gip


<generation directory>/simulation/Lab1 sys.sip


Анализ рабочей папки проекта



- Откройте рабочую папку проекта и проведите анализ файлов и папок.
 - Сравните с файлами в рабочей папке проекта на Вашем ПК они должны совпадать









Лабораторная 1 ЗАВЕРШЕНА!