задание для самостоятельного выполнения

Плата для аппаратной отладки проекта


Аппаратная отладка проекта ориентирована на плату MiniDiLaB-CIV

MiniDiLaB-CIV: Микросхема - **EP4CE6E22C8**, Вход тактового сигнала $(25M\Gamma_{\rm II}) - 23$.

Описание проекта Lab7 1

Рабочая папка Lab7_1. Имя проекта — Lab7_1. Имя модуля верхнего уровня — Lab7_1. Файл с описанием — Lab7_1.sv. Файл теста — tb Lab7 1.sv. Файл с описанием для отладки — db Lab7 1.sv.

Алгоритм работы:



The signals in the above figure are:

Inputs

- keypad[3:0] 4-bit input used to arm (0011) or disarm (1100) the security system.
- sensors[2:0] 3-bit internal signal formed by concatenating the inputs front_door, rear_door and window. If any of the 3 bits in this signal goes high, the alarm would be triggered after a delay of 100 clock cycles.
 - front_door, rear_door, window Single-bit inputs which are assumed to go high when security is breached and the alarm should be activated.
- CLK Master clock signal.
- reset System reset (synchronous).

Outputs:

- alarm_siren Output which indicates that the system is in 'alarm' state (i.e, the alarm has been activated).
- is_armed Output which indicates that the system is in 'armed' state (i.e, the security system is on).
- is_wait_delay Output which indicates that the system is in 'wait_delay' state (i.e, a security breach has been detected and the system is waiting for 100 clock cycles before activating the alarm).
- start_count Internal signal for counting 100 clock cycles before triggering the alarm.
- count_done Internal signal that activates the alarm after 100 clock cycles have been counted.

Программа работы

- Разработать описание конечного автомата модуль Lab7_1, с использованием расширений SystemVerilog (типов данных, конструкций...)
 - о *К описанию конечного автомата надо добавить* вход ENA, разрешающий (=1)/запрещающий (=0) работу автомата.
 - о *К описанию конечного автомата надо добавить* счетчик делитель, обеспечивающий:
 - При реализации отладки конечного автомата на плате: деление входного тактового сигнала СLK (25МГц) так, что бы сигнал переноса, поступающий на вход ENA конечного автомата, имел частоту 10Гц (за одну секунду 10 импульсов), т.е. частоту 25МГц надо поделить на 2 500 000.
 - При моделировании: деление на 4.
- Разработать тест tb_Lab7_1 для проверки конечного автомата Lab7_1 с использованием расширений SystemVerilog (тест первого класса без автоматической проверки).
- По результатам моделирования в ModelSim необходимо доказать работоспособность конечного автомата (продемонстрировать переход в каждое состояние, использование всех ребер, выдерживание задержки). Тест первого уровня (без автоматической проверки).
- Разработать модуль верхнего уровня для отладки db_Lab7_1, содержащий: модуль Lab7_1; модуль SP_unit (модуль, обеспечивающий возможность: задания входных управляющих сигналов без использования кнопок на плате; отображения состояний автомата и выходных сигналов). Модуль должен обеспечивать подключение к тактовому сигналу на плате.
- Настроить логический анализатор для проведения исследования и отладки реализуемого на плате db_Lab7_1.
- Провести анализ работы db Lab7 1 и доказать (зафиксировав результаты снимками экрана), что:
 - о Модуль управляется входными сигналами
 - о Правильно реализуется алгоритм работы

Содержание отчета

- Отчет должен быть оформлен по правилам, принятым в Высшей Школе.
- Отчет должен содержать все этапы работы, все созданные исходные коды, необходимые снимки экрана. Все рисунки и полученные на них результаты должны быть прокомментированы.

Пример кода

Ниже приведен пример кода для описания конечного автомата, созданный с использованием подмножеств Verilog 95 и Verilog 2001.

Пример приведен для упрощения разработки описания конечного автомата с использованием расширений SystemVerilog

```
`timescale 1ns / 1ps
 1
     module security_verilog(
 2
 3
          input front_door,
         input rear door,
 4
 5
         input window,
 6
          input clk,
 7
         input reset,
          input [3:0] keypad,
8
9
         output reg alarm_siren,
         output reg is armed,
10
11
          output reg is wait delay
12
          );
      // set the delay value (the number of clocks between a faulted zone and the
13
      // alarm going off)
14
15
                        delay val
      parameter
                                    = 100;
      // Variables used for counting 100 (delay val) clock cycles
16
17
      wire start count;
18
      wire count done;
19
      reg [6:0] delay_cntr = 0;
20
      // Max value of delay_cntr is delay_val (i.e., d'100 or b'1100100)
21
                        disarmed = 2'd0,
      localparam
22
                        armed
                               = 2'd1,
23
                        wait_delay = 2'd2,
24
                        alarm
                                  = 2'd3;
25
      reg [1:0] curr_state, next_state;
      wire [2:0] sensors; // used to combine inputs
26
      assign sensors = { front_door, rear_door, window };
27
      // procedural block for incrementing the state machine
28
29
      always @ ( posedge clk )
30
        if (reset)
31
          curr_state <= disarmed;</pre>
32
        else
33
          curr_state <= next_state ;</pre>
34
      // procedural block to determine the next state
      always @ ( curr_state, sensors, keypad, count_done ) begin
35
         case ( curr state )
36
37
          disarmed: begin
             if ( keypad == 4'b0011 )
38
39
               next_state <= armed;</pre>
40
             else
41
               next state <= curr state ;</pre>
42
          end
43
44
          armed: begin
            if ( sensors != 3'b000 )
45
              next state <= wait delay;</pre>
46
47
             else if ( keypad == 4'b1100)
48
               next_state <= disarmed;</pre>
49
             else
50
              next_state <= curr_state ;</pre>
51
          end
```

```
52
            wait delay: begin
 53
 54
              if (count_done == 1'b1)
 55
               next_state <= alarm;</pre>
              else if ( keypad == 4'b1100 )
 56
 57
                next state <= disarmed ;</pre>
 58
              else
 59
                next_state <= curr_state ;</pre>
 60
            end
 61
 62
            alarm: begin
 63
              if ( keypad == 4'b1100 )
 64
               next_state <= disarmed;</pre>
 65
              else
 66
               next_state <= curr_state ;</pre>
 67
            end
 68
          endcase
 69
       end
 70
       // procedural block to generate the state machine output values
 71
         always @ ( posedge clk ) begin
 72
           if (reset) begin
 73
             is armed
                         <= 1'b0 ;
 74
             is wait delay <= 1'b0;
 75
             alarm siren <= 1'b0;
 76
           end
 77
          else
 78
          begin
 79
             is armed
                            <= ( next state == armed );</pre>
 80
             is_wait_delay <= ( next_state == wait_delay );</pre>
 81
             alarm_siren <= ( next_state == alarm );</pre>
 82
 83
         end
         assign start_count = (( curr_state == armed) && (sensors != 3'b000));
 84
 85
       // Implement the delay counter.
       // Loads delay_cntr with delay_val-1 when start_count is high, then counts
 86
 87
       // down to 0 and stops.
       // The condition delay cntr = 0 triggers the next state transition in the
 88
       // main state machine
 89
 90
        always @ ( posedge clk) begin
 91
        if (reset)
 92
          delay_cntr <= 0;</pre>
 93
         else if (start count)
           delay_cntr <= delay_val - 1'b1;</pre>
 94
 95
         else if (curr_state != wait_delay)
 96
         delay_cntr <= 0;</pre>
 97
         else if (delay_cntr != 0)
 98
         delay cntr <= delay cntr - 1'b1;</pre>
 99
         end
100
         assign count done = (delay cntr == ∅);
101
102
      endmodule
```