# Приложение Platform Designer

#### Цели

#### Цели – научиться:

- Создавать системы используя Platform Designer (PD)
- Интегрировать существующие IP в систему используя PD
- Использовать систему, созданную в PD в пакете Intel® Quartus® Prime (QP)
- Разрабатывать и использовать компоненты (custom IP) при создании системы в PD
- Моделировать систему, созданную в PD, с помощью ModelSim (используя NativeLink QP)
- Отлаживать систему, созданную в PD, на плате с помощью InSystem Source&Probe Editor и SignalTapII пакета QP

## Три варианта пакета Intel® Quartus® Prime

#### Intel Quartus Prime

Design Software



Сравнение версий на сайте Intel® FPGA

# Приложение Platform Designer Часть 1


Пользовательский интрефейс

#### План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1


#### Традиционная процедура разработки системы

- Компоненты могут использовать разные интерфейсы (некоторые стандартные, некоторые – нестандартные)
- Значительные усилия требуются для разработки системы коммуникации между компонентами системы.
- Интеграция блоков в систему требует длительной отладки



#### PD: Автоматическое создание системы соединения

- Сокращает время разработки: автоматическое создание необходимых блоков и связей
- Позволяет избежать ошибок
- Позволяет сфокусироваться на разработке архитектуры системы и собственных блоков
- Повышает производительность труда разработчика.



#### Преимущества использования PD


- Упрощает создание сложных систем: автоматизирует процесс создания системы межсоединений
- Позволяет работать на более высоком уровне абстракции: на уровне системы и связей в системе, а не на уровне сигналов
- Инструмент для интеграции в систему: стандартных IP, пользовательских IP, процессорных элементов, средств моделирования
- Позволяет использовать созданные системы как компоненты (иерархическое проектирование на системном уровне)
- Позволяет сократить время разработки и упростить верификацию

#### Простота использования PD




- Interface protocols
- Memory
- DSP
- Embedded
- Bridges
- PLL
- Custom systems

Библиотеки компонентов



## Connect custom IP and systems



Графический интерфейс для создания системы

Автоматические: интеграция и создание HDL описания

#### Конечные приложения для использования PD

#### PD может использоваться при создании **любого** проекта для FPGA

- Два типа взаимодействия в цифровой системе
  - Управление системой (Control plane)
    - Адресный доступ (Memory-mapped )
    - Чтение и запись регистров управления и статуса
  - Передача данных (**Data plane**)
    - Потоковая передача (streaming data transfer): высокоскоростная, точка-точка
    - Адресная передача (Memory-mapped )
- Приложения:
  - ЦОС
  - Обработка видео потоков
  - Высокоскоростные интерфейсы

- ...

#### Инициаторы взаимодействия в системах PD

# Для инициации взаимодействия система, создаваемая в PD, <u>не требует</u> использования процессора

- Для инициирования передачи данных и управления системой могут использоваться существующие IP, пользовательские компоненты, внешние процессоры (контроллеры).
  - Управление системой:
    - компоненты с адресным доступом (Memory-mapped ) используют master → slave взаимодействие
      - Примеры: конечный автомат, модули прямого доступа к памяит direct memory access (DMA)
  - Передача данных:
    - компоненты с адресным доступом (Memory-mapped ) используют master → slave взаимодействие
    - компоненты с потоковой передачей (streaming data) используют uses source → sink взаимодействие
    - Примеры: поток данных от видео камеры, АЦП...

#### Использование процессоров в системах PD

Система, содержащая встроенный ARM (Hard Processor System (HPS)) или softcore процессор (Intel Nios II), **требует** использования PD

- Встроенные Hard-core процессор Arm (Cortex-A9) или soft-core процессор NiosII могут подключаться к системе, создаваемой в PD для:
  - Управления
    - используют master → slave взаимодействие
  - Передачи данных
    - используют master → slave взаимодействие

### PD - средство проектирования систем

Уровень абстракции описания и производительность при создании системы

Medium Low High **System** Block **System** Block Block Интеграция блоков **ІР** интеграция • Разработка на основе IPs • повторное использование IP Создание системы • верификация ІР • Иерархические системы • повторное использование Схемные редакторы и HDL описания • верификация

#### **Platform Designer**

#### Особенности PD

 Высокоскоростные каналы соединения компонентов системы

- «Управление» ІР
- Иерархическое проектирование систем

network-on-chip

Package as IP

Add to
IP Catalog

(design reuse)


Поддержка стандартных интерфейсов



system

#### Использование созданных систем и компонентов

PD позволяет повторно использовать (<u>re-use</u>) созданные компоненты и системы





#### План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1


#### Как запустить PD

- 1. QP меню Tools
- 2. Создать новый файл Platform Designer (.**qsys**)
- 3. Открыть существующий файл (.**qsys**) из пакета Quartus











#### Пользовательский интерфейс PD



#### Меню View

#### Управление раскладкой пользовательского интерфейса


- Все элементы интерфейса организованы в виде закладок, доступных из меню View
  - Для сброса к базовому виду: меню View → Reset to System Layout
- Элементы, выбранные на одной закладке, определяют то, что отображается на других закладках
- Создание пользовательских раскладок
  - меню View → Custom layouts
  - импорт/экспорт раскладок: тип файла .layout




## Управление закладками (Tab)


#### Все закладки поддерживают возможность изменения положения и размера

- Закладки отсоединяются/присоединяются к окну приложения
- Закладки можно свернуть/развернуть на все окно






## Закладка структура системы (System Contents Tab)



## Закладка структура системы (System Contents Tab)

- Инструменты управления
  - Добавить компонент
  - 🦺 Добавить подсистему
  - 🔀 Удалить компонент
  - 🛂 Настроить компонент
  - Переместить вверх
  - \_\_ Переместить вверх на один шаг
  - Переместить вниз на один шаг
  - Переместить вниз




Удалить компонент – выделить и нажать **Delete** 

## Закладка Параметры (Parameter Tab)


При добавлении компонента к структуре системы (System Contents tab):

- Компонент помещается под всеми добавленными ранее компонентами
- Открывается окно настройки параметров компонента
- Как можно настроить ранее добавленные компоненты:
  - Двойным щелчком по имени компонента открывается закладка настройки параметров
  - Или щелкнуть правой клавишей мыши и выбрать команду Edit



#### Интерфейсы компонента


- Интерфейс: группа из одного или нескольких сигналов, которые могут быть подключены к другим интерфейсам в системе
- Ссылка на интерфейс
  - Пример: source.s1 интерфейс s1 (Avalon MM slave) компонента source
- Сигналы clk и reset два отдельных интерфейса




## Панель коммутации Connections (Структура системы)

Колонка Connections – коммутационная панель для соединения компонентов на закладке Структура Системы

- Позволяет соединять только совместимые интерфейсы
  - Clock и reset источники (sources) => к входам компонентов
  - Masters => к slaves (для Avalon MM)
  - Sources => к sinks (для Avalon ST)
- Черные точки реализованные подключения
- Серые точки допустимые подключения
- PD генерирует систему связей на основе выполненных подключений




## Особенности Панели коммутации (Connections)




## Другие способы подключения интерфейсов

Right-click на любом интерфейсе → Connections



Выберите интерфейс в окне структуры системы (System Contents). Затем выполните команду меню View → Connections



#### Экспортирование интерфейса


 Позволяет подключить интерфейсы к компонентам/элементам вне системы, создаваемой в PD

 Любой интерфейс может быть экспортирован

Интерфейс может быть экспортирован
 ИЛИ подключен в системе

 Экспорт интерфейса необходим для подключения к выводам FPGA

Экспортированный интерфейс отображается как вывод




- Как экспортировать: Double-click и ввести имя
- Как убрать экспортирование: удалить имя

## Тактовый сигнал (Clock)

#### Все операции в системе синхронны, поэтому необходим тактовый сигнал


- Каждый новый .qsys файл (новая система) по умолчанию включает компонент Clock Source
  - Этот компонент опциональный и может быть удален
  - Компонент соединяет два интерфейса
    - Экспортированный интерфейс Clock, приходящий из вне проектируемой системы (Clock Intput)
    - Source интерфейс (Clock Output), подключаемый внутри системы к тактовым входам (sink)



#### Управление сбросом системы (Reset)


#### PD позволяет осуществлять управление сбросом системы

- Можно сбрасывать всю систему или отдельные компоненты системы
- Сигнал Reset отдельный интерфейс
  - Вход (sink) привязан к clock интерфейсу и синхронизируется им
- Система может содержать несколько сигналов сброса
- IP модули Reset Controller и Reset Sequencer позволяют управлять сбросами системы



## Подключение сигнала сброса (Reset)

Компонент **Clock Source** подключает внешний сигнал Сброса (Reset) – экспортированный вход




Автоматическое подключение сигналов сброса Меню System → Create Global Reset Network Вход Reset синхронизируется сигналом **clock** 

#### Интерфейс Conduit

# Компоненты используют интерфейс Conduit для сигналов, которые не соответствуют стандартным интерфейсам

- Примеры стандартных интерфейсов: Avalon\_MM, Avalon\_ST, Arm\* AXI
- В пользовательских компонентах разработчик должен самостоятельно определить сигналы интерфейса Conduit
- Чаще всего интерфейс Conduit используется для экспортирования выводов.



### Адресация Memory-Mapped (MM)

#### Каждый MM master интерфейс имеет собственное адресное пространство


- Максимальный размер адресного пространства определяется разрядностью адреса 64
- Карта памяти (Memory Map) каждого MM Master интерфейса формируется:
  - Базовым адресом подключенных ведомых (slave)
  - Диапазоном адресов (address spans) подключенных ведомых (slave)
    - Диапазоны адресов подключенных ведомых (slave) не должны пересекаться
- Не перекрывающиеся базовые адреса назначаются:
  - Либо вручную; либо командой: меню System → Assign Base Addresses



## Закладка Карта Памяти (Address Map Tab)

Закладка Address Map tab - средство анализа и управление адресацией:


- Отображает адреса для реализованных подключений MM Master => MM Slave
- Для редактирования ячейки Double-click ячейку
- Поддерживает адресацию для разделяемых ведомых (shared slaves)
  - Разделяемый ведомый может иметь разные адреса для подключённых ведущий



## Закладка Семейство микросхем (Device Family)


#### Закладка позволяет:

- Отобразить назначенное семейство и тип микросхемы FPGA
- Изменить\задать семейство и тип микросхемы FPGA



### Закладка Interconnect Requirements Tabs

Позволяет задать общие требования к системе межсоединений



# Закладка Иерархия (Hierarchy Tab)

Средство анализа системы отображает:

• Иерархию системы


• Экспортированные интерфейсы

• Интерфейсы компонентов


Связи между компонентами

#### Позволяет:

- Редактировать настройки (Edit)
- Отображать выбранные элементы в других закладках (Cross-highlight)




# Закладка Символ (Block Symbol)



### Закладка Схема (Schematic View)


### Отображение структуры системы и управление настройками



Фильтрация отображаемых соединений

### Закладка Схема (Schematic View)


### Фильтрация отображаемых элементов



# Закладка Сообщения (Messages Tab)

### Закладка позволяет:

- Отображать сообщения (ошибки, предупреждения, информацию)
- Отображать источник ошибки/предупрждения -Double-click сообщение для выделения интерфейса/соединения или компонента
- Не должно быть ошибок для генерации системы
  - В процессе настройки ошибки могут (и будут) присутствовать




### Сообщения

(info, warning, error)

# Использование фильтра (System Contents Tab)


### Управление отображением системы в закладке System Contents

• Существуют предопределенные фильтры и можно создавать пользовательские фильтры






установить и сбросить **фильтр** 



# Отображение тактовых доменов (Clock Domains)

Отображение компонентов и интерфейсов выбранного тактового домена Меню View → Clock Domains - Beta




# Отображение тактовых доменов (Clock Domains)

#### Система с несколькими тактовыми доменами



#### Меню View → Clock Domains - Beta



Отображение интерфейсов выбранного домена




# Пресечение доменов (Clock Domain Crossings) ли ута




Отображаются подключения, в которых необходимо добавить адаптеры


Clocks Resets

- Места подключений отображены красными точками
- Подсказка (Tooltip) объясняет почему необходим адаптер
- Можно принять установку адаптера или изменить подключение



Ведомый (slave) button switch оказался в тактовом домене отличном от тактового домена своего ведущего (Master)






# Пресечение доменов (Reset Domain Crossings)

# Отображаются подключения, в которых необходимо добавить адаптеры


- Места подключений отображены красными точками
- Подсказка (Tooltip) объясняет почему необходим адаптер
- Можно принять установку адаптера или изменить подключение

master\_reset ассинхронный



### Полезные команды

Команда: меню System => Show System with Platform Designer Interconnect отображает систему с модулями вставленными PD



### Полезные команды

- Меню File
  - Обновить систему Refresh System (F5)
    - Обновляет все IP и компоненты.

#### Меню System


- Обновить IP Upgrade IP Cores
  - Если система создана в предыдущих версиях PD, то можно обновить устаревшие IP
- Назначить номера прерываний Assign Interrupt Numbers
  - Автоматическое назначение номеров прерываний для пар interrupt sender/receiver
- Назначить код операции для пользовательской иструкции Assign Custom Instruction Opcodes
  - Используется с процессором Nios® II при создании пользовательских инструкций
- Удалить «висящие» выводы Remove Dangling Connections
  - Удаляет неподключенные линии соединения (интерфейсы) в закладке System Contents tab

### Полезные команды

- Меню System
  - Назначить базовые адреса Auto-Assign Base Addresses
    - Автоматически назначает допустимые базовые адреса всем ведомым (slave)
  - Подключить сигналы сброса Crete Global Resets Network
    - Автоматически подключает все сигналы Reset

### Заготовка HDL Instantiation Template

Заготовка для использования созданной системы как компонента в HDL описании верхнего уровня.



#### Меню **Generate** → **Show Instantiation Template**

```
You can copy the example HDL below to declare an instance of my_PDsystem.

HDL Language: Verilog 

Example HDL


my_PDsystem u0 (
    .clk_clk (<connected-to-clk_clk>), // clk.clk
    .dout_b_export (<connected-to-dout_b_export>), // dout_b.export
    .reset_reset_n (<connected-to-dout_a_export>), // dout_a.export
    );
```

```
HDL Language: VHDL V
Example HDL
    component my PDsystem is
        port (
            clk clk
                         : in std logic
                                                           := 'X': -- clk
            dout_b_export : out std_logic_vector(31 downto 0);
            reset_reset_n : in std_logic
                                                          := 'X'; -- reset n
            dout a export : out std logic vector (7 downto 0)
                                                                  -- export
    end component my PDsystem;
    u0 : component my PDsystem
        port map (
                         => CONNECTED TO clk clk,
            dout b export => CONNECTED TO dout b export, -- dout b.export
            reset reset n => CONNECTED TO reset reset n, -- reset.reset n
            dout a export => CONNECTED TO dout a export -- dout a.export
```

### Генерация HDL описания системы

# Реализуется после создания системы

- Для запуска настройки процедуры используется кнопка Generate HDL
- Окно Generation позволяет:
  - Выбрать язык (Verilg, VHDL) для синтезируемого HDL описания
  - Выбрать язык для модели на HDL
- Задать папку для описаний системы (Output Directory )
- Для запуска процедуры используется кнопка Generate



Альтернативный способ запуска процедуры:


Меню **Generate** → **Generate HDL** 

### План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1

# Структура папок, создаваемых при генерации

Структура одинакова для всех микросхем, выпущенных ранее Intel® Arria® 10



# Файл .qsys

- Файл .qsys полностью описывает систему, созданную в Platform Designer (компоненты, подключения, параметры...)
- В рамках одного проекта Quartus (в одной рабочей папке проекта) может быть создано несколько систем.
- В папке где находится файл .qsys создается папка .qsys\_edit
  - Содержит настройки системы и раскладку PD

# Файлы создаваемые при генерации системы

- <system\_name>.sopcinfo
  - XML файл, описывающий систему, созданную в Platform Designer system, используется при разработке ПО
- <system\_name>.bsf
  - Файл с изображением символа системы. Используется при схемном вводе файла верхнего уровня в пакете Quartus (можно отключить создание)
- <system\_name>/<system\_name>.html
  - Отчет о результатах процедуры генерации HDL описания системы

# Файлы создаваемые при генерации системы


- Файлы для синтеза
  - Папка <system\_name>/synthesis
    - <system\_name>.qip
      - Скрипт, содержащий ссылки на файлы, необходимые для синтеза системы
    - <system\_name>.[v|vhd]
      - Файл верхнего уровня в описании системы связывает все компоненты
    - Папка <system\_name>/synthesis/submodules содержит HDL описания модулей системы, сгенерированные PD на основе исходных кодов компонентов IP
      - Описания могут быть представлены на языках Verilog, SystemVerilog или VHDL
      - Папка может содержать файл(ы) .sdc файлы с требованиями к временным параметрам.
- Файлы для моделирования
  - Папка <system\_name>/simulation

### План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1

### Процедура проектирования


Design specification



### **Platform Designer**

#### RTL simulation

- Functional simulation
- Verify logic model & data flow (no timing delays)



#### **Synthesis**


- Translate design into device specific primitives
- Optimization to meet required area & performance constraints
- Intel® Quartus® Prime software or other supported synthesis tools



#### Place & Route


- Map primitives to specific locations inside
- Target technology with reference to area & performance constraints
- Specify routing resources to be used

# FPGA Hardware Design Flow (cont.)




#### Timing analysis

- Verify performance specifications were met
- Timing analyzer static timing analysis



#### Gate-level simulation

- Functional timing simulation
- Verify design will work in target technology
- Get signal toggle info for power analysis
- Combo of RTL simulation and timing analysis usually sufficient for verification



#### Test FPGA on PC Board

- Program & test device on board
- Use tools like Signal Tap logic analyzer & System Console for debugging

Download cable to Intel® Quartus® Prime software

### Процедура проектирования с использованием PD

- 1. Создать проект в пакете QP
- 2. Запустить PD и создать систему
- 3. В PD запустить процедуру генерации HDL описаний системы (и сопутствующих файлов)
  - Папка по умолчанию ct folder>/<system name>
- 4. Подключить к проекту файлы: .qsys или .qip
  - **qsys**: созданная система будет автоматически перегенерироваться каждый раз, когда компилируется (синтезируется) проект в пакете Quartus.
  - .qip: к проекту добавляются сгенерированные HDL файлы с описанием системы,
     перегенерация системы, если система была изменена, запускается в PD
- 5. В QP создать файл верхнего уровня проекта системы (это может быть файл-обертка, только переименовывающий выводы системы, созданной в PD)
- 6. В пакете ModelSim осуществить моделирование созданного файла верхнего уровня
  - Потребуется создание теста

### Процедура проектирования с использованием PD

- 6. Осуществить реализацию и отладку созданного файла верхнего уровня проекта системы на плате
  - Используется InSystemSource &Probe; SignalTapII
  - Потребуется создание файла с описанием системы для отладки
- 7. Задать требования к проекту системы:
  - к временным параметрам timing constraints (.sdc),
  - подключению выводов микросхемы к сигналам модуля верхнего уровня (.qsf)
  - Многие IP имеют свой набор требований (их файл .sdc указан в .qip файле)
  - Необходимо создать файл .sdc для модуля верхнего уровня, как минимум для: тактовых входов (create\_clock, create\_generated\_clock) и тактовых сигналов, порожденных в PLL (derive pll clocks)
- 8. Осуществить полную компиляцию проекта

### План

- О приложении PD
- Пользовательский интерфейс приложения PD
- Файлы, создаваемые PD, при генерации системы
- Место PD в процедуре проектирования пакета QP
- Лабораторная 1