Приложение Platform Designer

Приложение Platform Designer

Интерфейсы и компоненты шины Avalon-MM

План


- Интерфейсы шины Avalon-MM
- Типы обменов на шине Avalon-MM
- Адресация на шине Avalon-MM
- Компоненты шины Avalon-MM
- Лабораторная 3


Интерфейсы шины Avalon-MM

- Шина Avalon-MM адресуемая (memory-mapped) шина, обеспечивающая обмен между
 Ведущим (Master) и Ведомым (Slave) в режиме Чтения/Записи.
- На шине определены интерфейсы
 - Интерфейс **Master** интерфейс Ведущего
 - Ведущий (Master) инициирует запросы чтения/записи на шине по адресу из адресного пространства
 - Интерфейс **Slave** интерфейс Ведомого
 - Ведомый (Slave) привязан к адресу в адресном пространстве Ведущего
 - Принимает адресованные ему запросы и отвечает на них
- Все обмены по шине синхронные
 - Все интерфейсы должны быть привязаны к интерфейсу Clock
- Опционально, но рекомендовано, что бы ко все интерфейсам был привязан интерфейс
 Reset (если не привязан PD формирует предупреждение)

Принципы реализации шины Avalon-MM в PD


- Адресация (Memory addressing)
 - PD создает адресный декодер, обеспечивающий Ведущему возможность доступа к регистрам Ведомого
- Мультиплексирование данных (Data multiplexing)
 - PD создает мультиплексор на входе Ведущего, обеспечивающий возможность доступа Ведущего к нескольким Ведомым
- Арбитраж
 - PD создает схему арбитража (арбитра) на входе Ведомого, который находится в адресном пространстве нескольких Ведущих, управляющую доступом к Ведомому





Система с Multi-Mastering

- Система связей, реализуемая на ресурсах FPGA:
 - Обеспечивает арбитраж на стороне Ведомого (slave-side arbitration)
 - Возможна реализация нескольких одновременных обменов по шине если они реализуются к разным Ведомым (реализуется несколько доменов)
 - Trade-off: увеличиваются использованные аппаратные ресурсы
 - Пример: лабораторная работа 1



Базовый способ арбитража: Round-Robin

По умолчанию система связей реализует арбитраж round-robin с одинаковыми долями


- Каждое соединение master/slave получает фиксированную «долю» передач для обмена
 - По умолчанию для всех установлена равная доля = 1
 - Передача Burst считается как одна доля
- При возникновении конфликта приоритет имеет Ведущий с большей долей
- Если использованы не все доли, то они теряются и управление предается следующему Ведущему.

Назначение долей для арбитража

- Выберите master/slave соединение в закладке Hierarchy tab и назначьте долю в закладке Parameters tab
- Right-click в столбце Connections и выберите Show Arbitration Shares




Пример: masters A/B подключены к одному slave



Арбитраж с фиксированным приоритетом

Назначение фиксированных приоритетов для доступа к Ведомому от Ведущих

- Доступ получает Ведущий с более высоким приоритетом – другие ожидают
- Выбор схемы арбитража на закладке Interconnect Requirements
- В столбце Connections установите значения приоритета для каждого мастера
 - Все значения должны быть уникальными





Сигналы интерфейса Avalon-MM Master

Имя	Разрядность	Направление	Обязательно использовать	Описание
address	1-64	Output	Y	Byte address corresponding to slave for transfer request; must align with data width
waitrequest waitrequest_n	1	Input	Y	Forces master to stall transfer until deasserted; other Avalon-MM interface signals must be held constant
read_n	1	Output	N	Indicates master issuing read request
readdata	8, 16, 32, 64, 128, 256, 512, 1024	Input	N	Data returned from read request
write write_n	1	Output	N	Indicates master issuing write request
writedata	8, 16, 32, 64, 128, 256, 512, 1024	Output	N	Data to be sent for write request
byteenable byteenable_n	2, 4, 8, 16, 32, 64, 128	Output	N	Specifies valid byte lane(s) for readdata or writedata (width = data width / 8)
lock	1	Output	N	Once master is granted access to shared slave, locks arbiter to master until deasserted
response	2	Input	N	Indicates successful transfer or not, as well as whether access is to undefined address location

Сигналы интерфейса Avalon-MM Slave

Имя	Разрядность	Направление	Обязательно использовать	Описание
address	1-64	Input	N	Word address of slave for transfer request (discussed later)
waitrequest waitrequest_n	1	Output	N	Allows slave to stall transfer until deasserted; other Avalon®-MM interface signals must be held constant
read_n	1	Input	N	Indicates slave should respond to read request
readdata	8, 16, 32, 64, 128, 256, 512, 1024	Output	N	Data provided to Platform Designer interconnect in response to read request
write write_n	1	Input	N	Indicates slave should respond to write request
writedata	8, 16, 32, 64, 128, 256, 512, 1024	Input	N	Data from the Platform Designer interconnect for a write request
byteenable byteenable_n	2, 4, 8, 16, 32, 64, 128	Input	N	Specifies valid byte lane for readdata or writedata (width = data width / 8)
begintransfer begintransfer_n	1	Input	N	Asserts at the beginning (first cycle) of any transfer
response	2	Output	N	Indicates successful transfer or not, as well as whether access is to undefined address location; interconnect provides OK if no slave response

Минимально необходимый набор сигналов


- Интерфейс Master
 - Обязательно наличие address и waitrequest
 - Для запроса read необходимо наличие read и readdata
 - Для запроса write необходимо наличие write и writedata
- Интерфейс Slave
 - He требуется address;
 - Декодирование базового адреса, заданного в PD обеспечивает, адресный декодер, реализуемый PD в системе связей компонентов
 - Не требуется waitrequest;
 - Для ответа на запрос read необходимо наличие readdata
 - Для ответа на запрос write необходимо наличие write и writedata

Другие интерфейсы Avalon

- Avalon-C (conduit)
 - Группа произвольных сигналов, которые предназначены для экспорта как выводы системы
- Avalon-TC (tristate conduit)
 - Point-to-point интерфейс для on-chip контроллеров, управляющих off-chip компонентами по шине с Z состоянием (tri-state buses)
 - Например: Address, data, control выводы могут быть подключены к нескольким tri-state устройствам для экономии выводов
- Avalon interrupt
 - Interrupt sender: отправляет одноразрядный irq к receiver
 - Interrupt receiver: получает irq (разрядность входа до 32 бит) от sender

Использование Avalon-MM и Avalon-ST


Интерфейсы Avalon-MM и Avalon-ST дополняют друг друга



План

- Интерфейсы шины Avalon-MM
- Типы обменов на шине Avalon-MM
- Адресация на шине Avalon-MM
- Компоненты шины Avalon-MM
- Лабораторная 3

Пример интерфейсов на шине Avalon-MM





Типы обменов на шине Avalon-MM

- Основные типы обменов на шине
 - Master read/write
 - Slave read/write
- Обмен с контролем задержки
 - Фиксированная задержка Fixed latency (wait states)
 - Переменная задержка Variable latency (component-controlled wait states)
- Ускоренный обмен
 - Pipelined
 - Burst

Обмен Master Read с переменной задержкой


- Устанавливаются address & read_n
- Ожидание waitrequest = '0'
- Master фиксирует readdata на следующем фронте тактового сигнала
- Окончание обмена






Обмен Master Read с переменной задержкой


- response передается вместе с readdata
 - 2'b00: ОКАУ передача ОК
 - 2'b10: SLAVEERROR ошибка
 - 2'b11: DECODEERROR доступ к адресу вне карты памяти






Обмен Master Write с переменной задержкой


- Устанавливаются address, write_n, & writedata
- Ожидание waitrequest = '0'
- Обмен заканчивается на следующем фронте тактового сигнала






Обмен Slave Read без задержки


- Устанавливаются address & read_n
- Ведомый Slave передает readdata к следующему фронту тактового сигнала
 - 0 wait states
- Обмен заканчивается






Обмен Slave Write без задержки

- Устанавливаются address, write_n, & writedata
- Ведомый (Slave) фиксирует writedata на следующем фронте тактового сигнала
 - 0 wait states
- Обмен заканчивается






Параметры обмена Avalon-MM Slave


PD позволяет настроить параметры обмена для некоторых библиотечных (off-the-shelf) IP и для пользовательских компонентов

- readWaitTime / writeWaitTime
 - Допустимые значения: 0 1000
 - Число тактов (нс) до
 - Фиксации Ведомым записываемых данных
 - Формирования Ведомым читаемых данных
 - Используется для обмена с фиксированной задержкой (Ведомый не имеет сигнала waitrequest)
- timingUnits
 - Допустимые значения : cycles or ns
 - Единица измерения для readWaitTime и writeWaitTime
- Параметры описаны в Intel® Quartus® Prime software handbook

Обмен Slave Read с фиксированной задержкой


- Устанавливаются address & read_n
- После заданного параметром readWaitTime числа тактов Ведомый возвращает readdata к следующему фронту тактового сигнала
- Обмен заканчивается







Обмен Slave Read с переменной задержкой


- Устанавливаются address & read_n
- Ведомый устанавливает waitrequest для приостаноки обмена
- Ведущий фиксирует readdata по следующему ближайшему фронту после сброса waitrequest
- Обмен заканчивается.






Обмен Slave Write при разных типах задержки





Обмен нескольких Masters с общим Slave



Ускоренный обмен – сигналы Master

Ускоренный обмен – дополнительные сигналы Master интерфейса

Имя	Разряднос ть	Направление	Обязательно использовать	Описание		
Bursting transfers						
burstcount	1-11	Output	N	Indicates number of transfers in burst (# transfers = 2^(width - 1)); if bursts are reads, must include readdatavalid signal below		
	Pipelined transfers					
readdatavalid readdatavalid_n	1	Input	N	Indicates valid data from prior read transfer request is available on readdata input; only used with variable pipeline latency		
writeresponsevalid	1	Input	N	Used along with response to indicate a write response one cycle (by default) after a write; increase with minimumResponseLatency property		

Ускоренный обмен – сигналы Slave

Ускоренный обмен – дополнительные сигналы Slave интерфейса

Имя	Разрядно сть	Направлени е	Обязательн о использова ть	Описание	
Bursting transfers					
burstcount	1-11	Input	N	Indicates number of transfers in burst (# transfers = 2^(width - 1)	
beginbursttransfer	1	Input	N	Asserted during first cycle of burst to indicate burst is starting; not recommended to use this signal since slave should be able to calculate start of burst by counting transactions; available only to support legacy memory controllers	
Pipelined transfers					
readdatavalid readdatavalid_n	1	Output	N	Indicates valid data from prior read transfer request is available on readdata input; only used with variable pipeline latency	
writeresponsevalid	1	Input	N	Used along with response to indicate a write response one cycle (by default) after a write; increase with minimumResponseLatency property	

Ускоренный обмен: Pipelined


- Используется Ведущим и Ведомым поддерживающими несколько одновременных запросов read
 - Позволяет инициировать новый запрос read до окончания предыдущего запроса read
 - Запросы Writes не поддерживаются
- Разделяет обмен read на фазы address и data
 - Фаза Data phase наступает после фиксированной или переменной задержки относительно фазы address phase это pipeline latency

Ускоренный обмен: Pipelined (задержки)

- Фиксированная задержка Fixed latency
 - Параметр readWaitTime фиксированная задержка от фазы address фазы data
 - Может задаваться дополнительная задержка во время фазы address с помощью сигнала waitrequest
- Переменная задержка Variable latency
 - Контролируется сигналом readdatavalid
 - Сигнал waitrequest позволяет Ведомому контролировать поддерживаемое Ведомым число последовательных запросов


Пример Ускоренный обмен: Pipelined Read

Ускоренный обмен Pipelined Read с переменной задержкой



Пример Ускоренный обмен: Pipelined Read

Ускоренный обмен Pipelined Read с фиксированной задержкой=2




Ускоренный обмен: Bursting

Обеспечивает Ведущему непрерывный обмен с Ведомым для заданного числа передач

- Ведущий передает начальный адрес (starting address) и число передач (burstcount)
 - Ведомый должен обеспечить reading/writing данных с последовательной адресацией
- Арбитр автоматически предоставляет доступ Ведущему до завершения заданного числа передач
- Весь обмен (все заданное число передач) одна доля арбитража
- Ведомый должен управлять задержкой используя сигнал waitrequest
- Для «read bursts» используется сигнал readdatavalid


Пример Write Burst

Ускоренный обмен с параметром **constantBurstBehavior=false** для Ведущего и Ведомого



Пример Read Burst

Ускоренный обмен двух Ведущих с одним Ведомым




План

- Интерфейсы шины Avalon-MM
- Типы обменов на шине Avalon-MM
- Адресация на шине Avalon-MM
- Компоненты шины Avalon-MM
- Упражнение 3

Базовая адресация


- Ведомый (Slaves) использует адресацию словами (слово имеет разрядность data)\
- Ведущий (Masters) использует байтовую адресацию (адресует каждый байт)
 - Счетчик адреса в 32-bit Ведущем должен увеличиваться на 4 для доступа к следующему слову 32-bit Ведомого



■ PD позволяет установить Ведущему адресацию словами, а Ведомому адресацию байтами

Динамическое выравнивание адресов

- Пример выравнивания адресов (slave имеет меньшую разрядность)
 - Чтение по адресу Access base + 0x0: dd cc bb aa
 - Система связей выполнит 4 обмена на стороне Ведомого что бы передать Ведущему все 32 бита.
 - Чтение по адресу Access base + 0х4:
 xx xx xx ee
 - Система связей выполнит 1 обмен на стороне Ведомого, т.к. у ведомого есть только один адресуемый регистр из диапазона адресов.



Регистры Ведомого							
Base	aa						
Base + 0x1	bb						
Base + 0x2	СС						
Base + 0x3	dd						
Base + 0x4	ee						

Динамическое выравнивание адресов

- Пример выравнивания адресов (slave имеет меньшую разрядность)
- Ведомый (Slaves) использует адресацию словами (слово имеет разрядность 16)
- Ведущий (Masters) использует байтовую адресацию (адресует каждый байт)
 - Счетчик адреса в 32-bit Ведущем должен увеличиваться на 4 для доступа к следующему 32-bit слову
 - Чтение по адресу Access base + 0x8:
 - Система связей выполнит 2 обмена на стороне Ведомого что бы передать Ведущему все 32 бита.


Base = 0



Динамическое выравнивание адресов (Wider Slave)

Если Ведомый имеет большую разрядность, то система связей формирует управление byteenable для данных от Ведомого, даже если сигналы byteenable явно не использованы в интерфейсах


- Обмен Read: Ведущий получает только соответствующий адресу набор байтов
- Обмен Writes: Запись осуществляется только в байты соответствующие адресу, сформированному Ведущим



Динамическое выравнивание адресов (Wider Slave)

Если Ведомый имеет большую разрядность, то система связей формирует управление byteenable для данных от Ведомого, даже если сигналы byteenable явно не использованы в интерфейсах

- Обмен Read: Ведущий получает только соответствующий адресу набор байтов
- Обмен Writes: Запись осуществляется только в байты соответствующие адресу, сформированному Ведущим




Динамическое выравнивание адресов (Обобщение)

Master Byte	Access		32-Bit Master Data	
Address		When Accessing an 8-Bit Slave Interface	When Accessing a 16-Bit Slave Interface	When Accessing a 64-Bit Slave Interface
0x00	1	OFFSET[0] ₇₀	OFFSET[0] ₁₅₀	OFFSET[0] ₃₁₀
	2	OFFSET[1] ₇₀	OFFSET[1] ₁₅₀	_
	3	OFFSET[2] ₇₀	_	_
	4	OFFSET[3] ₇₀	_	_
0x04	1	OFFSET [4] 70	OFFSET[2] ₁₅₀	OFFSET[0] ₆₃₃₂
	2	OFFSET[5] ₇₀	OFFSET[3] ₁₅₀	_
	3	OFFSET[6] ₇₀	_	_
	4	OFFSET[7] ₇₀	_	_

Адресация Master и Slave

Если Ведомый использует разряды address и реализует адресное декодирование с байтовой адресацией (по младшему разряду адреса) или с доступом к элементам другой разрядности, отличной от разрядности входных данных data, следует настроить параметры интерфейса Slave

- Параметр Address units для slave interface следует установить как SYMBOLS (в Component Editor)
- Параметру Bits per symbol задать соответствующую разрядность (defaults = 8)



■ Для Ведущего также можно изменить Address units на word

Ведомый по умолчанию (Default Slave)

Запрос Ведущего перенаправляется к "default slave" если:

- В адресном пространстве Ведущего есть зазоры
- Запрос по адресу вне адресного пространства Ведущего
- Запрос на запись к Read-only Ведомому (запрос на Чтение к write-only Ведомому)
- Назначается Ведомый для формирования ответов readdata и/или response

 Если явно не задан такой Ведомый, то им по умолчанию будет Ведомый с меньшим адресом в адресном пространстве Ведущего

							Данная колонка не
Name	Description	Export	Clock	Base	End	Default Slave	
□ RGB_DATA	On-Chip Memory (RAM or ROM)						отображена по
clk1	Clock Input	Double-click to export	pll_outclk0				умолчанию.
reset1	Reset Input	Double-click to export	[clk1]				right-click в области
s1	Avalon Memory Mapped Slave	Double-click to export	[clk1]		default	V	заголовков колонок и
					 ✓ Sh 	ow Use Column ow Connections Column ow Clock Column ow Clock Column ow Base Column ow Base Column ow Export Column ow Auto Export Column ow Auto Export Column ow Tags Column ow Security Column ow Default Slave Column ow Opcode Name Column ow Opcode Name Column	выберите Show default Slave Column

План

- Интерфейсы шины Avalon-MM
- Типы обменов на шине Avalon-MM
- Адресация на шине Avalon-MM
- Компоненты шины Avalon-MM
- Упражнение 3

Компоненты Avalon-MM

Используются для реализации управления (control pane) и передачи данных (data pane):

- On-Chip Memory (RAM and ROM) Core
- PIO Core
- PLL Cores
- Bridges...:
 - Адаптеры могут добавляться либо автоматически, либо вручную.
- DMA Controller Core

•

IP Catalog ⋈ Project New Component... **⊞** System Library ■ Basic Functions Bridges and Adaptors ■ Interrupt Memory Mapped Address Span Extender Avalon-MM Clock Crossing Bridge Avalon-MM DDR Memory Half Rate Bridge Avalon-MM Pipeline Bridge Avalon-MM Unaligned Burst Expansion Bridge AXI Bridge AXI Timeout Bridge JTAG to Avalon Master Bridge ⊕ Streamina Configuration and Programming ⊕ On Chip Memory Simulation; Debug and Verification Debug and Performance Altera SignalTap II Logic Analyzer Altera Soft Core JTAG IO Altera Virtual JTAG Intel FPGA In-System Sources & Probes Performance Counter Unit Intel FPGA IP SLD Hub Controller SLD Hub Controller System System ID Peripheral Intel FPGA IP Trace System USB Debug Link USB Debug Master ⊕ Simulation ■ Verification Altera Avalon Data Pattern Checker Altera Avalon Data Pattern Generator Avalon-MM Traffic Generator and BIST Engine Avalon-ST Test Pattern Checker Avalon-ST Test Pattern Generator Interface Protocols Processors and Peripherals ⊕ Co-Processors Embedded Processors Hard Processor Components Peripherals Avalon LCD 16207 Intel FPGA IP I2C Slave To Avalon-MM Master Bridge Intel FPGA IP Interval Timer Intel FPGA IP Lauterbach Trace Interface IP PIO (Parallel I/O) Intel FPGA IP • Pixel Converter (BGR0 --> BGR) Intel FPGA IP SPI Slave to Avalon Master Bridge Intel FPGA IP Vectored Interrupt Controller Video Sync Generator Intel FPGA IP


Компонент PIO Core

Обеспечивает интерфейс между Avalon-MM и портами ввода-вывода:


- От 1 до 32 выводов
- 4 регистра: data, direction, interruptmask, edgecapture
- Карта памяти

Offset	Regi	R/W	
0	data	read access	R
		write access	W
1	direction	R/W	
2	interruptmas	R/W	
3	edgecapture	R/W	
4	outset	W	
5	outclear	W	

Общая структура



Реализация двунаправленного



Компонент PIO Core: настройка


PD позволяет настроить PIO для конкретного применения

PIO (Parallel I/O) Intel FPGA IP altera_avalon_pio Block Diagram **Basic Settings** ✓ Show signals Width (1-32 bits): 8 Direction: () Bidir ○ Input InOut reset reset n Output reset n Output Port Reset Value: 0x0000000000000000 address[1..0] address write n write n writedata[31..0] Output Register writedata chipselect chipselect readdata[31..0] Enable individual bit setting/clearing readdata external connection in_port[7..0] out_port[7..0] Edge capture register export ✓ Synchronously capture altera avalon pio Edge Type: RISING ~ ✓ Enable bit-clearing for edge capture register Interrupt ✓ Generate IRQ IRQ Type: LEVEL × Level: Interrupt CPU when any unmasked I/O pin is logic true Edge: Interrupt CPU when any unmasked bit in the edge-capture register is logic true. Available when synchronous capture is enabled Test bench wiring Hardwire PIO inputs in test bench Drive inputs to field.: 0x00000000000000000

A PIO (Parallel I/O) Intel FPGA IP - pio 0

Компонент PIO Core: пример системы

Реализация обмена данным с внешними выводами




Компонент Avalon ALTPLL Core

Общая структура

Формирование тактовых сигналов на базе входного тактового сигнала


- 2 регистра: status, control, phase reconfig control
- Карта памяти:





	Register	R/W		Bit Description												
Name			31	30	29		9	8	7	6	5	4	3	2	1	0
0	status	R/O		Undefined								phasedone	locked			
1	control	R/W		Undefined									pfdena	areset		
2	phase reconfig control	R/W	phase		Un	Undefined counter_number										
3	_	_	Undefi	Undefined												

Компонент Avalon ALTPLL Core: настройка

PD позволяет настроить режимы ALTPLL Core








Компонент Avalon ALTPLL Core: настройка

PD позволяет подготовить файлы настройки для динамической реконфигурации




Компонент Interval Timer Core

Общая структура

Программируемый интервальный таймер:


- От 32 или 64 разряда
- Управление: старт, стоп, продолжить.
- Фиксация snapshot запись в регистр (записываемые reset request данные игнорируются)
- Карта памяти (32 битный регистр)

Offset	Name	R/W		Description of Bits								
			15		4	3	2	1	0			
0	status	RW		•	RUN	то						
1	control	RW			CONT	ITO						
2	periodl	RW	Timeout	Timeout Period – 1 (bits [15:0])								
3	periodh	RW	Timeout	Timeout Period - 1 (bits [31:16])								
4	snapl	RW	Counter Snapshot (bits [15:0])									
5	snaph	RW	Counter	Counter Snapshot (bits [31:16])								




Компонент Interval Timer Core: настройка

PD позволяет настроить режимы и выбрать единицу измерения периода




Компоненты памяти: Memory IP

- On-chip
 - On-chip RAM/ROM
 - On-chip FIFO
- Off-chip
 - SDRAM Controller
 - DDR controllers
 - QDRII/QDRII+ SRAM controllers
 - RLDRAM II/3 controllers
 - LPDDR2 controller
 - Flash interfaces



Пример: On-Chip FIFO

- Буферизирует данные: первый пришел первый ушел
- Один и два тактовых сигнала
- Поддержка Avalon-MM и/или Avalon-ST интерфейсы
 - ММ для записи и чтения
 - ST для записи и чтения
 - ММ запись ST чтение
 - ST запись MM чтение





Компонент On-Chip Memory (RAM and ROM)

Позволяет использовать блоки встроенной памяти FPGA


Разрядность: 8, 16, 32, 64, 128, 256, 512, 1024 разряда

Общая структура






Пример системы



Компоненты Direct Memory Access (DMA)

- DMA
 - Perform bulk data transfers between contiguous Avalon®-MM interface address ranges
- Scatter-Gather DMA
 - Perform multiple bulk data transfers between noncontiguous memory and continuous address space
 - Read/write between MM and ST interfaces
- Modular SGDMA
 - Similar to SGDMA, but separate read, write, and dispatcher modules for more flexibility

Library



Компонент Scatter-Gather DMA

Обеспечивает передачу данных без участия процессора (или другого Ведущего) Descriptors

- Конфигурации
 - Memory-Mapped to Memory-Mapped
 - Memory-Mapped to Streaming
 - Streaming to Memory-Mapped
- Карта памяти

			Byte Lanes								
Offset	Access	3	3 2 1 0								
0x0	Write		Read Address[31:0]								
0x4	Write		Write Address[31:0]								
0x8	Write		Length[31:0]								
0xC	Write		Control[31:0]								

CSR

Byte Lanes									
Offset	Attribute	3 2 1 0							
0x0	Read/Clear	Status							
0x4	Read/Write	Control							
0x8	Read	Write Fill L	Write Fill Level[15:0] Read Fill Level[15:0]						
0xC	Read	<reser\< td=""><td>/ed>(</td><td>Response Fil</td><td>l Level[15:0]</td></reser\<>	/ed>(Response Fil	l Level[15:0]				
0x10	Read	Write Sequence I	Number[15:0] ⁽²⁹⁾	Read Sequence N	Number[15:0]				


Компонент Scatter-Gather DMA: настройка

PD позволяет выбрать режим и настроить его особенности

Scatter-Gather DMA Controller Intel FPGA IP - sgdma 0 X Scatter-Gather DMA Controller Intel FPGA IP Documentation altera avalon sodma **Block Diagram** Transfer options ✓ Show signals Transfer mode: Memory To Memory > Memory To Memory Enable bursting on descriptor read mas Transfer mode (transferMode): sadma 0 Memory To Stream Configuration of Transfer mode. Allow unaligned transfers descriptor read Stream To Memory descriptor_read_readdata[31..0] readdata descriptor read readdatavalid Enable burst transfers rese readdatavalid descriptor read waitrequest system reset n Read burstcount signal width: waitrequest descriptor_read_address[31..0]
descriptor_read_read_ reset n address Write burstcount signal width: read csr chipselect descriptor write chipselect Avalon MM data master byte reorder mode: No Reordering ~ csr address[3..0] descriptor_write_waitrequest address csr read waitrequest descriptor_write_address[31..0]
descriptor_write_write_write read csr write address write csr writedata[31..0] Data and error widths descriptor write writedata[31.0] writedata csr readdata[31..0] writedata Data width: 32 × readdata csr irq csr_irg Source error width: m read Sink error width: m read readdata[31..0] readdata m read readdatavalid readdatavalid m read waitrequest FIFO depth waitrequest m read address[31.0] address m read read Data transfer FIFO depth: 64 read m read burstcounti3..0 burstcount m write m write waitrequest waitrequest m_write_address[31..0] address m write write write m write writedata[31.0] writedata m write byteenable[3..0] byteenable m write burstcount 3..01 burstcount altera avalon sgdma


Компонент mScatter-Gather DMA: пример системы

Реализация обмена данным Memory-Mapped to Memory-Mapped




Компонент mScatter-Gather DMA: пример системы

Реализация обмена данным Memory-Mapped to Streaming




Компонент mScatter-Gather DMA: пример системы

Реализация обмена данным Streaming to Memory-Mapped




Пример: Hard IP for PCI Express* protocol

- Конфигурация Hard IP for PCI Express* с использованием встроенных трансиверов
 - Реализация уровней: transaction, data link, PHYMAC layer
 - Поддержка: PCI Express Gen 3 (8.0 Gbps), Gen 2 (5.0 Gbps), & Gen 1 (2.5 Gbps)
 - Поддержка режимов: root port и endpoint
- Подключение к Avalon®-MM interface master и slave




Компоненты Tri-State IP

- Generic Tri-State Controller
 - Bridge between Avalon® interface slave and tri-state conduit master (TCM) interfaces for controlling external components on a tri-state bus
- Tri-State Pin Sharer
 - Mux to allow off-chip devices to share FPGA pins
 - Example: same address pins used for each device
- Tri-State Conduit Bridge
 - Bridges unidirectional core signals and tri-state bidirectional I/O signals
 - Must be used to connect to off-chip tri-state devices



Пример использования Tri-State Component




FCM - Tri-state conduit master interface

TCS - Tri-state conduit slave interface


C - Conduit interface

Настройка Tri-State Controller

Define device-specified signal timing and polarity (e.g. wait, setup, & hold cycles)




Настройка Tri-State Conduit Pin Sharer




Компоненты High-Speed Interface IP

- 10/100/1000 Mb (Triple-Speed) Ethernet
- PCI Express* protocol
- 10 Gb Ethernet
- Interlaken
- RapidIO*
- ...



Компоненты Memory-Mapped Bridge IP

- Avalon®-MM interface Clock Crossing bridge
 - FIFOs for buffered high-throughput clock domain crossing between master and slave
- Avalon-MM Pipeline Bridge
 - Control interface topology with or without pipeline latency
 - Allow exporting of multiple MM interfaces through one aggregate interface
- Unaligned Burst Expansion Bridge
 - Improves performance when a master performs a burst read at an unaligned address location on the slave
- JTAG to Avalon interface Master Bridge
 - Use JTAG commands to access and control via components' slave interfaces
 - Usually used with System Console debugging tool and Bus Analyzer



План


- Интерфейсы шины Avalon-MM
- Типы обменов на шине Avalon-MM
- Адресация на шине Avalon-MM
- Компоненты шины Avalon-MM
- Лабораторная 3



Лабораторная 3

Структура проекта

- Ведущий осуществляет запись словами по 32 бита
- Ведомый my_slave 8 разрядный.
 - Один цикл записи 32 разрядного слова от Ведущего будет преобразован системой соединений в 4 цикла записи 8 разрядными словами (на время этих четырёх циклов Ведущий будет приостановлен он получит сигнал waitrequest от системы соединений).
- Ведомый my_slaweWS 32 разрядный. Он, по получению от Ведущего сигнала write выставляет (на один период тактового сигнала) сигнал waitrequest – приостанавливает Ведущего на один период тактового сигнала. Затем осуществляет запись данных.



Структура проекта: my_master

8

9

10

11

12

13

14

16

17

18

21

24

25




```
32
```

```
`timescale 1 ns / 1 ns
                                                                            27
                                                                                         wr2D
                                                                                                      if (avm m0 waitrequest) fsm MM <= wr2D;</pre>
module my master #(
                                                                            28
                                                                                                      else
                                                                                                                              fsm MM <= ended;
    parameter [31:0] address 1=0, parameter [31:0] data 1=1,
                                                                            29
                                                                                         ended
                                                                                                     fsm MM <= ended;</pre>
    parameter [31:0] address 2 = 1, parameter [31:0] data 2 = 16383
                                                                            30
                                                                                     endcase
                                                                                 always comb
                                                                            32
// clock and reset
                                                                                 begin
                                                                            33
                                                                                     case (fsm MM)
    input bit
                         csi clk,
                                             // clock clk
                                                                            34
                                                                                         wr1D:
    input bit
                        rsi reset,
                                             // reset reset
                                                                            35
                                                                                             begin
// MM Master
                                                                                                                      = address 1;
                                                                                                 avm m0 address
    output bit [31:0]
                         avm m0 address,
                                             // MM Master address
                                                                                                                      = 1'd1;
                                                                            37
                                                                                                 avm m0 write
    output bit
                         avm m0 write,
                                             // MM Master write
                                                                                                 avm m0 writedata
                                                                                                                      = data 1;
    output bit [31:0]
                        avm m0 writedata,
                                             // MM Master writedata
                                                                            39
                                                                                             end
    input bit
                         avm m0 waitrequest
                                            // MM Master waitrequest
                                                                            40
                                                                                         wr2D:
                                                                                             begin
typedef enum bit[2:0] {initSM, del1, wr1D, del2, wr2D, ended } fsm type;
                                                                                                 avm m0 address
                                                                                                                      = address 2:
fsm type fsm MM;
                                                                            43
                                                                                                 avm m0 write
                                                                                                                      = 1'd1;
                                                                            44
                                                                                                 avm m0 writedata
                                                                                                                      = data 2;
always ff @ (posedge csi clk)
                                                                            45
                                                                                             end
if (rsi reset) fsm MM <= initSM;</pre>
                                                                            46
                                                                                         default
else
                                                                            47
                                                                                             begin
    case (fsm MM)
                                                                            48
                                                                                                 avm m0 address
                                                                                                                      = 32'd255;
                                             fsm MM <= del1;
        initSM
                                                                            49
                                                                                                 avm m0 write
                                                                                                                      = 1'd0;
        del1
                                             fsm MM <= wr1D;
                                                                            50
                                                                                                                      = 32'd255;
                                                                                                 avm m0 writedata
        wr1D
                    if (avm m0 waitrequest) fsm MM <= wr1D;
                                                                            51
                                                                                             end
                    else fsm MM <= del2;
                                                                            52
                                                                                     endcase
        del2
                                             fsm MM <= wr2D;
                                                                                 end
                    if (avm m0 waitrequest) fsm MM <= wr2D;</pre>
        wr2D
                                                                                 endmodule
```

Структура проекта: my_slave






```
`timescale 1 ns / 1 ns
   module my slave (
   // clock and reset
    input bit csi clk,
                                    // clock
    input bit rsi reset,
                                   // reset
6 // MM Slave
   input bit [7:0] avs s0 writedata, // MM Slave writedata
   input bit avs s0 write, // MM Slave write
    output bit avs s0 waitrequest, // MM Slave waitrequest
    //Conduit
    output bit [7:0] coe s0 Dout
12
    );
13
14
    assign avs s0 waitrequest = 1'b0;
15
16
    always ff @(posedge csi clk)
       if (rsi reset) coe_s0_Dout <= 8'd0;</pre>
17
       else if (avs s0 write) coe s0 Dout <= avs s0 writedata;
18
19
    endmodule
```

Структура проекта: my_slaveWS





```
1 `timescale 1 ns / 1 ns
 2 module my slaveWS (
 3 input bit csi clk,
4 input bit rsi reset,
 5 input bit [31:0] avs_s0_writedata,
6 input bit avs_s0_write,
7 output bit [31:0] coe s0 Dout,
   output bit avs_s0_waitrequest);
10
    bit temp_write;
11
12
    always ff @(posedge csi clk)
        if (rsi reset) temp write <= '0;
13
14
        else temp write <= avs s0 write;
15
16
    assign avs s0 waitrequest = avs s0 write & ~temp write;
17
18
    always ff @(posedge csi clk)
        if (rsi reset) coe s0 Dout <= 32'd0;
19
        else if (avs s0 write) coe_s0_Dout <= avs_s0_writedata;</pre>
20
21
    endmodule
```

В **QP** создайте проект



■ Рабочая папка: C:\Intel_trn\Q_PD\Lab3

Имя проекта: Lab3

Модуль верхнего уровня: Lab3

Тип проекта: Empty Project

Файлы не добавляются

• Микросхема: может быть любой

– Плата DE1-SOC- 5CSEMA5F31C6N

– Плата SoC Kit- 5CSXFC6D6F31

– Плата MAX10_NEEK - 10M50DAF484C6G


- Плата miniDilabCIV (выбирается по умолчанию) - EP4CE6E22C8

■ EDA Tool Settings: Simulation => ModelSim Altera Starter Edition

В QР задайте путь к библиотеке IP



Команда: Tools=>Options




В QP запустите приложение PD



• Команда: Tools => Platform Designer или иконка



- **B PD:** сохраните систему под именем **Lab3_1.qsys** в рабочей папке проекта
- Убедитесь, что Ваша система выглядит так же, как показано на рисунке ниже



Добавьте компоненты к системе



В появляющемся окне настройки каждого компонента нажмите Finish не изменяя настройки компонента - настройка компонентов будет осуществлена после их добавления к системе


- my_master
- my_slave
- my_slaveWS

При добавлении компонентов на закладке Messages будут появляться сообщения об ошибках. На данном этапе на них можно не обращать внимание.

Проверьте систему




- Убедитесь в том, что Ваша система выглядит так же, как представленная на рисунке
- Сохраните файл.




Настройка компонента **clk_0**


- Щелчком выберите **clk_0**
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте Reset synchronous edges = Deassert



Подключите тактовый сигнал


- На закладке System Contents щелчком выделите интерфейс clk_0.clk (интерфейс clk компонента clk_0)
- Выполните команду меню View=>Connections
- В появившемся окне закладки Connections выберите подключение ко всем тактовым входам
- Переключитесь на закладку System Contents use
- Нажмите правую клавишу мыши
- Выберите команду Filter=>Clock and Reset Interfaces
- Убедитесь, что соединения выполнены -Ваша система выглядит так же, как представленная на рисунке





Подключите сигнал Reset

- На закладке System Contents выполните команду меню System=>Create Global Reset Network
- Убедитесь, что соединения выполнены - Ваша система выглядит так же, как представленная на рисунке
- Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents
- Сохраните файл



Подключите Avalon-MM интерфейсы


- На закладке System Contents щелчком выделите интерфейс my_master_0.m0
- Нажмите правую клавишу мыши
- Выберите команду Filter=> Avalon-MM Interfaces
- В столбце Connections выполните подключения так, как показано на рисунке
- Сохраните файл



Назначьте базовые адреса ведомым Avalon-MM

OO

- Компоненту my_slave_0.s0 назначьте базовый адрес = 0
 - Дважды щелкните в поле Base адрес и введите 0
 - Зафиксируйте адрес нажмите на символ
- Выберите команду меню System=> Assign Base Addresses
- Убедитесь, что адреса назначены правильно Ваша система выглядит так же, как представленная на рисунке



- Сохраните файл
 - Сбросьте фильтрацию нажмите на иконку ▼ в нижней части окна System Contents

Экспортируйте выводы




- На закладке System Contents щелчком выделите интерфейс my_slave_0.conduit_end_0
 - Дважды щелкните в поле Export и задайте имя dout_a
- Ha закладке System Contents щелчком выделите интерфейс my_slaveWS_0.conduit_end_0
 - Дважды щелкните в поле Export и задайте имя dout_a
- Сохраните файл

Use	Connections		Name	Description	Export		Clock	Base		End	
~	•—		☐ my_slave_0 clock	my_slave Clock Input	Double-click	to export	clk 0				
	<u>† </u>	→	reset s0	Reset Input Avalon Memor	Double-click	to export	_	● 0x0000	0000	0x0000	0000
		70	conduit_end_0	Conduit	dout_a	to export	[clock]	- 020000		020000	0000
~	 		□ my_slaveWS_0 clock	my_slaveWS Clock Input	Double-click	to export	clk_0				
		\rightarrow	reset s0	Reset Input Avalon Memor	Double-click		_	■ 0x0000	0004	0x0000	0007
		4-0-	conduit_end_0	Conduit	dout_b		[clock]				


Настройка компонента my_master_0

- Щелчком выберите my_master_0
- Нажмите правую клавишу мыши и выберите команду Edit
- В появившемся окне задайте
 - address_1: = 0
 - $data_1: = 287454020$
 - Что соответствует 32'h11223344
 - address_2: = 4
 - data 2: = 61166
 - Что соответствует 32'h0000eeee
- Нажмите кнопку Finish
- Сохраните файл




Проверьте систему

- Убедитесь в том, что
 - Ваша система выглядит так же, как представленная на рисунке
 - Закладка сообщений (Messages) не содержит сообщений.



- Выполните команду: меню View=>Hierarchy
- В окне закладки Hierarchy выделите систему Lab3_sys [Lab3_sys.qsys]
- Выполните команду: меню View=>Block Symbol
- Убедитесь, что Ваш символ системы соответствует представленному на рисунке






- Выполните команду: меню View => Clock domains Beta
- Выберите режим отображения Clocks



Clocks Resets

Убедитесь в том, что в столбце Connections нет красных точек => нет проблем

подключения






Выберите режим отображения Reset

Clocks Resets


Убедитесь в том, что в столбце Connections нет красных точек => нет проблем

подключения






- Выполните команду: меню System => Show System with Platform Designer Interconnect сравните созданную Вами систему и систему с модулями добавленными PD:
 - Убедитесь в том, что PD добавил только модуль mm_interconnect




- Выполните команду: меню View=>Schematic
- Убедитесь в том, что система синхронизации Вашей системы выглядит так же, как представленная на рисунке



Генерация системы

- В окне PD нажмите кнопку Generate HDL... (правый нижний угол окна)
- Установите режимы так, как показано на рисунке
- Hажмите кнопку Generate
- По окончанию процедуры появится СООБЩЕНИЕ © Generate: completed successfully.
 - Нажмите кнопку Close
- В окне PD нажмите кнопку Finish (правый нижний угол окна)
- Появится напоминание о необходимости подключить файлы к проекту пакета QP
- Нажмите кнопку ОК.



To add this IP to your Quartus project, you must manually add the .gip and .sip files after generating the IP core.

The .qip will be located in <generation directory>/synthesis/Lab3 1.qip


The .sip will be located in <generation directory>/simulation/Lab3 1.sip


Подключите файлы к проекту в QP

000

- B QP
 - Выполните Project => Add\Remove Files from project
 - Lab3_1.qip
 - Lab3_1.sip
 - Lab3_top.sv

Category:






Файл Lab3_top.sv



Создан с использование файла Lab3_1_inst.v

```
`timescale 1 ns / 1 ns
     module Lab3 top (
         input bit clk,
         input bit reset,
         output bit [7:0] ledA,
         output bit [31:0] ledB
 8
     Lab3 1 Lab3 1 inst (
         .clk clk (clk),
         .reset reset n (reset),
         .dout a export (ledA),
         .dout b export (ledB)
12
13
14
     endmodule
```




Анализ и синтез в QP

- B QP
 - Файл Lab2 top.sv объявите файлом верхнего уровня

- Выполните назначения, показанные на рисунке. Команда: меню **Assignment=>Settings**
- Выполните команду Start Analysis and **Synthesis**






Убедитесь в том, что компиляция без ошибок

Анализ RTL Viewer




- Выполните: меню Tools=>Netlist Viewers => RTL viewer
- Убедитесь в том, что Ваша схема похожа на схему, приведенную на рисунке



Файл tb_Lab3_top.sv

■ Тест для проверки системы






```
1 `timescale 1 ns / 1 ns
    module tb_Lab3_top ();
    bit clk;
    bit reset;
    bit[7:0] ledA;
    bit[31:0] ledB;
    always #50 clk = \sim clk;
9
10
    initial
11
    begin
        clk
12
              = 1'b0;
13 reset
              = 1'b0;
14
       #200:
15 reset
              = 1'b1;
16
       #1000;
17
        $stop;
18
    end
19
    Lab3 top Lab3 top inst (.*);
20
21
22
    endmodule
```

Hастройка QP для NativeLink


- Убедитесь, что правильно задана ссылка на пакет ModelSim
 - Выполните команду Tools=>Options



Hастройка QP для NativeLink




■ Выполните команду : меню
Assignment=>Settings=>Simulation
=>NativeLink settings=>кнопка Test
Benches



Нажмите кнопку New

 Выполните назначения, показанные на рисунке.




Запуск моделирования с NativeLink

00

Выполните команду : меню Tools=>Run
 Simulation Tool=>RTL Simulation


Откроется окно (окна) пакета ModelSim




Загрузка формата временной диаграммы



- В окне Wave пакета ModelSim выполните команду:
 File=>Load и выберите файл waveLab3.do
- В окне Wave пакета ModelSim нажмите кнопку Restart а затем Run -All






Загрузка формата временной диаграммы



В окне Wave пакета ModelSim выполните команду Zoom Full



- Проведите анализ полученной временной диаграммы и убедитесь в правильности работы системы.
- Найдите цикл записи данных в my_slave.
- Найдите цикл записи данных в my slaveWS.





Лабораторная 3 ЗАВЕРШЕНА!