

#### RELATÓRIO DO PROJETO 1: COFRE DIGITAL DE SEGURANÇA

Nome do Aluno	Número (R.A.)	Turma
DANILO H. B. DOS SANTOS	12.218.079-7	615

#### INTRODUÇÃO

O objetivo geral deste projeto 1 do Laboratório de Sistemas Digitais II é desenvolver um sistema digital de controle para comandar a abertura de um cofre digital de segurança. Devemos desenvolver uma máquina de estado finita (FSM) e a lógica necessária para comando do sinal de abertura do cofre em um FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e o método de projeto de um bit por estado (utilizando equações de estado). Bits armazenados significam que o circuito tem memória, o que é também conhecido como estado, resultando os chamados circuitos sequenciais. A senha para desbloqueio do cofre digital a ser desenvolvido é baseada no número de matrícula (R.A) descrito no cabeçalho deste documento.

Esse laboratório também tem como objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de controle digital totalmente implementada utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

A implementação do sistema de controle de abertura do cofre digital será feita através do código de segurança composto pelo acionamento correto de um conjunto de números associado aos dígitos do número de matrícula (R.A.). Esta relação é dada pela Tabela 1 abaixo, utilizando a parametrização de codificação descrita no roteiro do Projeto. O sistema a ser implementado deve possuir um teclado com dez chaves numéricas (acionadas em nível lógico alto), denominadas SW0, SW1, ..., SW9 que serão simuladas pelas chaves da placa DE10-Lite. O sistema também deve possuir um botão FECHA (botão KEY0) que, quando acionado gera o comando de fechamento do cofre O sistema possui um botão ABRE (botão KEY1) que, quando acionado, gera o comando que solicita a abertura do cofre. Entretanto, a abertura do cofre só ocorre caso a sequência de segurança tenha sido corretamente inserida.

Figura 1: Diagrama esquemático para o painel do cofre digital (Fonte: Roteiro do Projeto 1)





O Dígito de Controle no R.A. nos define o Número de Tentativas (NT) máximo no permitido para abertura do cofre pelo usuário, e para os demais dígitos (NA, NB, NC, ND, NE, NF) será definido a sequência de segurança (senha) para abertura do cofre digital, conforme Tabela 2.

Tabela 1: Parametrização da codificação do cofre digital de segurança para o R.A.

RA	1	2	2	1	8	0	7	9	7
SEQ			NF	NE	ND	NC	NB	NA	NT
			2	1	8	0	7	9	3

Tabela 2: Sequência de Segurança do cofre digital para o R.A.

SENHA	NA	NB	NC	ND	NE	NF
	9	7	0	8	1	2

O sistema pode ser reiniciado quando as chaves SW8 e SW9 forem <u>simultaneamente acionados</u>. Esse acionamento deve conduzir o sistema ao seu estado inicial (**INICIO**), <u>de modo assíncrono</u>, <u>independente do clock e de qual seja o estado atual do sistema</u>.

Enquanto o sistema estiver no estado de **INICIO** o display de estado do cofre deve mostrar a letra "A", informando a condição de cofre ABERTO (um Led também deve indicar essa condição). Para travar o cofre o usuário deve acionar o botão FECHA. O display de estado do cofre deve mostrar a letra "F", informando a condição de cofre FECHADO (um Led também deve indicar essa condição).

Para abrir novamente o cofre o usuário deve inserir o código de segurança na sequência correta, seguido do acionamento do botão ABRE. Caso essa sequência ocorra de forma correta o display de estado do cofre deve mostrar a letra "A", informando a condição de cofre ABERTO. As chaves numéricas devem ser acionadas individualmente, partindo sempre da condição que a chave deve ser acionada e a seguir desativada (liberada). O número da chave selecionada deve ser apresentado em um display (Número Acionado). Se duas ou mais chaves forem acionadas simultaneamente o sistema não deve aceitar o valor de nenhuma das chaves acionadas.

O usuário deve ter um número máximo de tentativas permitido (NT). Caso esse número de tentativas seja atingido o sistema entra no estado de BLOQUEIO, mostrando a letra "b" no display de estado do cofre (um Led também deve indicar essa condição). O sistema só sai do estado de BLOQUEIO com o acionamento com o reinício do sistema, com o acionamento simultâneo das chaves SW8 e SW9 (essa funcionalidade não é informada ao usuário, sendo um comando reservado para o proprietário do cofre).



Qualquer erro na sequência de acionamento de segurança (números incorretos, ordem da sequência incorreta, sequência incompleta, sequência com inclusão de excesso de números) leva o sistema ao estado de **FALHA** (indicado por um Led, não visível pelo usuário). A partir do estado de **FALHA**, quando o usuário solicitar a abertura do cofre (acionando o botão ABRE) o display de estado do cofre deve mostrar a letra "E", informando a condição de ERRO da sequência.


A sinalização de ERRO deve permanecer no display de estado do cofre apenas enquanto o botão ABRE estiver ativo. Quando o sinal ABRE for desativado, se o número máximo de tentativas de abertura (NT) não foi atingido o sistema deve aguardar nova sequência numérica, mostrando a letra "F" no display de estado do cofre. Se número de tentativas máximo foi atingido o sistema entra no estado de BLOQUEIO.

Podemos observar que enquanto o sistema estiver no estado de **FALHA** nenhuma sinalização é gerada ao usuário. Apenas quando é solicitada a abertura do cofre (acionamento do botão ABRE) é que a informação de ERRO é apresentada.

O sistema deve ter um display para mostrar o número de tentativas de abertura restante. A abertura do cofre com sucesso deve fazer o sistema retornar ao estado de **INICIO**, <u>reiniciando a contagem do número de tentativas de abertura</u> (o display de tentativas deve mostrar o número NT e o display de estado do cofre deve mostrar a letra "A").


Para realizar o controle da sequência numérica de abertura do cofre e do contador do número de tentativas de abertura devem ser projetadas duas máquinas de estado inter-relacionadas, conforme representado no diagrama de blocos apresentado na Figura 2.

Figura 2: Diagrama de blocos geral das Máquinas de Estado (FSM) envolvidas no controle do cofre digital (Fonte: Roteiro do Projeto 1)






#### 2. DIAGRAMA DE ESTADOS (FSM)







#### 3. REQUISITOS DE DESENVOLVIMENTO DO PROJETO DIGITAL

A seguir, será apresentada a implementação das máquinas de estados (FSM) em VHDL para representação da lógica de sequenciamento dos códigos e de contagem do número de tentativas de abertura, conforme descrito no item 1. Cada FSM foi projetada utilizando-se a **metodologia de projeto de um bit por estado** (baseada em equações de estados), conforme visto no item anterior.

A descrição de arquitetura em VHDL será realizada utilizando-se o **formato de fluxo de dados** e o **formato comportamental**. A interligação dos elementos será realizada utilizando-se o **formato estrutural** (representando os **códigos VHDL em componentes**). O clock do sistema deve será o sinal de 50MHZ já disponível na placa DE10-Lite. O sistema deve será completamente síncrono, ou seja, todos os blocos devem ser sincronizados com o sinal de 50 MHz. A Figura 3 apresenta o diagrama de blocos principal do sistema de controle do cofre, contendo:


- Circuitos para eliminação de vibração (deboucing) das chaves;
- Circuitos para sincronização de botões (flip-flops tipo D);
- Circuito com a lógica de codificação do acionamento das chaves;
- Circuito com o sincronizador do acionamento das chaves;
- O bloco da FSM que contém a lógica de controle do cofre digital de segurança;



### CURSO DE ENGENHARIA ELÉTRICA NE7720 - LABORATÓRIO DE SISTEMAS DIGITAIS II


1° SEMESTRE DE 2021

Figura 3: Diagrama de blocos global do sistema de controle do Cofre Digital de Segurança (Fonte: Roteiro do Projeto 1)



As dez chaves utilizadas para entradas dos números secretos (SW0 a SW9) serão simuladas com o acionamento das chaves deslizantes da placa DE10-Lite. Estas chaves possuem trepidação de contatos (bouncing) e devem ser sincronizadas com o clock do sistema para evitar problemas de metaestabilidade (VAHID, 2008). Para eliminar essa vibração o sinal de cada chave passará por um circuito de "debouncing" e cujo diagrama de blocos é representado na Figura 4.

Figura 4: Diagrama de blocos do circuito eliminador de trepidação de chaves (Fonte: Roteiro do Projeto 1)





Os botões **KEY0** e **KEY1** já possuem circuitos de debouncing associados no próprio hardware, mas precisam ser sincronizados com o clock através de Flip-Flops tipo D. Como esses botões **possuem lógica de ativação negada** devem ser utilizadas as saídas complementares (/Q) dos biestáveis para a ativação dos sinais **FECHA** e **ABRE** em nível lógico um;

A Lógica de Codificação será utilizada para simplificar o projeto da FSM. Essa lógica deve fornecer um código de três bits (S[2], S[1], S[0]) que representa qual chave foi acionada. Como interessam apenas as chaves associadas ao código secreto podem ser geradas códigos apenas para essas chaves (o acionamento das demais chaves é considerado erro na sequência de segurança). A Tabela 3 apresenta um exemplo de atribuição de códigos, mas cada aluno pode fazer a codificação que achar mais adequada.


Tabela 3: Lógica de Codificação para detecção das chaves ativadas na sequência de segurança do cofre digital para o R.A.

LÓGICA DE CODIFICAÇÃO CHAVE						
C						
S[2]	S[1]	S[0]	EXPRESSÕES LÓGICAS CHAVES	NÚMERO		
0	0	0	NENHUMA CHAVE ACIONADA ISOLADAMENTE	ERRADO		
0	0	1	O9*Õ8*Õ7*Õ6*Õ5*Õ4*Õ3*Õ2*Õ1*Õ0	9		
0	1	0	Õ9*Õ8* <mark>07</mark> *Õ6*Õ5*Õ4*Õ3*Õ2*Õ1*Õ0	7		
0	1	1	Õ9*Õ8*Õ7*Õ6*Õ5*Õ4*Õ3*Õ2*Õ1* <mark>O</mark> 0	0		
1	0	0	Õ9*O8*Õ7*Õ6*Õ5*Õ4*Õ3*Õ2*Õ1*Õ0	8		
1	0	1	Õ9*Õ8*Õ7*Õ6*Õ5*Õ4*Õ3*Õ2* <mark>O1</mark> *Õ0	1		
1	1	0	Õ9*Õ8*Õ7*Õ6*Õ5*Õ4*Õ3* <mark>O2</mark> *Õ1*Õ0	2		

A Lógica de Codificação deve gerar um sinal **K** que é ativado (em nível lógico um) enquanto **qualquer chave** estiver acionada (ou seja, **K='0'** significa que **nenhuma** chave está acionada).

A ativação do sinal **K** em nível lógico um deve gerar um sinal (**KS**) sincronizado com o sinal de clock do sistema (50 MHZ). O sinal **KS** deve ter a duração **exata de um período de clock**, independentemente do tempo em que a chave permanecer acionada. A **FSM** só deve mudar de estado enquanto o sinal **KS** estiver ativo. O diagrama de estados representado na Figura 5 representa a máquina de estados do circuito Sincronizador (exemplo 3.9 de Vahid, 2008).

Figura 5: Diagrama de estados do circuito Sincronizador do sinal K (acionamento de uma chave).






O sistema contará com um display de sete segmentos **HEX5** para apresentar o **número da chave acionada**. Quando **nenhuma chave** estiver acionada ou quando mais que uma chave estiver acionada o display <u>ficará apagado</u>. Os displays são de ânodo comum, logo possuem lógica de ativação negada, (acendem segmentos com nível lógico zero no sinal de saída do FPGA).


Além disso, o sistema possui um display **HEX1** para apresentar uma letra correspondente ao estado atual da máquina de estados (**A, F, E** ou **b**). O display **HEX0** apresenta o número de tentativas de abertura restantes. Serão utilizados também quatro Leds vermelhos (**LED9** a **LED6**) para exibir o estado do sistema (Aberto, Fechado, Erro e Bloqueio), conforme representado na Figura 6. Os Leds vermelhos: **LED0** e **LED1** devem acender para indicar, respectivamente, a ativação dos sinais ABRE e FECHA.

Figura 6: Diagrama blocos completo do sistema de controle do cofre digital de segurança





#### 3. INTERFACES DE SINALIZAÇÃO DE ESTADO



#### 4. PROJETO LÓGICA DE CODIFICAÇÃO DOS PARÂMETROS (VHDL)

```
| The content of the
```



#### 5. PROJETO LÓGICO DA MÁQUINA DE ESTADOS (VHDL)

```
📳 🔲 🗗 🖆 📳 🖪 🗗 🚹 🗓 🐷 💆 267
            -- Quartus Prime VHDL FEI DIGITAL REPORT: FSM DETECTOR DE SEQUÊNCIA
           LIBRARY ieee;
USE ieee.std_logic_1164.all;
        □ ENTITY SEQUENCIA IS
□ PORT ( INI, CK, KS
AB, FE, BL
                                                                      : IN STD_LOGIC;
: IN STD_LOGIC;
: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
                                  RT, TI, A ,F, E, B : OUT STD_LOGIC;
FL : OUT STD_LOGIC
10
12
          END SEQUENCIÁ;
14
         ☐ ARCHITECTURE BEHAVIOR OF SEQUENCIA IS
16
17
                    TYPE ME_1 IS (INICIO, E_NA, E_NB, E_NC, E_ND, E_NE, E_NF, E_AB, FALHA, S_TI, ERRO, BLOQUEIO);
18
                    SIGNAL E1 : ME_1;
SIGNAL ENTRADAS : STD_LOGIC_VECTOR(6 DOWNTO 0);
SIGNAL SAIDAS : STD_LOGIC_VECTOR(5 DOWNTO 0);
19
20
21
22
23
        ⊟BEGIN
                    Entradas <= KS&S(2)&S(1)&S(0)&FE&AB&BL;
                                                                                                     -- concatenação dos sinais de entrada RE e RD como um vetor
26
27
                    DETECTOR: PROCESS (CK, INI) -- processo para definição das transições dos estados
         ڧ
                   BEGIN

IF (INI='0') THEN E1 <= INICIO;

ELSIF (CK'event and CK='1') THEN -- detecção de borda de CLK

CASE E1 IS

-- sincronização com CLK_EN
28
29
         30
         WHEN INICIO =>

IF KS = '1' AND FE = '1' THEN E1 <= E_NA;

ELSE E1 <= INICIO;
32
33
34
35
         0--000000-
                                                  END
                                          WHEN E_NA =>

IF ENTRADAS = "1001000" THEN E1 <= E_NB;

ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;

ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;
36
37
38
40
                                                  ELSE E1 <= E_NA;
                                                  ELSE __
END IF;
42
43
                                                  I = NE =>
IF ENTRADAS = "1010000" THEN E1 <= E_NC;
ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;
ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;
ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;
ELSE E1 <= E_NB;
END TE:</pre>
                                          WHEN E_NB
         46
47
         49
                                             WHEN E_NC =>

IF ENTRADAS = "1011000" THEN E1 <= E_ND;

ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;

ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;

ELSE E1 <= E_NC;
50
51
          ⊟
53
54
          56
57
                                                      END IF;
                                              WHEN E_ND =>
                                                      TE_ND =>
IF ENTRADAS = "1100000" THEN E1 <= E_NE;
ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;
ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;
ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;
          ᆸ
59
          ⊟
60
          61
          62
          ⊟
                                                      ELSE E1 <= E_ND;
63
64
                                                      END IF;
                                              WHEN E_NE =>
                                                     N E_NE =>

IF ENTRADAS = "1101000" THEN E1 <= E_NF;

ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;

ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;
 65
66
          67
          ⊟
                                                      ELSE E1 <= E_NE;
69
70
71
72
73
          ė
                                             WHEN E_NF =>

IF ENTRADAS = "1110000" THEN E1 <= E_AB;

ELSIF KS = '1' AND AB = '0' THEN E1 <= FALHA;

ELSIF KS = '1' AND AB = '1' THEN E1 <= S_TI;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;

ELSE E1 <= E_NF;

END IF;

WHEN E_AB =>

IF ENTRADAS = "1000010" THEN E1 <= E_AB;
                                             END IF;
WHEN E_NF =>
          ㅂ
         74
75
76
77
         百十
78
79
                                                     IF ENTRADAS = "1000010" THEN E1 <= INICIO;

ELSIF KS = '1' AND AB = '0' AND S(0) = '1' THEN E1 <= INICIO;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;
         80
81
                                                                                                                                                     THEN E1 <= INÍCIO;
                                                      ELSE E1 <= E_AB;
END IF;
82
          83
84
                                              WHEN FALHA =>
```



```
IF KS = '1' AND AB = '1' THEN E1 <= S_TI; ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO; ELSE E1 <= FALHA;
  85
   87
             END
                                                    WHEN S_TI =>

IF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;

ELSE E1 <= ERRO;

END IF;
   89
   91
                                                    WHEN ERRO =>

IF AB = '0' AND BL = '0' THEN E1 <= E_NA;

ELSIF AB = '0' AND BL = '1' THEN E1 <= BLOQUEIO;

ELSIF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;

ELSE E1 <= ERRO;
   93
  94
95
             96
97
  98
99
                                                               END IF;
                                                    WHEN BLOQUEIO =>

IF S(2) = '1' AND S(1) = '1' AND S(0) = '1' THEN E1 <= INICIO;

ELSE E1 <= BLOQUEIO;

END IF;

WHEN OTHERS => E1 <= BLOQUEIO;
100
101
             102
103
104
105
                                                  END CASE;
END IF:
106
107
                                            END PROCESS;
                         DETECTOR_SAIDAS : PROCESS (E1)
109
110
111
112
113
114
115
                         BEGIN
                              CASE E1 IS
WHEN INICIO
                                                                            => SAIDAS <= "100010"; FL <= '0';
=> SAIDAS <= "010000";
=> SAIDAS <= "001000";
                                     WHEN E_NA
WHEN E_NB
                                     WHEN E_ND
WHEN E_NE
116
117
118
119
                                     WHEN E_NF
WHEN E_AB
WHEN FALHA
120
121
122
123
                                     WHEN S_TI
WHEN ERRO
                             WHEN BLOQUEIO
END CASE;
                      END CASE,
END PROCESS;
A<= SAIDAS(5);
F<= SAIDAS(4);
E<= SAIDAS(3);
SAIDAS(2);
124
125
126
127
128
                       RT<= SAIDAS(1);
TI<= SAIDAS(0);
129
130
               END BEHAVIOR;
📳 🐽 📬 🏗 🏗 🖪 🗗 🔞 🕦 🐷 🛂 🚟 🗏
              -- Quartus Prime VHDL FEI DIGITAL REPORT: FSM CONTADOR
             LIBRARY ieee;
USE ieee.std_logic_1164.all;
          ENTITY CONTADOR IS
                      PORT ( INI, CK, RT, TI
BL
                                                                              : IN STD_LOGIC;
: OUT STD_LOGIC;
: OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
10
            END CONTADOR;
11
          □ ARCHITECTURE BEHAVIOR OF CONTADOR IS

TYPE ME_2 IS (T3, T2, T1, BLOQUEIO);

SIGNAL E2 : ME_2;

SIGNAL ENTRADAS : STD_LOGIC;

SIGNAL SAIDAS : STD_LOGIC_VECTOR(2 DOWNTO 0);
14
15
16
17
18
19
20
21
22
23
          FIBEGIN
                       DETECTOR : PROCESS (CK, TI, RT) -- processo para definição das transições dos estados
                      BEGIN

IF (RT='1') THEN E2 <= T3; -- estado de reset do sistema

ELSIF (CK'event and CK='1') THEN -- detecção de borda de CLK

CASE E2 IS -- sincronização com (
WHEN T3 => '1' THEN E2 <= T2:
          24
25
26
27
28
29
30
                                                                                                                                       -- sincronização com CLK_EN
                                                WHEN T3 =>
    IF TI = '1' THEN E2 <= T2;
    ELSE E2 <= T3;
    END IF;
WHEN T2 =>
    IF TI = '1' THEN E2 <= T1;
    ELSE E2 <= T2;
    FND TE'
          31
32
                                                 END IF;
WHEN T1 =>
IF TI = '1' THEN E2 <= BLOQUEIO;
33
34
35
36
37
                                                          ELSE E2 <= T1;
END IF:
                                                 WHEN BLOQUEIO => E2 <= BLOQUEIO;
WHEN OTHERS => E2 <= BLOQUEIO;
END CASE;
39
40
                                        END IF;
END PROCESS;
```



#### 6. DECODIFICADORES PARA DISPLAY (VHDL)


```
| 🔲 🗗 🏗 📳 🖪 🗗 🐿 | 🛈 🖫 🛂 | 257 🗏
        LIBRARY IEEE;
                13
14
15
16
17
18
19
20
21
            USE IEEE.STD_LOGIC_1164.ALL;
        ENTITY DEC_NT IS -- declaracao da port | PORT | | N : IN STD_LOGIC_VECTOR(3 downto 0); | HEXO : OUT STD_LOGIC_VECTOR(6 downto 0)); | END DEC_NT;
                                                                        -- declaracao da entidade DEC_NT
                                                                                                      -- vetor de entrada das chaves
-- vetor de saida D[6..0]
22
23
24
25
26
27
28
29
         ☐ ARCHITECTURE SELETOR OF DEC_NT IS
       □ BEGIN | WITH N SELECT | HEXO | <= "0110000" WHEN "0011", -- display 3 | "0100100" WHEN "0010", -- display 2 | "1111001" WHEN "0001", -- display 1 | "1000000" WHEN OTHERS; -- display 0
30
        13
        □ENTITY DEC_STATE IS
                                                                               -- declaracao da entidade DEC_STATE
16
17
18
19
20
21
22
23
24
25
26
27
28
29
31
33
33
34
35
37
38
39
                 PORT
( A
F
                                : IN STD_LOGIC;
: IN STD_LOGIC;
: IN STD_LOGIC;
: IN STD_LOGIC;
: OUT STD_LOGIC_VECTOR(6 downto 0));
                                                                                                          -- entrada A cofre aberto
-- entrada F cofre fechado
                                                                                                           -- entrada E sequencia errada
-- entrada B cofre fechado
                       В
                       HEX1
                                                                                                          -- vetor de saida HEX1[6..0]
          END DEC_STATE;
        □ ARCHITECTURE SELETOR OF DEC_STATE IS
| SIGNAL ENTRADAS: STD_LOGIC_VECTOR(3 downto 0);
                -- concatenação dos sinais de entrada
                                        S SELECT
"0001000" WHEN "1000", -- display A
"0001110" WHEN "0100", -- display F
"0000110" WHEN "0010", -- display E
"0000011" WHEN "0001", -- display b
"1111111" WHEN OTHERS; -- display Apagado
         LEND SELETOR:
       -
        14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
31
33
33
34
35
37
         PORT

(K: IN STD_LOGIC_VECTOR(9 downto 0); -- vetor de entrada das chaves (K)

HEX5: OUT STD_LOGIC_VECTOR(6 downto 0)); -- vetor de saida D[6..0]
        □ ARCHITECTURE SELETOR OF DEC_SW IS
               GIN
WITH K SELECT
HEX5 <= "1000000" WHEN "00000000
"1111001" WHEN "00000001
"010000" WHEN "00000010
"011000" WHEN "00000010
"0011001" WHEN "00001000
"0010010" WHEN "00001000
"0010010" WHEN "00010000
"11111000" WHEN "01000000
"10010000" WHEN "01000000
"11111111" WHEN OTHERS;
                                                                  "0000000001", -- display 0
"000000010", -- display 1
"000000100", -- display 2
"000001000", -- display 3
"0000010000", -- display 4
"0000100000", -- display 6
"0010000000", -- display 6
"010000000", -- display 7
"010000000", -- display 8
"100000000", -- display 9
OTHERS; -- display Apagado
          LEND SELETOR;
```




### 7. DIAGRAMA ESQUEMÁTICO E VISÃO RTL DOS COMPONENTES UTILIZADOS NA SIMULAÇÃO FUNCIONAL DO COFRE DIGITAL






#### 9. DIAGRAMA DE BLOCOS DO PROJETO COMPLETO






#### 10.DIAGRAMA RTL DO PROJETO COMPLETO






#### 11.DIAGRAMA RTL DO CIRCUITO DEBOUNCING





#### 12.DIAGRAMA RTL DA LÓGICA DE CODIFICAÇÃO






#### CURSO DE ENGENHARIA ELÉTRICA

#### NE7720 - LABORATÓRIO DE SISTEMAS DIGITAIS II

1° SEMESTRE DE 2021

#### 13.DIAGRAMA RTL DA LÓGICA DO CIRCUITO SICRONIZADOR E CONTADOR DE TENTATIVAS






### CURSO DE ENGENHARIA ELÉTRICA NE7720 - LABORATÓRIO DE SISTEMAS DIGITAIS II


1° SEMESTRE DE 2021

#### 14.DIAGRAMA RTL DA LÓGICA DO CIRCUITO DA SEQUÊNCIA DE SEGURANÇA (SENHA)






#### 15.DIAGRAMA RTL DA LÓGICA DO CIRCUITO DECODIFICADOR PARA AS CHAVES





#### 16.SIMULAÇÃO FUNCIONAL DA MÁQUINA DE ESTADOS





#### 17.CONCLUSÃO

O objetivo geral deste projeto 1 do Laboratório de Sistemas Digitais II foi alcançado, no qual desenvolvemos um sistema digital de controle para comandar a abertura de um cofre digital de segurança. Para tanto, foi iniciado o desenvolvimento pela uma máquina de estado finita (FSM) e a lógica necessária para comando do sinal de abertura do cofre em um FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e o método de projeto de um bit por estado (utilizando equações de estado). Bits armazenados significam que o circuito tem memória, o que é também conhecido como estado, resultando os chamados circuitos sequenciais. A senha para desbloqueio do cofre digital a ser desenvolvido é baseada no número de matrícula (R.A) descrito no cabeçalho deste documento.

Esse projeto de implementação também alcançou objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de controle digital totalmente implementada utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Através dos itens que correspondem à visão RTL dos principais circuitos, foi comprovada a complexidade da implementação e como a metodologia de um bit por estado é facilitadora para a visão de implementação do projeto. A conformidade do Sistema Digital para o Cofre de Segurança foi garantida através da simulação via University UWF (Wave Form) realizada no software.