

RELATÓRIO DO PROJETO 2: SUPERVISÃO DE PEDÁGIO

Nome dos Alunos	Número	Turma	
DANILO H. B. DOS SANTOS	12.218.079-7	615	

1. INTRODUÇÃO

O objetivo geral deste projeto 2 do Laboratório de Sistemas Digitais II é desenvolver um sistema digital de controle para Supervisão de Percurso de Pedágio (Aberto), similar a um sistema SCADA. Devemos desenvolver uma máquina de estado finita (FSM) e a lógica necessária para os demais comandos em FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e e utilizando a metodologia RTL

Esse laboratório também tem como objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de supervisão totalmente implementado utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Figura 1: Esquema do painel do SCADA para Percurso e Pedágio Aberto (Fonte: Roteiro do Projeto 2)





Desta forma, vamos realizar o desenvolvimento utilizando os conceitos abordados na Teoria, como o projeto do Fluxo de Dados (FD), bem como a Unidade de Controle para o sistema, como podemos verificar na Figura 2 abaixo.

Figura 2: Diagrama de Blocos do SCADA para Percurso e Pedágio Aberto (Fonte: Roteiro do Projeto 2)






Figura 3: Interfaces do sistema de Supervisão de Percurso de Pedágio Aberto na placa DE10-lite. (Fonte: TERASIC, 2020 (adaptado).)






2. MÁQUINA DE ESTADO DE ALTO NÍVEL PARA O SISTEMA (FSMD)



3. DIAGRAMA DE ESTADOS DA UNIDADE DE CONTROLE (FSM)






4. TABELA DE SINAIS DE CONTROLE DO FLUXO DE DADOS (FD)


TABELA DE SINAIS							
VARIÁVEIS	TIPO	ATIVAÇÃO	DESCRIÇÃO				
RT	LOGIC	0	BOTÃO DE ACIONAMENTO DO RESET GERAL (INICIA OS REG) - SW9				
MO	LOGIC	1	BOTÃO DE MODO DE OPERAÇÃO (OP. NORMAL OU OP. DE CARGA - SW1				
RP	LOGIC	1	BOTÃO ACIONAMENTO DE RESET DA DISTÂNCIA PARCIAL E MEV - SWO				
PP	LOGIC	PULSE	SINAL DE INDICAÇÃO DE PASSAGEM PELO PÓRTICO - PP				
IC	LOGIC	PULSE	BOTÃO DE ACIONAMENTO DE INCREMENTO DO CRÉDITO - KEYO				
DC	LOGIC	PULSE	BOTÃO DE ACIONAMENTO DO DECREMENTO DO CRÉDITO - KEY1				
MFC	LOGIC	1	SINAL DE INDICAÇÃO DE MULTA POR FALTA DE CRÉDITO - MFC=1				
MEV	LOGIC	1	SINAL DE INDICAÇÃO DE MULTA POR EXCESSO DE VELOCIDADE - MEV=1				
SDM	LOGIC	1	SINAL DE INDICAÇÃO DE LIMITE DE DISTÂNCIA MÁXIMA ATINGIDO - SDM=1				
CR	VECTOR	8 BITS	VALOR DE CRÉDITO RESTANTE (HEX1 E HEX0)				
DP	VECTOR	8 BITS	VALOR DA DISTÂNCIA PARCIAL (HEX3 E HEX2)				
DT	VECTOR	8 BITS	VALOR DA DISTÂNCIA TOTAL (HEX5 E HEX4)				

ATRIBUIÇÃO DAS VARIÁVEIS NO FLUXO DE DADOS							
ESTADO	S_MXA[20]	S_MXB[20]	S_ULA[10]	LDC	LDB	LDA	IT
ZER_RG	DC	101	00	1	1	1	1
CAR_CR	DC	111	00	0	0	1	DC
AJU_CR	DC	DC	DC	0	0	0	DC
SOM_CR	011	000	10	0	0	1	DC
VER_SM	110	000	11	0	0	0	DC
MAX_CR	DC	110	00	0	0	1	DC
SUB_CR	011	000	11	0	0	1	DC
MIN_CR	DC	101	00	0	0	1	DC
INC_DP	100	001	10	0	1	0	1
INC_DT	100	010	10	1	0	0	0
VER_DT	111	010	11	0	0	0	DC
SIN_LM	DC	DC	DC	0	0	0	DC
CAL_CR	101	000	11	0	0	0	DC
EXB_CR	101	000	11	0	0	1	DC
MLT_CR	DC	101	00	0	0	1	DC
ESP_PP	DC	DC	DC	0	0	0	DC
REI_DP	DC	101	00	0	1	0	DC
VER_VL	DC	DC	DC	0	0	0	DC
MLT_VL	DC	DC	DC	0	0	0	DC

DA	CRI [R\$]	CRM [R\$]	DB	AC [R\$]	TRP [R\$/KM]	LDM [KM]
9	11	60	7	2	4	17









5. DIAGRAMA DE INTERCONEXÃO DO FLUXO DE DADOS (FD)

```
🕮 😝 📝 🏥 🏥 🖪 🗗 🔁 🗓 🖫 💆 267
         --Quartus Prime VHDL FEI DIGITAL REPORT: UNIDADE DE CONTROLE (UC)
        library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
 6
      ⊟entity UC is
⊟port( CK : in std_logic;
| RT : in std_logic;
                                                              -- clock de 50MHz
10
                                                              -- reinicio total -> ativo em zero
         RT : in std_logic;

-- Entradas Externas:

IC : in std_logic;

DC : in std_logic;

RP : in std_logic;

PP : in std_logic;

MO : in std_logic;
11
                                                          -- incrementa credito -> ativo em um
                                                         -- decrementa credito -> ativo em um

-- reinicio parcial -> ativo em um

-- passagem pelo portico -> ativo em um

-- modo de operaÁ§Áfo -> 1= Normal, O= Ajusta Valor
13
14
15
16
17
         -- Sinais de Estado da ULA:
                 ZR: in std_logic;
PO: in std_logic;
NG: in std_logic;
ES: in std_logic;
                                                         -- resultado zero na operaçÃfo da ULA
-- resultado positivo na operaçÃfo da ULA
-- resultado negativo na operaçÃfo da ULA
18
19
20
21
                                                          -- resultado da operação da ULA maior que 255
         -- Sinais de Estado do TIMER:
22
23
         FT : in std_logic;
-- Sinais de Saida para MUX:
                                                         -- fim da temporização de 1 segundo
24
25
                  Sel_mxa : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_A
Sel_mxb : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_B
26
27
         -- Sinais de Saida para ULA:
Sel_ula : out std_logic_vector(1 downto 0); -- seleciona operaħÄ£o da ULA
-- Sinais de Saida para Registradores:
28
                          : out std_logic;
: out std_logic;
: out std_logic;
                                                          -- carrega RA
-- carrega RB
30
                  Lda
31
32
                  I db
                                                          -- carrega RC
                  Ldc
         -- Sinais de Saida para TIMER:
                          : out std_logic;
34
                                                          -- inicia temporização
         -- Sinais de Saida Externos:

MEV : out std_logic;

MFC : out std_logic;
35
36
                                                         -- sinaliza multa por excesso de velocidade
-- sinaliza multa por falta de crédito
-- sinaliza limite de distÃ⊄ncia total percorrida
37
                  SDM
                              out std_logic
39
40
       end uc;
41
      42
44
45
46
       Csignal E: ESTADOS_ME;
47
       ⊟begin
49
       □process(CK, RT)
      50
51
53
54
55
       case E is
             when ZER_RG =>
56
57
                               E <= CAR_CR;
                                                               -- carrega CR com credito inicial
                               IT <= '1';
             when CAR_CR =>
E <= AJU_CR;
58
59
                                                               --- espera IC e DC com MO=0 para ajustar CR
60
              when AJU CR =>
                           if MO = '1' and PP='1' then
61
                           E <= INC_DP; -- incrementa distancia parcial elsif MO = '0' and IC = '1' and DC = '0' then E <= SOM_CR; elsif MO = '0' and IC = '0' and DC = '1' then
62
       十回十回十回
63
64
65
                               E <= SUB_CR;
66
                           else
67
                               E <= AJU_CR;
68
                           end if;
69
70
71
72
73
74
75
76
77
78
              when SOM_CR =>
                           E <= VER_SM;
              when VER_SM =>
                           if PO = '1' then
       ₽
                           E <= MAX_CR;
elsif PO = '0' then
       F
                           E <= AJU_CR;
end if;
             when MAX_CR =>
                               E <= AJU_CR;
```



```
when SUB_CR =>
                  if NG = '1'
 81
                  E <= MIN_CR;
elsif NG = '0' then
 82
     占
 83
                    E <= AJU_CR;
 85
                  end if;
 86
87
         when MIN_CR =>
                    E <= AJU_CR;
         when INC_DP
                    E <= INC_DT;
IT <= '1';</pre>
 89
 90
 91
         when INC_DT =>
                    E <= VER_DT;
 93
                    IT <= '0';
         when VER_DT =>
if PO = '1' then
 94
 95
     ᆸ
                  E <= SIN_LM;
elsif PO = '0' then
 96
 97
                    E <= CAL_CR;
 98
                  end if;
 99
         when SIN_LM =>
100
                    E <= CAL_CR;
SDM <= '1';
101
102
103
         when CAL_CR =>
                  if NG = '0' then
104
                  E <= EXB_CR;
elsif NG = '1' then
E <= MLT_CR;
end if;
105
106
107
108
109
         when EXB_CR =>
110
                    E <= ESP_PP;
         when MLT_CR =>
111
112
                    E <= ESP_PP;
113
                    MFC <=
114
         when ESP_PP =>
                  if PP = '1' then
115
116
     ₿
                  占
117
118
     F
119
                  end if;
120
         when REI_DP =>
121
122
                    E <= ESP_PP;
123
                    MEV <= '0';
124
         when VER_VL
                  if FT = '0' then
125
126
127
     E <= MLT_VL;
elsif FT = '1'
     占
                               then
128
                    E <= INC_DP;
129
130
131
                  end if;
         when MLT_VL =>
                    E <= INC_DP;
MEV <= '1';
         MEV <= '
when others => Null;
132
133
      end case;
end if;
134
135
136
137
       end process;
138

    -- Atualiza\(\delta\)\(\delta\)\(\delta\) das Sa\(\delta\)das para Fluxo de Dados (Multiplexadores, Registradores, ULA)

139
140
     ⊟process(E)
| begin
141
     🛓 căse E is
142
         when ZER_RG =>
                  143
144
145
         when CAR_CR =>
                  146
147
         148
149
150
151
152
         when SOM_CR =>
                  153
154
         when VER_SM =>
                  155
156
157
         when MAX_CR =>
                  158
159
160
         when SUB_CR =>
                  161
```



```
Sel_mxa <= "011"; Sel_mxb <= "000"; Sel_ula <= "11";
Ldc <= '0'; Ldb <= '0'; Lda <='1';</pre>
161
          Ldc <=
when MIN_CR =>
                  ck =>
Sel_mxa <= "XXX"; Sel_mxb <= "101"; Sel_ula <= "00";
Ldc <= '0'; Ldb <= '0'; Lda <='1';</pre>
          when INC_DP =>
                  _op =>
Sel_mxa <= "100"; Sel_mxb <= "001"; Sel_ula <= "10";
Ldc <= '0'; Ldb <= '1'; Lda <='0';
          when INC_DT =>
                  Sel_mxa <= "100"; Sel_mxb <= "010"; Sel_ula <= "10";
Ldc <= '1'; Ldb <= '0'; Lda <='0';
          when VER DT =>
                  when SIN_LM =>
                  when CAL_CR_=>
                  when EXB_CR =>
                  when ESP_PP =>
                  Sel_mxa <= "XXX"; Sel_mxb <= "XXX"; Sel_ula <= "XX";
Ldc <= '0'; Ldb <= '0'; Lda <='0';</pre>
          when REI_DP =>
                  LOP =>
Sel_mxa <= "XXX"; Sel_mxb <= "101"; Sel_ula <= "00";
Ldc <= '0'; Ldb <= '1'; Lda <='0';</pre>
          Sel_mxa <= "XXX"; Sel_mxb <= "XXX"; Sel_ula <= "XX"; 
Ldc <= '0'; Ldb <= '0'; Lda <='0'; 
when MLT_VL =>
                  when others => Null;
       end case;
      end process;
      end FSM;
```

```
1
             -- Quartus Prime VHDL FEI DIGITAL REPORT: FLUXO DE DADOS (FD)
              LIBRARY IEEE;
   4
              USE IEEE.STD_LOGIC_1164.ALL;
           ⊟ENTITY FD IS
   6
                    PORT(
                                                                            : IN STD_LOGIC;
: IN STD_LOGIC_VECTOR (2 DOWNTO 0);
: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
: OUT STD_LOGIC;
                          LDA, LDB, LDC, IT, CK
   q
                           S_MXA, S_MXB
 10
                           S ULA
                          ZR, PO, NG, ES, FT
CR, DP, DT
 11
                                                                               BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0)
 12
 13
 14
15
16
17
            END FD;
           ☐ ARCHITECTURE ESTRUTURAL OF FD IS
 18
           COMPONENT MUX8
 19
 20
21
22
23
24
25
26
27
28
29
                    PORT(
           П
                                         in std_logic_vector(7 downto 0);
in std_logic_vector(2 downto 0);
in std_logic_vector(2 downto 0);
: out std_logic_vector(7 downto 0)
                           Db
                           Dd
                           De
                          Dg
Dh
                           S
 30
                          MX out
 31
              END COMPONENT;
 32
```



```
COMPONENT ULA8
                PORT(
 35
         in std_logic_vector(7 downto 0);
in std_logic_vector(1 downto 0);
out std_logic_vector(7 downto 0);
out std_logic;
out std_logic;
out std_logic;
out std_logic;
 36
                      A, B
 37
                      Op
 38
                      ULA_out
 39
40
                      ZR
                      PO
 41
                      NG
 42
43
44
                      ES
           · );
END COMPONENT;
 46
47
48
         COMPONENT REG8
                 PORT(
                           CK : in std_logic;
LD : in std_logic;
R_in : in std_logic_vector(7 downto 0);
R_out : out std_logic_vector(7 downto 0)
 49
 50
 51
52
53
54
55
56
57
           - );
END COMPONENT;
         COMPONENT TIMER_15
         PORT(
                           CK
                                        IN std_logic;
IN std_logic;
 58
59
60
61
                           ΙT
                           FT
                                     : OUT std_logic
           · );
END COMPONENT;
 62
                                                    : std_logic_vector(7 downto 0);
: std_logic_vector(7 downto 0);
: STD_LOGIC_VECTOR (7 DOWNTO 0);
 63
            SIGNAL
                           MXA_OUT
 64
65
            STGNAL
                           MXB OUT
           SIGNAL
                           ULA OUT
 66
 67
           BEGIN
 68
69
70
71
72
73
74
75
                                                                    MUX A
                                : MUX8
                                                     PORT MAP
                                                     PORT MAP
                 MUX_B
                                   MUX8
                 ULA
                                   ULA8
                                                     PORT MAP
                                                                    (CK=>CK ,LD=>LDA ,R_in=>ULA_OUT,R_out=>CR);
(CK=>CK ,LD=>LDB ,R_in=>ULA_OUT,R_out=>DP);
(CK=>CK ,LD=>LDC ,R_in=>ULA_OUT,R_out=>DT);
(CK=>CK ,IT=>IT ,FT=>FT);
                 REG_A
                                   REG8
                                                     PORT MAP
                                                     PORT MAP
                                : REG8
                 REG_B
                                                     PORT MAP
                                   REG8
                 REG C
                 TIMER
                                   TIMER_1S
                                                     PORT MAP
76
77
78
          LEND ESTRUTURAL;
 68
           D010", De=>"00000001", Df=>"00000100", Dg=>"00111100", Dh=>"00010001",S=>S_MXA, MX_out=>MXA_OUT);
(OTHERS=>'0'), Dg=>"00111100", Dh=>"00001011", S=>S_MXB, MX_out=>MXB_OUT);
 69
70
71
72
73
74
75
76
77
            =>NG,ES=>ES);
```



6. CÓDIGO VHDL DO PROJETO COMPLETO

```
📳 | 🐽 📅 | 蓮 | 蓮 | 🗈 🗗 🕦 | 🕡 🖫 | 💋 | 268 📃
           -- Quartus Prime VHDL FEI DIGITAL REPORT: Projeto Completo do Pedágio
          LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
        ENTITY PEDAGIO_COMPLETO IS
                PORT(
                     PP, IC, DC, CK, RP, MO, RT : IN STD_LOGIC;
IT_OUT, FT_OUT : OUT STD_logic;
MEV, MFC, SDM : OUT STD_LOGIC;
CR, DP, DT : OUT STD_LOGIC_
  8
10
                                                                       : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
11
          END PEDAGIO_COMPLETO;
14
15
        ☐ ARCHITECTURE ESTRUTURAL OF PEDAGIO_COMPLETO IS
16
17
        COMPONENT FD
18
19
                PORT(
                                                               : IN STD_LOGIC;
: IN STD_LOGIC_VECTOR (2 DOWNTO 0);
: IN STD_LOGIC_VECTOR (1 DOWNTO 0);
: OUT STD_LOGIC;
: BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0)
                     LDA, LDB, LDC, IT, CK
20
21
22
                      S_MXA, S_MXB
                      S_ULA
                     ZR, PO, NG, ES, FT
CR, DP, DT
23
24
25
          - );
END COMPONENT;
26
27
28
29
        COMPONENT UC
                PORT(
                     CK : in std_logic;
RT : in std_logic;
                                                                           -- clock de 50MHz
30
                                                                            -- reinicio total -> ativo em zero
31
32
33
34
           -- Entradas Externas:
IC : in std_logic;
DC : in std_logic;
RP : in std_logic;
                                                                      -- incrementa credito -> ativo em um
-- decrementa credito -> ativo em um
                                                                      -- reinicio parcial -> ativo em um

-- passagem pelo portico -> ativo em um


-- modo de operaħÃfo -> 1= Normal, O= Ajusta Valor
35
36
37
                     PP : in std_logic;
MO : in std_logic;
           -- Sinais de Estado da ULA:
                     ZR : in std_logic;
PO : in std_logic;
NG : in std_logic;
ES : in std_logic;
                                                                      -- resultado zero na operaçÃfo da ULA
-- resultado positivo na operaçÃfo da ULA
-- resultado negativo na operaçÃfo da ULA
38
39
40
41
                                                                      -- resultado da operação da ULA maior que 255
42
           -- Sinais de Estado do TIMER:
           FT: in std_logic; -- fim da temporizaŧÅfo de 1 segundo
-- Sinais de Saida para MUX:
Sel_mxa: out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_A
Sel_mxb: out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_B
43
44
45
46
47
           -- Sinais de Saida para ULÁ:
           Sel_ula : out std_logic_vector(1 downto 0); -- seleciona operaŧÅ£o da ULA
-- Sinais de Saida para Registradores:
Lda : out std_logic; -- carrega RA
Ldb : out std_logic; -- carrega RB
Ldc : out std_logic; -- carrega RC
48
49
50
51
52
53
54
55
56
57
58
           -- Sinais de Saida para TIMER:
           IT : out std_logic;
-- Sinais de Saida Externos:
                                                                      -- inicia temporização
                               : out std_logic;
: out std_logic;
                                                                      -- sinaliza multa por excesso de velocidade
-- sinaliza multa por falta de credito
-- sinaliza limite de distă¢ncia total percorrida
                     MEV
                      MEC
                                 : out std_logic
                     SDM
           · );
END COMPONENT;
60
61
62
            SIGNAL
63
64
                                                      std_logic;
std_logic;
std_logic;
           SIGNAL
                           PO
           SIGNAL
                           NG
65
           SIGNAL
                           ES
66
           SIGNAL
                           LDA
                                                         std_logic;
                                                      std_logic;
std_logic;
std_logic;
67
           STGNAL
                           LDB
68
           SIGNAL
                           LDC
69
70
71
72
73
74
75
76
77
78
79
           SIGNAL
                           IT
                                                      : std_logic;
: std_logic_vector(2 downto 0);
: std_logic_vector(2 downto 0);
           SIGNAL
           SIGNAL
                           smxa
           SIGNAL
                           smxb
           SIGNAL
                                                       : STD_LOGIC_VECTOR (1 DOWNTO 0);
           BEGIN
                                                      PORT MAP (CK=>CK, RT=>RT, IC=>IC, DC=>DC, RP=>RP ,PP=>PP ,MO=>MO ,ZR=>ZR,PC PORT MAP (LDA=>LDA ,LDB=>LDB ,LDC=>LDC ,IT=>IT ,CK=>CK ,S_MXA=>SmXa ,S_MXB=
                FD1 : FD
IT_OUT<= IT;
FT_OUT<= FT;
80
         LEND ESTRUTURAL;
81
```



```
🖷 🔲 🗗 🏗 📳 🖪 🗗 🐿 😈 🖫 💆 2555 📃
             -- Quartus Prime VHDL FEI DIGITAL REPORT: Projeto Completo do Pedágio e Periféricos
             LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
          ENTITY PEDAGIO_TOTAL IS
                   PORT(
                                                                                                               : IN STD_LOGIC;
: OUT STD_LOGIC;
: OUT STD_LOGIC;
: IN STD_LOGIC;
: OUT STD_LOGIC_VECTOR (6 DOWNTO 0)
                          KEYO, KEY1, CLK1_50, SW0, SW1, SW9
LEDO, LED1, LED2, LED3
NCS, SDI, SCLK
10
11
12
13
14
                          SDO
                          HEXO, HEX1, HEX2, HEX3, HEX4, HEX5
15
16
17
           END PEDAGIO_TOTAL;
          ☐ ARCHITECTURE ESTRUTURAL OF PEDAGIO_TOTAL IS
18
          COMPONENT GERADOR_PP
19
20
21
22
23
24
25
                   PORT (
                         CLK, RST: IN STD_LOGIC;
PP: BUFFER STD_LOGIC;
LP: BUFFER STD_LOGIC;
SDO: IN STD_LOGIC;
                                                                                      -- sinais de controle
-- puso de pórtico
-- led de sinalização de frequência
-- entrada de dados do sensor ADXL345
                          SCLK,SDI,NOT_CS: OUT STD_LOGIC--sinais de comunicação com sensor ADXL345
 26
27
           END COMPONENT;
 28
29
          COMPONENT SINCRON
                  PORT(
 30
31
32
33
34
35
                                                 : IN STD_LOGIC;
: IN STD_LOGIC;
: IN STD_LOGIC;
: OUT STD_LOGIC
                                                                                      -- clock de 50MHz
-- reset (ativo em zero)
-- botao de entrada (ativo em zero)
-- pulso de sinal de saida (ativo em um)
                                RST
                                KEY
                               SINC
           END COMPONENT;
 36
37
          COMPONENT debouncing
 38
 39
40
                   PORT(
ck
                                           : in std_logic;
: in std_logic;
: in std_logic;
: in std_logic;
                                                                                                      -- periodo de referencia
-- iniciacao da contagem
-- sinal com oscilacao
-- sinal com oscilacao
                          rst
ch
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
                          ch
                         ch_db
                                           : out std_logic
                                                                                                       -- sinal sem oscilacao
           - );
END COMPONENT;
          COMPONENT DECODIFICADOR_BCD
                   PORT(
Q : IN STD_LOGIC_VECTOR(7 DOWNTO 0); -- vetor de 8 bits de entrada
D, U : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) -- vetores dezena e unidade
           END COMPONENT;
          COMPONENT PEDAGIO_COMPLETO
                        PP, IC, DC, CK, RP, MO, RT : IN STD_LOGIC;
IT_OUT, FT_OUT : OUT STD_logic;
MEV, MFC, SDM : OUT STD_LOGIC;
CR, DP, DT : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
58
59
60
           );
END COMPONENT;
61
62
                                                             std_logic;
std_logic;
std_logic;
std_logic;
std_logic;
63
64
             SIGNAL
             SIGNAL
                               IC
65
66
             SIGNAL
SIGNAL
                               DC
CK
67
68
             SIGNAL
                               RP
             SIGNAL
                               MO
                                                              : std logic
             SIGNAL
SIGNAL
                               FT
69
70
71
72
73
74
75
76
77
78
79
                                                              : std_logic;
: std_logic_vector(7 downto 0);
: std_logic_vector(7 downto 0);
: STD_LOGIC_VECTOR(7 DOWNTO 0);
                               CR
DP
             STGNAL
             SIGNAL
             SIGNAL
             BEGIN
                                           : GERADOR_PP
: SINCRON
: SINCRON
                                                                                      PORT MAP (CLK=>CLK1_50 ,RST=>SW9 ,PP=>PP ,LP=>LED0 ,SD0=>SD0 ,S PORT MAP (CK=>CLK1_50 ,RST=>SW9 ,KEY=>KEY0 ,SINC=>IC ); PORT MAP (CK=>CLK1_50 ,RST=>SW9 ,KEY=>KEY1 ,SINC=>DC ); PORT MAP (CK=>CLK1_50 ,RST=>SW9 ,KEY=>KEY1 ,SINC=>DC ); PORT MAP (ck=>CLK1_50 ,rst=>SW9 ,ch=>SW0 ,ch_db=>RP ); PORT MAP (Ck=>CLK1_50 ,rst=>SW9 ,ch=>SW1 ,ch_db=>M0 ); PORT MAP (Q=>CR ,D=>HEX1 ,U=>HEX0 ); PORT MAP (Q=>DP ,D=>HEX3 ,U=>HEX2 ); PORT MAP (Q=>DT ,D=>HEX5 ,U=>HEX4 ); PORT MAP (PP=>PP ,IC=>IC ,DC=>DC ,CK=>CLK1_50 ,RP=>RP ,MO=>M0 ,
                   GER_PP
                   SINC1
SINC2
                                            : debouncing
: debouncing
: DECODIFICADOR_BCD
                   DEB1
80
                   DEB2
                   DEC_HEX10
DEC_HEX32
81
82
                                            : DECODIFICADOR_BCD
83
                                               DECODIFICADOR_BCD
                   DEC_HEX54
84
                  MF1
                                            : PEDAGIO_COMPLETO
85
          LEND ESTRUTURAL:
86
```




7. DIAGRAMA RTL DO PROJETO COMPLETO E PERIFÉRICOS






1° SEMESTRE DE 2021

8. DIAGRAMA DE ESTADOS DA UC GERADO PELO QUARTUS PRIME





9. SIMULAÇÃO FUNCIONAL DO INCREMENTO DE CRÉDITO






10. SIMULAÇÃO FUNCIONAL DA SINALIZAÇÃO DA DISTÂNCIA MÁXIMA PERCORRIDA





11. SIMULAÇÃO FUNCIONAL DA UC + FD (MULTAS E SETUP DO SISTEMA POR REINÍCIO)





12.Conclusão

O objetivo geral deste projeto 1 do Laboratório de Sistemas Digitais II foi alcançado, no qual desenvolvemos um SCADA de Percurso de Pedágio Aberto. Para tanto, foi iniciado o desenvolvimento pela uma máquina de estado finita (FSM) e a lógica necessária para comando do sinal de abertura do SCADA em um FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e o método de projeto RTL, bem como o projeto de uma Unidade de Controle e Fluxo de Dados. Os parâmetros de para as Multas, Limite de Distância Percorrida, bem como outros parâmetros para a condição estabelecida para o projeto (Requisitos) é baseada no número de matrícula (R.A) descrito no cabeçalho deste documento.

Esse projeto de implementação também alcançou objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de controle digital totalmente implementada utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Através dos itens que correspondem à visão RTL dos principais circuitos, foi comprovada a complexidade da implementação e como a metodologia de Fluxo de Dados, uso de Registradores, bem como a ULA e o MUXI são facilitadores para a visão de implementação do projeto. A conformidade do Sistema Digital para o Cofre de Segurança foi garantida através da simulação via University UWF (Wave Form) realizada no software.