

## RELATÓRIO DO PROJETO 2: SUPERVISÃO DE PEDÁGIO

Nome dos Alunos	Número	Turma
DANILO H. B. DOS SANTOS	12.218.079-7	615

### 1. INTRODUÇÃO

O objetivo geral deste projeto 2 do Laboratório de Sistemas Digitais II é desenvolver um sistema digital de controle para Supervisão de Percurso de Pedágio (Aberto), similar a um sistema SCADA. Devemos desenvolver uma máquina de estado finita (FSM) e a lógica necessária para os demais comandos em FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e utilizando a metodologia RTL

Esse laboratório também tem como objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de supervisão totalmente implementado utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Figura 1: Esquema do painel do SCADA para Percurso e Pedágio Aberto  
(Fonte: Roteiro do Projeto 2)



Desta forma, vamos realizar o desenvolvimento utilizando os conceitos abordados na Teoria, como o projeto do Fluxo de Dados (FD), bem como a Unidade de Controle para o sistema, como podemos verificar na Figura 2 abaixo.

Figura 2: Diagrama de Blocos do SCADA para Percurso e Pedágio Aberto  
(Fonte: Roteiro do Projeto 2)







Figura 3: Interfaces do sistema de Supervisão de Percurso de Pedágio Aberto na placa DE10-lite.  
(Fonte: TERCASIC, 2020 (adaptado).)



## 2. MÁQUINA DE ESTADO DE ALTO NÍVEL PARA O SISTEMA (FSMD)



## 3. DIAGRAMA DE ESTADOS DA UNIDADE DE CONTROLE (FSM)




#### 4. TABELA DE SINAIS DE CONTROLE DO FLUXO DE DADOS (FD)

TABELA DE SINAIS			
VARIÁVEIS	TIPO	ATIVAÇÃO	DESCRIÇÃO
RT	LOGIC	0	BOTÃO DE ACIONAMENTO DO RESET GERAL (INICIA OS REG) - SW9
MO	LOGIC	1	BOTÃO DE MODO DE OPERAÇÃO (OP. NORMAL OU OP. DE CARGA - SW1
RP	LOGIC	1	BOTÃO ACIONAMENTO DE RESET DA DISTÂNCIA PARCIAL E MEV - SW0
PP	LOGIC	PULSE	SINAL DE INDICAÇÃO DE PASSAGEM PELO PÓRTICO - PP
IC	LOGIC	PULSE	BOTÃO DE ACIONAMENTO DE INCREMENTO DO CRÉDITO - KEY0
DC	LOGIC	PULSE	BOTÃO DE ACIONAMENTO DO DECREMENTO DO CRÉDITO - KEY1
MFC	LOGIC	1	SINAL DE INDICAÇÃO DE MULTA POR FALTA DE CRÉDITO - MFC=1
MEV	LOGIC	1	SINAL DE INDICAÇÃO DE MULTA POR EXCESSO DE VELOCIDADE - MEV=1
SDM	LOGIC	1	SINAL DE INDICAÇÃO DE LIMITE DE DISTÂNCIA MÁXIMA ATINGIDO - SDM=1
CR	VECTOR	8 BITS	VALOR DE CRÉDITO RESTANTE (HEX1 E HEX0)
DP	VECTOR	8 BITS	VALOR DA DISTÂNCIA PARCIAL (HEX3 E HEX2)
DT	VECTOR	8 BITS	VALOR DA DISTÂNCIA TOTAL (HEX5 E HEX4)

ATRIBUIÇÃO DAS VARIÁVEIS NO FLUXO DE DADOS							
ESTADO	S_MXA[2..0]	S_MXB[2..0]	S_ULA[1..0]	LDC	LDB	LDA	IT
ZER_RG	DC	101	00	1	1	1	1
CAR_CR	DC	111	00	0	0	1	DC
AJU_CR	DC	DC	DC	0	0	0	DC
SOM_CR	011	000	10	0	0	1	DC
VER_SM	110	000	11	0	0	0	DC
MAX_CR	DC	110	00	0	0	1	DC
SUB_CR	011	000	11	0	0	1	DC
MIN_CR	DC	101	00	0	0	1	DC
INC_DP	100	001	10	0	1	0	1
INC_DT	100	010	10	1	0	0	0
VER_DT	111	010	11	0	0	0	DC
SIN_LM	DC	DC	DC	0	0	0	DC
CAL_CR	101	000	11	0	0	0	DC
EXB_CR	101	000	11	0	0	1	DC
MLT_CR	DC	101	00	0	0	1	DC
ESP_PP	DC	DC	DC	0	0	0	DC
REI_DP	DC	101	00	0	1	0	DC
VER_VL	DC	DC	DC	0	0	0	DC
MLT_VL	DC	DC	DC	0	0	0	DC

DA	CRI [R\$]	CRM [R\$]	DB	AC [R\$]	TRP [R\$/KM]	LDM [KM]
9	11	60	7	2	4	17





## NE7720 – Laboratório de Sistemas Digitais II


### Projeto 2: Sistema de Supervisão de Percorso em Pedágio Aberto

Daniilo Henrique Bento dos Santos – R.A.: 12.218.079-7



2021

DIAGRAMA DE BLOCO OPERACIONAIS DO FLUXO DE DADOS DO SISTEMA



## 5. DIAGRAMA DE INTERCONEXÃO DO FLUXO DE DADOS (FD)

```

1  --Quartus Prime VHDL FEI DIGITAL REPORT: UNIDADE DE CONTROLE (UC)
2
3  library ieee;
4  use ieee.std_logic_1164.all;
5  use ieee.std_logic_arith.all;
6  use ieee.std_logic_unsigned.all;
7
8  entity UC is
9  port( CK : in std_logic;          -- clock de 50MHz
10      RT : in std_logic;          -- reinício total -> ativo em zero
11      -- Entradas Externas:
12      IC : in std_logic;          -- incrementa credito -> ativo em um
13      DC : in std_logic;          -- decrementa credito -> ativo em um
14      RP : in std_logic;          -- reinício parcial -> ativo em um
15      PP : in std_logic;          -- passagem pelo portico -> ativo em um
16      MO : in std_logic;          -- modo de operação -> 1= Normal, 0= Ajusta valor
17      -- Sinais de Estado da ULA:
18      ZR : in std_logic;          -- resultado zero na operação da ULA
19      PO : in std_logic;          -- resultado positivo na operação da ULA
20      NG : in std_logic;          -- resultado negativo na operação da ULA
21      ES : in std_logic;          -- resultado da operação da ULA maior que 255
22      -- Sinais de Estado do TIMER:
23      FT : in std_logic;          -- fim da temporização de 1 segundo
24      -- Sinais de Saida para MUX:
25      Sel_mxa : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_A
26      Sel_mxb : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_B
27      -- Sinais de Saida para ULA:
28      Sel_ula : out std_logic_vector(1 downto 0); -- seleciona operação da ULA
29      -- Sinais de Saida para Registradores:
30      Lda : out std_logic;        -- carrega RA
31      Ldb : out std_logic;        -- carrega RB
32      Ldc : out std_logic;        -- carrega RC
33      -- Sinais de Saida para TIMER:
34      IT : out std_logic;         -- inicia temporização
35      -- Sinais de Saida Externos:
36      MEV : out std_logic;        -- sinaliza multa por excesso de velocidade
37      MFC : out std_logic;        -- sinaliza multa por falta de crédito
38      SDM : out std_logic;        -- sinaliza limite de distância total percorrida
39  );
40  end UC;
41
42  architecture FSM of UC is
43  type ESTADOS_ME is (ZER_RG, CAR_CR, AJU_CR, SOM_CR, VER_SM, MAX_CR, SUB_CR, MIN_CR, INC_DP,
44                      INC_DT, VER_DT, SIN_LM, CAL_CR, MLT_CR, ESP_PP, REI_DP, VER_VL, MLT_VL,
45                      EXB_CR);
46  signal E: ESTADOS_ME;
47  begin
48  process(CK, RT)
49  begin
50  if RT='0' then E <= ZER_RG; -- zera registros
51  MFC <= '0'; MEV <= '0'; SDM <= '0'; IT <= '1'; -- zera multas e sinalização
52  elsif (CK'event and CK='1') then
53  case E is
54  when ZER_RG =>
55      E <= CAR_CR; -- carrega CR com credito inicial
56      IT <= '1';
57  when CAR_CR =>
58      E <= AJU_CR; --- espera IC e DC com MO=0 para ajustar CR
59  when AJU_CR =>
60      if MO = '1' and PP='1' then
61      E <= INC_DP; -- incrementa distancia parcial
62      elsif MO = '0' and IC = '1' and DC = '0' then
63      E <= SOM_CR;
64      elsif MO = '0' and IC = '0' and DC = '1' then
65      E <= SUB_CR;
66      else
67      E <= AJU_CR;
68      end if;
69  when SOM_CR =>
70      E <= VER_SM;
71  when VER_SM =>
72      if PO = '1' then
73      E <= MAX_CR;
74      elsif PO = '0' then
75      E <= AJU_CR;
76      end if;
77  when MAX_CR =>
78      E <= AJU_CR;
79  end case;
50  end process;

```

```

80   when SUB_CR =>
81       if NG = '1' then
82           E <= MIN_CR;
83       elsif NG = '0' then
84           E <= AJU_CR;
85       end if;
86   when MIN_CR =>
87       E <= AJU_CR;
88   when INC_DP =>
89       E <= INC_DT;
90       IT <= '1';
91   when INC_DT =>
92       E <= VER_DT;
93       IT <= '0';
94   when VER_DT =>
95       if PO = '1' then
96           E <= SIN_LM;
97       elsif PO = '0' then
98           E <= CAL_CR;
99       end if;
100  when SIN_LM =>
101      E <= CAL_CR;
102      SDM <= '1';
103  when CAL_CR =>
104      if NG = '0' then
105          E <= EXB_CR;
106      elsif NG = '1' then
107          E <= MLT_CR;
108      end if;
109  when EXB_CR =>
110      E <= ESP_PP;
111  when MLT_CR =>
112      E <= ESP_PP;
113      MFC <= '1';
114  when ESP_PP =>
115      if PP = '1' then
116          E <= VER_VL;
117      elsif RP = '1' and PP = '0' then
118          E <= REI_DP;
119      else E <= ESP_PP;
120      end if;
121  when REI_DP =>
122      E <= ESP_PP;
123      MEV <= '0';
124  when VER_VL =>
125      if FT = '0' then
126          E <= MLT_VL;
127      elsif FT = '1' then
128          E <= INC_DP;
129      end if;
130  when MLT_VL =>
131      E <= INC_DP;
132      MEV <= '1';
133  when others => Null;
134  end case;
135  end if;
136  end process;
137
138  -- Atualiza o das sa das para Fluxo de Dados (Multiplexadores, Registradores, ULA)
139  process(E)
140  begin
141      case E is
142          when ZER_RG =>
143              Sel_mxa <= "xxx"; Sel_mxb <= "101"; Sel_ula <= "00";
144              Ldc <= '1'; Ldb <= '1'; Lda <= '1';
145          when CAR_CR =>
146              Sel_mxa <= "xxx"; Sel_mxb <= "111"; Sel_ula <= "00";
147              Ldc <= '0'; Ldb <= '0'; Lda <= '1';
148          when AJU_CR =>
149              Sel_mxa <= "xxx"; Sel_mxb <= "xxx"; Sel_ula <= "xx";
150              Ldc <= '0'; Ldb <= '0'; Lda <= '0';
151          when SOM_CR =>
152              Sel_mxa <= "011"; Sel_mxb <= "000"; Sel_ula <= "10";
153              Ldc <= '0'; Ldb <= '0'; Lda <= '1';
154          when VER_SM =>
155              Sel_mxa <= "110"; Sel_mxb <= "000"; Sel_ula <= "11";
156              Ldc <= '0'; Ldb <= '0'; Lda <= '0';
157          when MAX_CR =>
158              Sel_mxa <= "xxx"; Sel_mxb <= "110"; Sel_ula <= "00";
159              Ldc <= '0'; Ldb <= '0'; Lda <= '1';
160          when SUB_CR =>
161              Sel_mxa <= "011"; Sel_mxb <= "000"; Sel_ula <= "11";

```

```

161         Sel_mxa <= "011"; Sel_mxb <= "000"; Sel_ula <= "11";
162         Ldc <= '0'; Ldb <= '0'; Lda <= '1';
163     when MIN_CR =>
164         Sel_mxa <= "xxx"; Sel_mxb <= "101"; Sel_ula <= "00";
165         Ldc <= '0'; Ldb <= '0'; Lda <= '1';
166     when INC_DP =>
167         Sel_mxa <= "100"; Sel_mxb <= "001"; Sel_ula <= "10";
168         Ldc <= '0'; Ldb <= '1'; Lda <= '0';
169     when INC_DT =>
170         Sel_mxa <= "100"; Sel_mxb <= "010"; Sel_ula <= "10";
171         Ldc <= '1'; Ldb <= '0'; Lda <= '0';
172     when VER_DT =>
173         Sel_mxa <= "111"; Sel_mxb <= "010"; Sel_ula <= "11";
174         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
175     when SIN_LM =>
176         Sel_mxa <= "xxx"; Sel_mxb <= "xxx"; Sel_ula <= "xx";
177         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
178     when CAL_CR =>
179         Sel_mxa <= "101"; Sel_mxb <= "000"; Sel_ula <= "11";
180         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
181     when EXB_CR =>
182         Sel_mxa <= "101"; Sel_mxb <= "000"; Sel_ula <= "11";
183         Ldc <= '0'; Ldb <= '0'; Lda <= '1';
184     when MLT_CR =>
185         Sel_mxa <= "xxx"; Sel_mxb <= "101"; Sel_ula <= "00";
186         Ldc <= '0'; Ldb <= '0'; Lda <= '1';
187     when ESP_PP =>
188         Sel_mxa <= "xxx"; Sel_mxb <= "xxx"; Sel_ula <= "xx";
189         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
190     when REI_DP =>
191         Sel_mxa <= "xxx"; Sel_mxb <= "101"; Sel_ula <= "00";
192         Ldc <= '0'; Ldb <= '1'; Lda <= '0';
193     when VER_VL =>
194         Sel_mxa <= "xxx"; Sel_mxb <= "xxx"; Sel_ula <= "xx";
195         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
196     when MLT_VL =>
197         Sel_mxa <= "xxx"; Sel_mxb <= "xxx"; Sel_ula <= "xx";
198         Ldc <= '0'; Ldb <= '0'; Lda <= '0';
199
200     when others => Null;
201 end case;
202 end process;
203 end FSM;
204

```

```

1  -- Quartus Prime VHDL FEI DIGITAL REPORT: FLUXO DE DADOS (FD)
2
3  LIBRARY IEEE;
4  USE IEEE.STD_LOGIC_1164.ALL;
5
6  ENTITY FD IS
7  PORT(
8      LDA, LDB, LDC, IT, CK      : IN STD_LOGIC;
9      S_MXA, S_MXB              : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
10     S_ULA                      : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
11     ZR, PO, NG, ES, FT        : OUT STD_LOGIC;
12     CR, DP, DT                : BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0)
13 );
14
15 END FD;
16
17 ARCHITECTURE ESTRUTURAL OF FD IS
18
19 COMPONENT MUX8
20 PORT(
21     Da      : in std_logic_vector(7 downto 0);
22     Db      : in std_logic_vector(7 downto 0);
23     Dc      : in std_logic_vector(7 downto 0);
24     Dd      : in std_logic_vector(7 downto 0);
25     De      : in std_logic_vector(7 downto 0);
26     Df      : in std_logic_vector(7 downto 0);
27     Dg      : in std_logic_vector(7 downto 0);
28     Dh      : in std_logic_vector(7 downto 0);
29     S        : in std_logic_vector(2 downto 0);
30     MX_out   : out std_logic_vector(7 downto 0)
31 );
32 END COMPONENT;
33

```



```

34 COMPONENT ULA8
35 PORT(
36     A, B      : in std_logic_vector(7 downto 0);
37     Op        : in std_logic_vector(1 downto 0);
38     ULA_out    : out std_logic_vector(7 downto 0);
39     ZR        : out std_logic;
40     PO        : out std_logic;
41     NG        : out std_logic;
42     ES        : out std_logic;
43 );
44 END COMPONENT;
45
46 COMPONENT REG8
47 PORT(
48     CK : in std_logic;
49     LD : in std_logic;
50     R_in : in std_logic_vector(7 downto 0);
51     R_out : out std_logic_vector(7 downto 0);
52 );
53 END COMPONENT;
54
55 COMPONENT TIMER_1S
56 PORT(
57     CK : IN std_logic;
58     IT : IN std_logic;
59     FT : OUT std_logic;
60 );
61 END COMPONENT;
62
63 SIGNAL MXA_OUT      : std_logic_vector(7 downto 0);
64 SIGNAL MXB_OUT      : std_logic_vector(7 downto 0);
65 SIGNAL ULA_OUT       : STD_LOGIC_VECTOR (7 DOWNTO 0);
66
67 BEGIN
68
69     MUX_A      : MUX8      PORT MAP (Da=>(OTHERS=>'0'), Db=>(OTHERS=>'0'), Dc=>(OTHERS=>'0'), Dd=>"000
70     MUX_B      : MUX8      PORT MAP (Da=>CR, Db=>DP, Dc=>DT, Dd=>(OTHERS=>'0'), De=>(OTHERS=>'0'), Df=
71     ULA         : ULA8      PORT MAP (A=>MXA_OUT, B=>MXB_OUT, Op=>S_ULA, ULA_out=>ULA_OUT, ZR=> ZR, PO=>PO, N
72     REG_A       : REG8      PORT MAP (CK=>CK ,LD=>LDA ,R_in=>ULA_OUT, R_out=>CR);
73     REG_B       : REG8      PORT MAP (CK=>CK ,LD=>LDB ,R_in=>ULA_OUT, R_out=>DP);
74     REG_C       : REG8      PORT MAP (CK=>CK ,LD=>LDC ,R_in=>ULA_OUT, R_out=>DT);
75     TIMER       : TIMER_1S  PORT MAP (CK=>CK ,IT=>IT ,FT=>FT );
76
77 END ESTRUTURAL;
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999

```

## 6. CÓDIGO VHDL DO PROJETO COMPLETO

```

1  -- Quartus Prime VHDL FEI DIGITAL REPORT: Projeto Completo do Pedágio
2
3  LIBRARY IEEE;
4  USE IEEE.STD_LOGIC_1164.ALL;
5
6  ENTITY PEDAGIO_COMPLETO IS
7  PORT(
8      PP, IC, DC, CK, RP, MO, RT : IN STD_LOGIC;
9      IT_OUT, FT_OUT             : OUT STD_LOGIC;
10     MEV, MFC, SDM              : OUT STD_LOGIC;
11     CR, DP, DT                 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
12 );
13 END PEDAGIO_COMPLETO;
14
15 ARCHITECTURE ESTRUTURAL OF PEDAGIO_COMPLETO IS
16
17 COMPONENT FD
18 PORT(
19     LDA, LDB, LDC, IT, CK : IN STD_LOGIC;
20     S_MXA, S_MXB          : IN STD_LOGIC_VECTOR (2 DOWNTO 0);
21     S_ULA                 : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
22     ZR, PO, NG, ES, FT    : OUT STD_LOGIC;
23     CR, DP, DT            : BUFFER STD_LOGIC_VECTOR (7 DOWNTO 0)
24 );
25 END COMPONENT;
26
27 COMPONENT UC
28 PORT(
29     CK : in std_logic;           -- clock de 50MHz
30     RT : in std_logic;          -- reinicio total -> ativo em zero
31
32     -- Entradas Externas:
33     IC : in std_logic;          -- incrementa credito -> ativo em um
34     DC : in std_logic;          -- decrementa credito -> ativo em um
35     RP : in std_logic;          -- reinicio parcial -> ativo em um
36     PP : in std_logic;          -- passagem pelo portico -> ativo em um
37     MO : in std_logic;          -- modo de operação -> 1= Normal, 0= Ajusta valor
38
39     -- Sinais de Estado da ULA:
40     ZR : in std_logic;          -- resultado zero na operação da ULA
41     PO : in std_logic;          -- resultado positivo na operação da ULA
42     NG : in std_logic;          -- resultado negativo na operação da ULA
43     ES : in std_logic;          -- resultado da operação da ULA maior que 255
44
45     -- Sinais de Estado do TIMER:
46     FT : in std_logic;          -- fim da temporização de 1 segundo
47
48     -- Sinais de Saida para MUX:
49     Sel_mxa : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_A
50     Sel_mxb : out std_logic_vector(2 downto 0); -- seleciona entrada de MUX_B
51
52     -- Sinais de Saida para ULA:
53     Sel_ula : out std_logic_vector(1 downto 0); -- seleciona operação da ULA
54
55     -- Sinais de Saida para Registradores:
56     Lda : out std_logic;        -- carrega RA
57     Ldb : out std_logic;        -- carrega RB
58     Ldc : out std_logic;        -- carrega RC
59
60     -- Sinais de Saida para TIMER:
61     IT : out std_logic;         -- inicia temporização
62
63     -- Sinais de Saida Externos:
64     MEV : out std_logic;        -- sinaliza multa por excesso de velocidade
65     MFC : out std_logic;        -- sinaliza multa por falta de credito
66     SDM : out std_logic;        -- sinaliza limite de distância total percorrida
67 );
68 END COMPONENT;
69
70 SIGNAL ZR : std_logic;
71 SIGNAL PO : std_logic;
72 SIGNAL NG : std_logic;
73 SIGNAL ES : std_logic;
74 SIGNAL LDA : std_logic;
75 SIGNAL LDB : std_logic;
76 SIGNAL LDC : std_logic;
77 SIGNAL IT : std_logic;
78 SIGNAL FT : std_logic;
79 SIGNAL smxa : std_logic_vector(2 downto 0);
80 SIGNAL smxb : std_logic_vector(2 downto 0);
81 SIGNAL su_ula : STD_LOGIC_VECTOR (1 DOWNTO 0);
82
83 BEGIN
84     UC1 : UC PORT MAP (CK=>CK, RT=>RT, IC=>IC, DC=>DC, RP=>RP, PP=>PP, MO=>MO, ZR=>ZR, PO=>PO, NG=>NG, ES=>ES,
85                        IT=>IT, MEV=>MEV, MFC=>MFC, SDM=>SDM, Sel_mxa=>smxa, Sel_mxb=>smxb, Sel_ula=>su_ula);
86
87     FD1 : FD PORT MAP (LDA=>LDA, LDB=>LDB, LDC=>LDC, IT=>IT, CK=>CK, S_MXA=>smxa, S_MXB=>smxb);
88
89     IT_OUT<= IT;
90     FT_OUT<= FT;
91
92 END ESTRUTURAL;


```

```

1  -- Quartus Prime VHDL FEI DIGITAL REPORT: Projeto Completo do Pedágio e Periféricos
2
3  LIBRARY IEEE;
4  USE IEEE.STD_LOGIC_1164.ALL;
5
6  ENTITY PEDAGIO_TOTAL IS
7  PORT(
8
9      KEY0, KEY1, CLK1_50, SW0, SW1, SW9      : IN STD_LOGIC;
10     LED0, LED1, LED2, LED3                  : OUT STD_LOGIC;
11     NCS, SDI, SCLK                           : OUT STD_LOGIC;
12     SDO                                       : IN STD_LOGIC;
13     HEX0, HEX1, HEX2, HEX3, HEX4, HEX5      : OUT STD_LOGIC_VECTOR (6 DOWNTO 0)
14 );
15 END PEDAGIO_TOTAL;
16
17 ARCHITECTURE ESTRUTURAL OF PEDAGIO_TOTAL IS
18
19     COMPONENT GERADOR_PP
20     PORT(
21         CLK, RST: IN STD_LOGIC;           -- sinais de controle
22         PP : BUFFER STD_LOGIC;           -- puse de pórtilo
23         LP : BUFFER STD_LOGIC;           -- led de sinalização de frequência
24         SDO: IN STD_LOGIC;               -- entrada de dados do sensor ADXL345
25         SCLK,SDI,NOT_CS: OUT STD_LOGIC --sinais de comunicação com sensor ADXL345
26     );
27     END COMPONENT;
28
29     COMPONENT SINCRON
30     PORT(
31         CK      : IN STD_LOGIC;           -- clock de 50MHz
32         RST      : IN STD_LOGIC;         -- reset (ativo em zero)
33         KEY      : IN STD_LOGIC;         -- botao de entrada (ativo em zero)
34         SINC     : OUT STD_LOGIC         -- pulso de sinal de saída (ativo em um)
35     );
36     END COMPONENT;
37
38     COMPONENT debouncing
39     PORT(
40         ck      : in std_logic;           -- periodo de referencia
41         rst      : in std_logic;         -- iniciacao da contagem
42         ch       : in std_logic;         -- sinal com oscilacao
43         ch_db    : in std_logic;         -- sinal com oscilacao
44         ch_db    : out std_logic         -- sinal sem oscilacao
45     );
46     END COMPONENT;
47
48     COMPONENT DECODIFICADOR_BCD
49     PORT(
50         Q : IN STD_LOGIC_VECTOR(7 DOWNTO 0); -- vetor de 8 bits de entrada
51         D, U : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) -- vetores dezena e unidade
52     );
53     END COMPONENT;
54
55     COMPONENT PEDAGIO_COMPLETO
56     PORT(
57         PP, IC, DC, CK, RP, MO, RT : IN STD_LOGIC;
58         IT_OUT, FT_OUT              : OUT STD_logic;
59         MEV, MFC, SDM               : OUT STD_LOGIC;
60         CR, DP, DT                  : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)
61     );
62     END COMPONENT;
63
64     SIGNAL PP : std_logic;
65     SIGNAL IC : std_logic;
66     SIGNAL DC : std_logic;
67     SIGNAL CK : std_logic;
68     SIGNAL RP : std_logic;
69     SIGNAL MO : std_logic;
70     SIGNAL FT : std_logic;
71     SIGNAL IT : std_logic;
72     SIGNAL CR : std_logic_vector(7 downto 0);
73     SIGNAL DP : std_logic_vector(7 downto 0);
74     SIGNAL DT : STD_LOGIC_VECTOR(7 DOWNTO 0);
75
76 BEGIN
77     GER_PP : GERADOR_PP PORT MAP (CLK=>CLK1_50 ,RST=>SW9 ,PP=>PP ,LP=>LED0 ,SDO=>SDO ,S
78     SINC1 : SINCRON PORT MAP (CK=>CLK1_50 ,RST=>SW9 ,KEY=>KEY0 ,SINC=>IC );
79     SINC2 : SINCRON PORT MAP (CK=>CLK1_50 ,RST=>SW9 ,KEY=>KEY1 ,SINC=>DC );
80     DEB1 : debouncing PORT MAP (ck=>CLK1_50 ,rst=>SW9 ,ch=>SW0 ,ch_db=>RP );
81     DEB2 : debouncing PORT MAP (ck=>CLK1_50 ,rst=>SW9 ,ch=>SW1 ,ch_db=>MO );
82     DEC_HEX10 : DECODIFICADOR_BCD PORT MAP (Q=>CR ,D=>HEX1 ,U=>HEX0 );
83     DEC_HEX32 : DECODIFICADOR_BCD PORT MAP (Q=>DP ,D=>HEX3 ,U=>HEX2 );
84     DEC_HEX54 : DECODIFICADOR_BCD PORT MAP (Q=>DT ,D=>HEX5 ,U=>HEX4 );
85     MEI : PEDAGIO_COMPLETO PORT MAP (PP=>PP ,IC=>IC ,DC=>DC ,CK=>CLK1_50 ,RP=>RP ,MO=>MO ,
86
87 END ESTRUTURAL;


```

## 7. DIAGRAMA RTL DO PROJETO COMPLETO E PERIFÉRICOS







## 8. DIAGRAMA DE ESTADOS DA UC GERADO PELO QUARTUS PRIME




## 9. SIMULAÇÃO FUNCIONAL DO INCREMENTO DE CRÉDITO



## 10. SIMULAÇÃO FUNCIONAL DA SINALIZAÇÃO DA DISTÂNCIA MÁXIMA PERCORRIDA



## 11. SIMULAÇÃO FUNCIONAL DA UC + FD (MULTAS E SETUP DO SISTEMA POR REINÍCIO)





## **12. Conclusão**

O objetivo geral deste projeto 1 do Laboratório de Sistemas Digitais II foi alcançado, no qual desenvolvemos um SCADA de Percurso de Pedágio Aberto. Para tanto, foi iniciado o desenvolvimento pela uma máquina de estado finita (FSM) e a lógica necessária para comando do sinal de abertura do SCADA em um FPGA, utilizando a linguagem de descrição VHDL implementada no software Quartus Prime Lite Edition 16.1 e o método de projeto RTL, bem como o projeto de uma Unidade de Controle e Fluxo de Dados. Os parâmetros de para as Multas, Limite de Distância Percorrida, bem como outros parâmetros para a condição estabelecida para o projeto (Requisitos) é baseada no número de matrícula (R.A) descrito no cabeçalho deste documento.

Esse projeto de implementação também alcançou objetivos exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE) onde todo o desenvolvimento do software embarcado e modelo final será feito no software Quartus Prime Lite Edition 16.1 onde será feita a simulação funcional e interface final do sistema de controle digital totalmente implementada utilizando o FPGA da família MAX 10 (modelo: 10M50DAF484C7G) existente na placa de desenvolvimento Altera DE10-Lite. Esse processo envolve a compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Através dos itens que correspondem à visão RTL dos principais circuitos, foi comprovada a complexidade da implementação e como a metodologia de Fluxo de Dados, uso de Registradores, bem como a ULA e o MUXI são facilitadores para a visão de implementação do projeto. A conformidade do Sistema Digital para o Cofre de Segurança foi garantida através da simulação via University UWF (Wave Form) realizada no software.