

Murasaki Zou


むらさきぞう v1.2

moduł z mikroprocesorem LPC2368 lub LPC1768 dla makiety dydaktycznej Akai Kaba

Moduł mikroprocesorowy Murasaki Zou v1.2 jest przeznaczony do współpracy z makietą dydaktyczną Akai Kaba v1.x. Występuje on w dwóch wersjach: z mikrokontrolerem ARM7 LPC2368, oraz z mikrokontrolerem Cortex M3 LPC1768. Oba układy są w 100% kompatybilne nóżkowo. Historia wersji modułu umieszczona jest w tabeli 2.

Mikrokontrolery serii LPC17XX firmy NXP są obecnie najszybszymi układami z rdzeniem Cortex M3 dostępnymi na rynku. Odznaczają się maksymalną częstotliwością taktowania 100MHz i ulepszonym modułem akceleracji pamięci programu. Procesor ten może być taktowany z wewnętrznego generatora RC 4MHz oraz z zewnętrznego kwarcu 10MHz. Częstotliwość taktowania można podnieść wewnętrznym układem PLL.

Zaletą układu LPC2368 natomiast jest wbudowany kontroler kart SD i MMC mogący pracować w trybie 4ro bitowym. Procesor jest taktowany z wewnętrznego kwarcu 10 lub 12MHz. W obu procesorach dodatkowy kwarc 32kHz używany jest do taktowania wbudowanego układu RTC.



Programowanie modułu standardowo odbywa się przez interfejs JTAG. Istnieje jednak możliwość programowania ISP za pośrednictwem interfejsu RS232 i wbudowanego bootloadera. Uruchomienie bootloadera wymaga aby w czasie restartu mikrokontrolera linia P2.10 (ISP) była zwarta do masy. To wyprowadzenie procesora jest połączone z linią 1Hz na makiecie (środkowy pin złącza RTC_Ckout/RTC_int).

Na module znajduje się dodatkowy punkt lutowniczy umożliwiający wyprowadzenie sygnału TXD interfejsu UART3. Interfejs ten posiada możliwość pracy w trybie IRDA. Tym samym dołączenie do tej linii nadajnika (diody) podczerwieni w połączeniu z odbiornikiem na makiecie (dołączonym do lini RXD3) lub przy wykorzystaniu modułu nadawczo-odbiorczego podczerwieni pozwoli na komunikację w paśmie podczerwonym np. z laptopem.

Rdzenie obu procesorów są 32 bitowe podobnie jak ich porty. Ze względów praktycznych porty na module zostały podzielone na 8 bitowe kawałki w taki sposób aby wszystkie piny portu na makiecie należały do jednego portu mikrokontrolera i były zgodne kolejnością. Należy także zaznaczyć, że w obu mikrokontrolerach istnieją spore możliwości konfiguracji alternatywnych funkcji pinów łącznie z możliwością wyprowadzenia tego samego interfejsu komunikacyjnego lub innej funkcji w kilku różnych punktach (w danej chwili w jednym wybranym). Z tego powodu w wypadku kiedy projekt wymaga użycia kilku funkcji korzystających z tego samego pinu można przekonfigurować odpowiednio połączenia wewnątrz procesora. Wybrane informacje zawarte są w tabeli 1 a szczegóły w User Manualu danego mikrokontrolera.

Złącza:

- **JTAG** 2x5pin. Złącze do którego należy podłączyć JTAG odpowiedni dla mikrokontrolerów ARM w celu zaprogramowania/debugowania modułu.
- Card –micro SD. Procesor LPC2368 wyposażony jest w kontroler kart. Kartę micro SD umieszcza się w montowanym opcjonalnie złączu otwieranym od góry
- USB USB B. Oba mikrokontrolery mają możliwość obsługi interfejsu USB w trybie device a model LPC1768 także w trybie host i OTG. Złącze montowane opcjonalnie.
- **Ethernet** RJ45. Złącze RJ45 z wbudowanym transformatorem i diodami LED połączone z zewnętrznym układem warstwy fizycznej ethernetu. Współpracuje z wbudowanym w procesor kontrolerem ethernetu. Montowane opcjonalnie.
- 1. Pin nie jest bezpośrednio połączony z makietą.
- 2. Linie sterujące alfanumerycznym wyświetlaczem LCD na makiecie mogą być przez niego obciążane. Należy mieć to na uwadze podczas wykorzystywania tych linii w roli GPIO i w razie potrzeby wyciągnąć wyświetlacz z gniazda makiety.
- 3. Pin związany z interfejsem USB montowanym opcjonalnie. Jeżeli pin ma być wykorzystywany jako GPIO należy wziąć pod uwagę jego funkcje dla interfejsu USB.
- 4. Linie mogą pełnić rolę dodatkowych GPIO w różnych miejscach makiety i modułu.
- 5. Linia RXD2 jest połączona z linią ISP w celu wyprowadzenia jej na zewnątrz modułu (środkowy pin złącza wyboru sygnału 1Hz z układu RTC na makiecie). Należy pamiętać, że linia P2.10 (ISP) przytrzymana w stanie niskim podczas resetu procesora powoduje wejście do wbudowanego bootloadera.
- 6. Pin związany z opcjonalną obsługą kart micro SD przez kontroler wbudowany w procesor LPC2368 (brak w LPC1768!!). Należy wziąć pod uwagę funkcję tego pinu dla interfejsu SD w wypadku jego wykorzystania w roli GPIO.
- 7. Linie portu F są współdzielone z wyświetlaczami siedmiosegmentowymi, przyciskami i diodami LED na makiecie. Jeżeli mają być one użyte jednocześnie z portem F wykorzystywanym do innych celów należy połączyć je kablowo z innym portem.
- 8. Te piny mogą opcjonalnie służyć do wyprowadzenia specjalizowanego interfejsu audio I²S. Ponieważ wszystkie są współdzielone z portem F należy je w takim zastosowaniu odłączyć zworkami SW_ON na makiecie.

- 9. Ten pin jest dołączony do specjalnego miejsca na module skąd można wyprowadzić sygnał TXD3 do pracy w roli GPIO/UART3/IRED.
- 10. Piny są współdzielone z pinami obsługi układu warstwy fizycznej ethernetu (PHY) montowanego opcjonalnie. Należy mieć to na uwadze, podczas wykorzystywania tych pinów w roli GPIO.

TMS TMS	nr	pin		funkcja 2	nr	pin	funkcja 1	funkcja 2
3 TMS TMS TRST TRST		TDO ¹	TDO		51	P2.12 ¹	MCDA2 ⁶	P2.12 ⁴
TRST								
S								ISP ⁷
6								
7	5	TCK ¹	TCK		55	Vss	GND	
R		P0.26	PE.3	DAC		P0.22	PC.7	
P		P0.25	PE.2			P0.21	PC.6	MCPWR ⁶
10			PE.1	ADC1				
11	9		PE.0	ADC0	59	P0.19	PC.4	CS / MCCLK ⁶
12	10	Vdda ¹	Vdda		60	P0.18	PC.3	MOSI
13	11		GND		61	P0.17	PC.2	MISO
14 RSTOUT	12	Vref ¹	Vref		62	P0.15	PC.0	
15	13	Vdcdc	VCC		63	P0.16	PC.1	
16	14	RSTOUT ¹			64	P2.9 ¹	U1CO ³	P2.9 ⁴
17	15	Vss	GND		65	P2.8 ¹		
18	16	RTCK1 ¹	Q 32kHz		66	P2.7	PD.7	RTS
19	17	RESET			67	P2.6	PD.6	
P1.31	18	RTCK2 ¹	Q 32kHz		68	P2.5	PD.5	
P1.30	19	Vbat	Vbat		69	P2.4	PD.4	
The image is a content of the content of the image is a content of the image is a content of t	20	P1.31	PB.7		70	P2.3	PD.3	
The image is a content of the content of the image is a content of the image is a content of t	21		PB.6	Vbus ³	71	Vdd	VCC	
24 P0.28 PE.5 74 P2.1 PD.1 RXD 25 P0.27 PE.4 75 P2.0 PD.0 TXD 26 P3.26¹ 76 P0.98 PF.7¹ 27 P3.25¹ 77 P0.88 PF.6¹ 28 Vdd VCC 78 P0.78 PF.5¹ 29 P0.29 PE.6 U1D+³ 79 P0.68 PF.4¹ 30 P0.30 PE.7 U1D-³ 80 P0.58 PF.3¹ 31 Vss GND 81 P0.48 PF.2¹ 32 P1.18 PA.2 82 P4.28¹ RXD3° 33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 85 P4.29¹ ired P4.29⁴ 36 P1.22 PA.6 86 <td< td=""><td>22</td><td>$X1^1$</td><td>Q 10MHz</td><td></td><td>72</td><td>Vss</td><td>GND</td><td></td></td<>	22	$X1^1$	Q 10MHz		72	Vss	GND	
Part	23	$X2^1$	Q 10MHz		73	P2.2	PD.2	CTS
26 P3.26¹ 27 P3.25¹ 28 Vdd VCC 77 P0.88 PF.6¹ 29 P0.29 PE.6 U1D+³ 76 P0.98 PF.7¹ 30 P0.30 PE.7 U1D-³ 80 P0.58 PF.7¹ 31 Vss GND 81 P0.48 PF.2¹ 32 P1.18 PA.2 82 P4.28¹ RXD3° 33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 86 P1.17 PA.1 E_MDIO¹ 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC¹¹ 39 P1.25 PB.1 D5² 89 P1.14¹ E_RX_ER 40 P1.26 PB.2 D6² 90 P1.10¹ E_RXDI 41 Vss	24	P0.28	PE.5		74	P2.1	PD.1	RXD
27 P3.25¹ 28 Vdd VCC 77 P0.88 PF.6¹ PF.5¹ 29 P0.29 PE.6 U1D+³ 79 P0.68 PF.4¹ PF.5¹ 30 P0.30 PE.7 U1D-³ 80 P0.58 PF.3¹ PF.3¹ 31 Vss GND 81 P0.48 PF.2¹ 82 P4.28¹ RXD3³ 32 P1.18 PA.2 82 P4.28¹ RXD3³ 83 Vss GND 34 P1.20 PA.5 84 Vdcdc VCC 85 P4.29¹ ired P4.29⁴ 36 P1.21 PA.5 86 P1.17 PA.1 E_MDIO¹ 87 P1.16 PA.0 E_MDC¹¹ 87 P1.16 PA.0 E_MDC¹¹ 38 P1.24 PB.0 D4² 88 P1.15¹ E_REF_CL 89 P1.14¹ E_RX_ER 90 P1.10¹ E_RXD1 91 P1.9¹ E_RXD0 92 P1.8¹ E_CRS 93 P1.4¹ E_TX_EN 94 P1.1¹ E_TXD1 95 P1.0¹ E_TXD0 96 Vdd VCC 97 Vss GND 44 P	25	P0.27	PE.4		75		PD.0	TXD
28 Vdd VCC 29 P0.29 PE.6 U1D+3 30 P0.30 PE.7 U1D-3 31 Vss GND 80 P0.58 PF.37 32 P1.18 PA.2 82 P4.281 RXD39 33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 85 P4.29 ired P4.294 36 P1.22 PA.6 86 P1.17 PA.1 E_MDIO1 37 P1.23 PA.7 88 P1.151 E_REF_CL 39 P1.25 PB.1 D52 89 P1.141 E_RX_ER 40 P1.26 PB.2 D62 90 P1.101 E_RXDI 41 Vss GND 91 P1.91 E_RXDO 42 Vdcdc VCC 92 P1.81 E_CRS	26				76	P0.9 ⁸	PF.7 ⁷	
29 PO.29 PE.6 U1D+3 30 PO.30 PE.7 U1D-3 31 Vss GND 32 P1.18 PA.2 33 P1.19 PA.3 34 P1.20 PA.4 35 P1.21 PA.5 36 P1.22 PA.6 37 P1.23 PA.7 38 P1.24 PB.0 D42 39 P1.25 PB.1 D52 40 P1.26 PB.2 D62 41 Vss GND 42 Vdcdc VCC 43 P1.27 PB.3 D72 44 P1.28 PB.4 RS2 44 P1.28 PB.4 RS2 45 P1.29 PB.5 RW2 46 P0.0 SDA P0.0 ⁴ 46 P0.0 SDA P0.0 ⁴ 48 P0.10 TXD25 P0.10 ⁴	27	P3.25 ¹			77	P0.8 ⁸	PF.6 ⁷	
Record R	28	Vdd	VCC		78	P0.7 ⁸	PF.5 ⁷	
31 Vss GND 81 P0.48 PF.27 32 P1.18 PA.2 82 P4.281 RXD39 33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 85 P4.29 ired P4.294 36 P1.22 PA.6 86 P1.17 PA.1 E_MDIO1 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC10 38 P1.24 PB.0 D42 88 P1.151 E_REF_CL 39 P1.25 PB.1 D52 89 P1.141 E_RX_ER 40 P1.26 PB.2 D62 90 P1.101 E_RXD1 41 Vss GND 91 P1.91 E_RXD0 42 Vdcdc VCC 92 P1.81 E_CRS 43 P1.27 PB.3 D72 93 <td>29</td> <td>P0.29</td> <td>PE.6</td> <td>$U1D+^3$</td> <td>79</td> <td></td> <td>PF.4⁷</td> <td></td>	29	P0.29	PE.6	$U1D+^3$	79		PF.4 ⁷	
32 P1.18 PA.2 82 P4.28¹ RXD3° 33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 84 Vdcdc VCC 36 P1.22 PA.6 85 P4.29¹ ired P4.29⁴ 36 P1.23 PA.7 86 P1.17 PA.1 E_MDIO¹ 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC¹¹ 39 P1.25 PB.1 D5² 88 P1.15¹ E_REF_CL 39 P1.26 PB.2 D6² 89 P1.14¹ E_RX_ER 40 P1.26 PB.2 D6² 90 P1.10¹ E_RXD1 41 Vss GND 91 P1.9¹ E_RXD0 42 Vdcdc VCC 92 P1.8¹ E_CRS 43 P1.29 PB.3 D7² 94<	30	P0.30	PE.7	U1D- ³	80			
33 P1.19 PA.3 83 Vss GND 34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 85 P4.29 ired P4.29 ⁴ 36 P1.22 PA.6 86 P1.17 PA.1 E_MDIO ¹ 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC ¹¹ 38 P1.24 PB.0 D4 ² 88 P1.15 ¹ E_REF_CL 39 P1.25 PB.1 D5 ² 89 P1.14 ¹ E_RX_ER 40 P1.26 PB.2 D6 ² 90 P1.10 ¹ E_RXD1 41 Vss GND 91 P1.9 ¹ E_RXD0 42 Vdcdc VCC 92 P1.8 ¹ E_CRS 43 P1.27 PB.3 D7 ² 93 P1.4 ¹ E_TX_EN 44 P1.28 PB.4 RS ² 94 P1.1 ¹ E_TXD0 45	31	Vss	GND		81			
34 P1.20 PA.4 84 Vdcdc VCC 35 P1.21 PA.5 85 P4.29 ired P4.29 ⁴ 36 P1.22 PA.6 86 P1.17 PA.1 E_MDIO ¹ 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC ¹⁰ 38 P1.24 PB.0 D4 ² 88 P1.15 ¹ E_REF_CL 39 P1.25 PB.1 D5 ² 89 P1.14 ¹ E_RX_ER 40 P1.26 PB.2 D6 ² 90 P1.10 ¹ E_RXD1 41 Vss GND 91 P1.9 ¹ E_RXD0 42 Vdcdc VCC 92 P1.8 ¹ E_CRS 43 P1.27 PB.3 D7 ² 93 P1.4 ¹ E_TX_EN 44 P1.28 PB.4 RS ² 94 P1.1 ¹ E_TXD1 45 P1.29 PB.5 RW ² 95 P1.0 ¹ E_TXD0 <		P1.18	PA.2		82	P4.28 ¹	RXD3 ⁹	
S5 P1.21 PA.5 86 P1.17 PA.1 E_MDIO ¹	33	P1.19	PA.3		83	Vss	GND	
36 P1.22 PA.6 86 P1.17 PA.1 E_MDIO¹ 37 P1.23 PA.7 87 P1.16 PA.0 E_MDC¹¹ 38 P1.24 PB.0 D4² 88 P1.15¹ E_REF_CL 39 P1.25 PB.1 D5² 89 P1.14¹ E_RX_ER 40 P1.26 PB.2 D6² 90 P1.10¹ E_RX_ER 90 P1.10¹ E_RXD1 91 P1.9¹ E_RXD0 42 Vdcdc VCC 92 P1.8¹ E_CRS 43 P1.27 PB.3 D7² 93 P1.4¹ E_TX_EN 44 P1.28 PB.4 RS² 94 P1.1¹ E_TXD1 45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 97 Vss GND <t< td=""><td></td><td></td><td>PA.4</td><td></td><td></td><td></td><td>VCC</td><td></td></t<>			PA.4				VCC	
37 P1.23 PA.7 87 P1.16 PA.0 E_MDC ^{IC} 38 P1.24 PB.0 D4² 88 P1.15¹ E_REF_CL 39 P1.25 PB.1 D5² 89 P1.14¹ E_RX_ER 40 P1.26 PB.2 D6² 90 P1.10¹ E_RXD1 41 Vss GND 91 P1.9¹ E_RXD0 42 Vdcdc VCC 92 P1.8¹ E_CRS 43 P1.27 PB.3 D7² 93 P1.4¹ E_TX_EN 44 P1.28 PB.4 RS² 94 P1.1¹ E_TXD1 45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 97 Vss GND 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0² TXD0 </td <td></td> <td></td> <td>PA.5</td> <td></td> <td></td> <td></td> <td>ired</td> <td></td>			PA.5				ired	
38 P1.24 PB.0 D4² 39 P1.25 PB.1 D5² 40 P1.26 PB.2 D6² 41 Vss GND 42 Vdcdc VCC 43 P1.27 PB.3 D7² 44 P1.28 PB.4 RS² 45 P1.29 PB.5 RW² 46 P0.0 SDA P0.0⁴ 47 P0.1 SCL P0.1⁴ 48 P0.10 TXD2⁵ P0.10⁴ 94 P1.29 PF.0² 7 Vss GND 96 Vdd VCC 97 Vss GND 98 P0.2 PF.0² TXD0	36	P1.22	PA.6		86	P1.17	PA.1	E_MDIO ¹⁰
39 P1.25 PB.1 D5² 40 P1.26 PB.2 D6² 41 Vss GND 90 P1.10¹ E_RXD1 42 Vdcdc VCC 91 P1.9¹ E_RXD0 43 P1.27 PB.3 D7² 92 P1.8¹ E_CRS 44 P1.28 PB.4 RS² 94 P1.1¹ E_TX_EN 45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 98 P0.2 PF.0² TXD0 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0² TXD0								E_MDC ¹⁰
40 P1.26 PB.2 D6² 41 Vss GND 90 P1.10¹ E_RXD1 42 Vdcdc VCC 91 P1.9¹ E_RXD0 43 P1.27 PB.3 D7² 92 P1.8¹ E_CRS 44 P1.28 PB.4 RS² 94 P1.1¹ E_TX_D1 45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 98 P0.2 PF.0² TXD0 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0² TXD0								
41 Vss GND 42 Vdcdc VCC 43 P1.27 PB.3 D7² 44 P1.28 PB.4 RS² 45 P1.29 PB.5 RW² 46 P0.0 SDA P0.0⁴ 47 P0.1 SCL P0.1⁴ 48 P0.10 TXD2⁵ P0.10⁴ 91 P1.9¹ E_RXD0 92 P1.8¹ E_CRS 93 P1.4¹ E_TX_EN 94 P1.1¹ E_TXD1 95 P1.0¹ E_TXD0 96 Vdd VCC 97 Vss GND 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0² TXD0								
42 Vdcdc VCC 92 P1.8¹ E_CRS 43 P1.27 PB.3 D7² 93 P1.4¹ E_TX_EN 44 P1.28 PB.4 RS² 94 P1.1¹ E_TXD1 45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 97 Vss GND 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0⁻ TXD0	40			$D6^2$				
43 P1.27 PB.3 D7² 44 P1.28 PB.4 RS² 45 P1.29 PB.5 RW² 46 P0.0 SDA P0.0⁴ 47 P0.1 SCL P0.1⁴ 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0⁻ TXD0								
44 P1.28 PB.4 RS² 45 P1.29 PB.5 RW² 46 P0.0 SDA P0.0⁴ 47 P0.1 SCL P0.1⁴ 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0⁻ TXD0								
45 P1.29 PB.5 RW² 95 P1.0¹ E_TXD0 46 P0.0 SDA P0.0⁴ 96 Vdd VCC 47 P0.1 SCL P0.1⁴ 97 Vss GND 48 P0.10 TXD2⁵ P0.10⁴ 98 P0.2 PF.0⁻ TXD0	43				93			
46 P0.0 SDA P0.0 ⁴ 96 Vdd VCC 47 P0.1 SCL P0.1 ⁴ 97 Vss GND 48 P0.10 TXD2 ⁵ P0.10 ⁴ 98 P0.2 PF.0 ⁷ TXD0								
47 P0.1 SCL P0.1 ⁴ 97 Vss GND 48 P0.10 TXD2 ⁵ P0.10 ⁴ 98 P0.2 PF.0 ⁷ TXD0	45		PB.5		95	P1.0 ¹		
48 P0.10 TXD2 ⁵ P0.10 ⁴ 98 P0.2 PF.0 ⁷ TXD0		P0.0	SDA	P0.0 ⁴	96	Vdd		
48 P0.10 TXD2 ⁵ P0.10 ⁴ 98 P0.2 PF.0 ⁷ TXD0 49 P0.11 1 wire P0.11 ⁴ 99 P0.3 PF.1 ⁷ RXD0	47				97	Vss		
49 P0.11 1wire P0.11 ⁴ 99 P0.3 PF.1 ⁷ RXD0	48	P0.10	TXD2 ⁵	P0.10 ⁴	98	P0.2		
7 2012 2012	49	P0.11	1 wire	P0.11 ⁴	99	P0.3	PF.1 ⁷	RXD0
50 P2.13 ¹ MCDA3 ⁶ P2.13 ⁴ 100 RTCK ¹ RTCK	50	P2.13 ¹	MCDA3 ⁶	P2.13 ⁴	100	RTCK ¹	RTCK	

Tabela1. Opis pinów peocesora.

wersja	błędy	zmiany
v1.0	 nieprawidłowy footprint do generatora G1 błędnie spolaryzowania dioda R w gnieździe Ethernet błędna wartość rezystorów R13-R17 (1k5/49R9) brak info o otwartym drenie na PE.4 i PE.5 	
v1.1	 nieprawidłowy footprint do generatora G1 błędnie spolaryzowania dioda R w gnieździe Ethernet błędna wartość rezystorów R13-R17 (1k5/49R9) 	 tranzystor T1 zmieniony na MOSFETa BSS84 zmienione wartości R7 i R8 zmienione wartości C1 i C2 (33p/39p) dodane gniazdo karty uSD wraz z dodatkowymi elementami (T2, R23, C19, C20) rozdzielenie linii PC.7 i P2.11 dodane pull-upy na liniach PE.4 i PE.5 połączenie linii P0.10 i P2.10
v1.2	T.B.D.	 poprawiony footprint generatora G1 zmieniona polaryzacja diody R w gnieździe Ethernet poprawione wartości rezystorów R13-R17

Tabela2. Historia wersji.

