מבוא למחשבים

Pipeline Processing

השקפים מבוססים על הספרים Mano – 9 פרק Hennessy & Patterson


> ד"ר רון שמואלי rshmueli@bgu.ac.il

Pipeline Processing


Key idea: break big computation into pieces



General Structure of a 4-Segment Pipeline



Space-Time Diagram



חישוב גורם האצה של ה- PIPELINE

- . מספר המשימות לביצוע/ K מספר הסיגמנטים n
 - .Pipelined במחשב ללא
 - T- הזמן להשלים משימה.
 - n*T הזמן הנדרש להשלמת ח משימות.

• במכונת Pipelined

- (זמן לסיום כל סיגמנט) tp
 - זמן להשלמת המשימה הראשונה. Ktp
- . הזמן להשלמת n-1 המשימות הנותרות (n-1)tp
 - הזמן להשלמת n משימות. (k+n-1)tp •

• גורם ההאצה Speedup

Sk = n*T / (k + n - 1)*tp

<u>תוצאות מיטביות</u>

ה- PIPELINE תמיד מלא גורם האצה תיאורטי הוא K (K מספר הסגמנטים)

$$\lim_{n \to \infty} S_k = \frac{T}{t_p} = k$$
, (if $t_n = k * t_p$)

 $T = kt_p$


Pipeline הגבול המעשי של

לא יכול להגיע למהירות התאורטית - Pipeline •

- סיגמנטים שונים דורשים זמן ביצוע שונה → תאום
 תדר שעון לסגמנט האיטי → זמן המתנה בסגמנטים
 האחרים.
- בזבוז זמן עם אוגרי הביניים (לא נדרשים במערכת רגילה).

- :טוב לשימוש –Pipeline
 - פעולות אריתמטיות
- (fetch-decode-execute) ביצוע במקביל של מחזור פקודה

4-STAGE FLOATING POINT ADDER



חישוב גורם האצה

• בהנחה שהזמן הנדרש לסיגמנטים השונים הוא:

- t1=60ns, t2=70ns, t3=100ns, t4=80ns
 - tr=10ns ההשהיה של האוגרים
 - זמן מחזור (כל מחזור מתקבלת תפוקה):


$$tp = t3+tr=100+10=110$$

:(סכום הזמנים) Pipeline זמן ביצוע ללא

$$tn = t1 + t2 + t3 + t4 + tr = 60 + 70 + 100 + 80 ns = 320$$

• S=tn/tp=320/110=2.9

CPU cycle




The MIPS CPU

MIPS - Microprocessor without Interlocked Pipeline Stages

Instruction fetch

Instruction Decode / register fetch Execute / address calculation Memory access Write back




Hennessy & Patterson - Computer Architecture


8

MIPS Instruction Formats


 R-type (register insts)



 I-type (Load, Store, Branch, inst's w/imm data)



• J-type (Jump)



op: operation of the instruction


rs, rt, rd: the source and destination register specifiers shamt: shift amount

funct: selects the variant of the operation in the "op" field address / immediate: address offset or immediate value target address: target address of the jump instruction

Executing an Add Instruction


Add R2, R3, R5; R2 \leftarrow R3+R5

31	op 26	rs 21	rt 16	rd ₁₁	shamt ₆	funct 0
	ALU	3	5	2	0	0 = Add




Pipelined CPU

Instruction Instruction Execute / Memory Write fetch Decode / address back access register fetch calculation PCSrc IF/ID ID/EX EX/MEM MEM/WB Branch RegWrite E Read MemWrite Address Read Lead reg 2 data 1
Write S data 2
Write S data 2
Write S data 2
Write S data 2 MemtoReg Instruction + Read Address Data Instruction Data Memory _{Write} Data _{Data} Memory [15-0] 16 /Sign\32 MemRead [20-16] (final ALUOp [15-11] RegDst




Ron Shmueli

or



Ron Shmueli


or



Ron Shmueli

lw

or




sub R11,R2, R3 and R12,R4, R5 or R13,R6, R7

סיכונים ב- Pipeline - תקציר

- . גישה לזיכרון ע"י שני סגמנטים <u>Structural hazards</u>
 - **חציית אוגרים** גישה לאוגרים לקריאה וכתיבה.
 - תלות בין הנתונים המתבצעים. <u>Data hazards</u>
 - מעגל המשהה את הפקודה Hardware interlock •
 - . ניתוב תוצאה במסלול חלופי Operand forwarding •
- הקומפיילר מסדר את הפקודות מחדש <u>Delayed load</u>
 - בקרת זרימה-הסתעפות. Control Hazards •

Structural Hazards

. גישה לזיכרון ע"י שתי בפקודות, בשלבי ביצוע שונים.



What if Instruction 1 is also a LOAD?


פתרונות

– הכנסת STALL


– הפרדת זיכרונות



Data Hazards (1)




כתוב לרגיסטר בחצי שעון ראשון, קרא בחצי שעון שני –




Data Hazards – Operand Forwarding

חומרה שמגלה תלות בין פקודות, ומנתבת תוצאה
 במסלול חלופי ישירות לסגמנט המתאים.


Forwarding Hardware Example: Bypassing From EX to Src1 and From WB to Src2



דוגמא



HW Interlock ביחס ל



Data Hazard- Delayed Load


NOPs הקומפיילר מסדר את הפקודות מחדש במידת הצורך מכניס

Delayed Load+ Forwarding - דוגמא

Unscheduled code:	a = b + c; d = e - f;		סידור פקודות מחדש ע" המהדר Scheduled Code:		
Id r2, b(0) Id r3, c(0) →add r1, r2, r3 →st r1, a(0) Id r5, e(0) Id r6, f →sub r4, r5,r6 →st r4,d		Id Id Id add Id st sub nop (d	r2, b(0) r3, c(0) r5, e(0) r1, r2, r3 r6, f r1,a(0) r4, r5,r6 or stalls by the HW) r4,d(0)		

Delayed Load - A load requiring that the following instruction not use its result


Data hazards – HW interlock




Ron Shmueli

22

Data hazards - Forwarding



Data Hazards that cannot solved by FWD



בקרת זרימה-הסתעפות<u>- Control Hazards</u>

- ביסיון לנחש את תוצאת ההסתעפות והבאת והבאת והבאת והבאת המתאימות בהתאם לניחוש
 - (ניהול הזיכרון אסוציאטיבי) Branch target Buffer (BTB) –
 - המהדר מסדר את הפקודות מחדש, מכניס <u>Delayed Branch</u> כך שהצינור יישאר מלא כאשר ישנה הסתעפות פקודות שימושיות כך שהצינור יישאר מלא כאשר ישנה הסתעפות
 - . ביצוע FETCH לכתובת הבאה ולכתובת הסתעפות <u>PRE-FETCH</u>
 - שמירת הלולאה כולה כולל Loop Buffer (High Speed Register file) ההסתעפות באוגרים הלולאה כולה מתבצעת ללא גישה לזיכרון.

Control Hazard on Branches (1)

- Static Option 1: Stall
 - Stall pipe when branch is encountered until resolved



- -CPI = 1
- 20% of instructions are branches
- Stall 3 cycles on every taken branch
- CPI new = $1 + 0.2 \times 3 = 1.6$
 - (CPI new = CPI Ideal + avg. stall cycles / instr.)
- We loose 60% of the performance

Control Hazard on Branches (2)

- Static Option 2: Predict Not Taken
 - Execute instructions from the fall-through (nottaken), path
 - As if there is no branch
 - If the branch is not-taken (~50%), no penalty is paid
 - If branch actually taken
 - Flush the fall-through path instructions before they change the machine state (memory / registers).
 - Fetch the instructions from the correct (taken) path
 - Assuming ~50% branches not taken on average
 - CPI new = $1 + (0.2 \times 0.5) \times 3 = 1.3$

Branch Prediction

• חיזוי דינמי נעשה בהתאם להיסטוריה.

. (Taken/Not Taken) טכניקה 1 – סיבית חיזוי בהתאם להסתעפות האחרונה

Not Taken= נניח מצב התחלתי דגל חיזוי

Taken = בכניסה ללולאה Miss -

(HIT) תשע פעמים חיזוי נכון –


(Not Taken = דגל חיזוי – MISS – בסוף הלולאה

פגיעה ב- 8 מתוך 10

LOP LDA NUM
ISZ NUM
BUN LOP
STA STM


NUM -10 STM 0

Not Taken= דגל חיזוי - MISS •



Branch Prediction


- טכניקה 2 משתמשת בשתי סיביות נועדה למנוע את ה- MISS בכניסה השנייה
 - פעמיים MISS כיוון שנדרש
 - בכניסה ללולאה פעם נוספת:
 - התוכנית תהיה במצב 2 ולכן לא יהיה




טכניקה נוספת – תלויה גם בביצוע של ההסתעפות האחרונה שהתבצעה.

Dynamic Branch Prediction

- Add a Branch Target Buffer (BTB) the predicts (at fetch)
 - Instruction is a branch
 - Branch taken / not-taken
 - Taken branch target




Using The BTB



Ron Shmueli

31



BTB

Allocation

- Allocate instructions identified as branches (after decode)
 - Both conditional and unconditional branches are allocated
- Not taken branches need not be allocated
 - BTB miss implicitly predicts not-taken

Prediction

- BTB lookup is done parallel to IC lookup
- BTB provides
 - Indication that the instruction is a branch (BTB hits)
 - Branch predicted target
 - Branch predicted direction
 - Branch predicted type (e.g., conditional, unconditional)


Update (when branch outcome is known)

- Branch target
- Branch history (taken / not-taken)

BTB (cont)

- Wrong prediction
 - Predict not-taken, actual taken
 - Predict taken, actual not-taken.
- In case of wrong prediction flush the pipeline
 - Reset latches (same as making all instructions to be NOPs)
 - Select the PC source to be from the correct path
 - Need get the fall-through with the branch
 - Start fetching instruction from correct path
- Assuming P% correct prediction rate
 - 20% of instructions are branches
- CPI new = $1 + (0.2 \times (1-P)) \times 3$
 - For example, if P=0.7
- CPI new = $1 + (0.2 \times 0.3) \times 3 = 1.18$


Adding a BTB to the Pipeline




נתון מעבד, אשר משתמש במנגנון BTB לחיזוי התנהגות של פקודות

מריצים את קטע הקוד המייצג הבא על גבי המחשב:

משמעות הפקודה cתובת הפקודה hex	
1000 Mov R1 #0 R1 ← 0	
1004 Mov R2 #2 R2 ← 2	
1008 loop1: Inc R1 R1 ← R1+1	
100C loop2: Blt R1 R2 loop1 If (R1 <r2) got<="" th=""><th>o loop l</th></r2)>	o loop l
1010 Nop Do Nothing	•
1014 Inc R2 R2 ← R2+1	
Nop Do Nothing	
101C Blt R2 #4 loop2 If (R2<4) goto	loop2
1020 Halt End of program	





להניח מצב התחלתי NT בדוגמא הנ"ל