מבוא למחשבים

Lecture 2

סיווג מעבדים שיטות מיעון SRC אסמבלי

1

ד"ר רון שמואלי

חלק נכבד מהשקפים מבוסס על הספר:


·Heuring and Jordan: "Computer System Design and Architecture", Prentice Hall, 2004

2013 Dr. Ron Shmueli

CPU Classification based on arithmetic instructions


- Classification based on arithmetic instructions that have two operands and one result
- The 4-address instruction, R ← Op1 op Op2 the address of the next instruction to specified explicitly.
- The 3, Address Instructions R ← Op1 op Op2
- The 2, Address Instructions Op2 ← Op1 op Op2
- The 1, Address Instructions Acc ← Acc op Op1 (accumulator register)

Fig. 2.3 The 4 Address Instruction



- Explicit addresses for operands, result & next instruction
- Example assumes 24-bit addresses
- Discuss: size of instruction in bytes

2013 Dr. Ron Shmueli




Copyright © 2004 Pearson Prentice Hall, Inc.

- Address of next instruction kept in a processor state register—the PC (Except for explicit Branches/Jumps)
- Rest of addresses in instruction
- Discuss: savings in instruction word size

Page 2


Dr. Ron Shmueli

2



Copyright © 2004 Pearson Prentice Hall, Inc.

- Be aware of the difference between address, Op1Addr, and data stored at that address, Op1.
- Result overwrites Operand 2, Op2, with result, Res
- This format needs only 2 addresses in the instruction but there is less choice in placing data 2013



- Copyright © 2004 Pearson Prentice Hall, Inc.
- Special CPU register, the accumulator, supplies 1 operand and stores result
- One memory address used for other operand

2013 Dr. Ron Shmueli 6

3

Example 2.1 Expression evaluation for 3-1 address instructions.


Evaluate a = (b+c)*d-e for 3- 2- 1- and 0-address machines.

3-Address	2-Address	Accumulator
add a,b,c	load a,b	lda b
mpy a,a,d	add a,c	add c
sub a,a,e	mpy a,d	mpy d
	sub a,e	sub e
		sta a

- # of instructions & # of addresses both vary
- Discuss as examples: size of code in each case

2013 Dr. Ron Shmueli


Fig. 2.8 General Register Machines Load/Stare Machine (RISC)



Copyright © 2004 Pearson Prentice Hall, Inc.

- It is the most common choice in today's general purpose computers
- Which register is specified by small "address" (3 to 6 bits for 8 to 64 registers)
- Load and store have one long & one short address: 1 1/2 addresses
- 2 Operand arithmetic instruction has 3 "half" addresses

Fig 2.9 Common Addressing Modes a-d שיטות מיעון (a) Immediate addressing: Instr Op instruction contains the operand load #3, Memory (b) Direct addressing: Instr Op Addr of A instruction contains Operand address of operand load A, ... Memory Address of address of A Operand (c) Indirect addressing: Instr Op instruction contains Operand addr address of address of operand load (A), ... Op R₁ (d) Register direct addressing: load R1, ... register contains operand R1 Operand 2013 Dr. Ron Shmueli



LEC₂ 2013

SC= COMPLEX INSTRUCTION SET COMPUTER

מאפיינים עיקריים

- מספר גדול של פקודות, פקודות מסובכות.
- הידור פשוט התאמת פקודת אסמבלי לפקודות בשפה עילית.
 - פקודות באורך משתנה -
 - שתי כתובות זיכרון → פקודות ארוכות.
 - שני אוגרים ← פקודות קצרות.
 - שילוב של מספר שיטות מיעון באותה פקודה.
 - ביצוע פעולות על אופרנדים בזיכרון.
 - קידוד משתנה- פקודות שכיחות קיבלו קוד קצר.
 - שימוש במיקרו תכנות ביישום המעבד.

חסרונות -

- . תהליך FETCH ו- DECODING מורכב מאט את המעבד.
 - . תכנון מעבד מסובך תקלות תכנון יקרות.
 - שימוש נדיר בחלק מהפקודות.

2013 Dr. Ron Shmueli

RISC=Reduced Instruction Set Computer

הארכיטקטורה נועדה לקיצור זמן ביצוע

מאפיינים עיקריים:


- מספר קטן של פקודות
- מספר מצומצם של שיטות מיעון
- .Load/Store גישה לזיכרון רק בפקודות
 - כל הפעולות מבוצעות בין אוגרים
 - אורך פקודה קבוע (קל ומהיר לפענוח)
- .PIPELINE מאפשר ביצוע פקודה במחזור השעון יחיד בארכיטקטורת
 - חומרה מוקשחת זולה ומהירה יותר.

חסרונות

- מספר גדול של אוגרים.
- הקידוד דורש מספר גדול יותר של פקודות.

Fig. 2.10a The SRC Simple RISC Computer


- 32 general purpose registers of 32 bits
- 32 bit program counter, PC and instruction reg., IR
- 2³² bytes of memory address space



Programmer's Model: Instruction Set Architecture (ISA)

opcode


- ISA includes
 - instruction set + RTL
 - Commands structure (Size and meaning of each filed)
 - Memory resources , and I/O
 - programmer accessible registers.
 - SRC Registers
 - IR
 - PC
 - MA
 - MD
 - Register file



7


Operands

LEC₂ 2013



SRC Basic Instruction Formats

- There are three basic instruction format types
- The number of register specifier fields and length of the constant field vary
- Other formats result from unused fields or parts





· Details of formats:

2013

Dr. Ron Shmueli

16





```
Format 1
                                                                          (R[3] = M[A])
                                                           ld r3, A
ld r3, 4(r5)
                                                                          (R[3] = M[R[5] + 4])
                                        c2
                                                          addi r2, r4, #1
                                                                          (R[2] = R[4] + 1)
    Id - Load op =1
              rb=0 → Id ra,c2
                                            R[ra] \leftarrow M[c2]
              rb \neq 0 \rightarrow ld ra,c2(rb)
                                            R[ra] \leftarrow M[c2 + R[rb]]
                                                                  Addressing Mode
  Instruction
                  op
                        ra
                             rb
                                   c 2
                                          Meaning
   1d r1, 32
                  1
                        1
                              0
                                   32
                                                                  Direct
                                          R[1] \leftarrow M[32]
   1d r22, 24(r4) 1
                        22
                              4
                                   24
                                                                  Displacement
                                          R[22] \leftarrow M[24 + R[4]]
   Ia - Load Displacement Address op =5
             rb=0 → la ra,c2
                                           R[ra]←c2
             rb \neq 0 \rightarrow Id ra,c2(rb)
                                           R[ra] \leftarrow c2 + R[rb]
      la r7, 32
                                   32
                                                               Immediate
                                         R[7] \leftarrow 32
      la r22, 24(r4) 5
                         22
                                    24
                                          R[22] \leftarrow [24 + R[4]]
 (note use of la to load a constant)
                                                           rb איכול לשמש כ r0
   2013
                                        Dr. Ron Shmueli
                                                                                        19
```

Format 1

```
st - store op = 3
          rb=0 \rightarrow st ra,c2
                                             M[c2] \leftarrow R[ra]
          rb \neq 0 \Rightarrow st ra,c2(rb)
                                             M[c2+R[rb]] \leftarrow R[ra]
Instruction
                  op
                        ra
                               rb
                                     c 2
                                            Meaning
                                                                        Addressing Mode
st r4, 0(r9)
                  3
                                      0
                                                                         Register indirect
                                             M[R[9]] \leftarrow R[4]
st r4, 0
                  3
                        4
                               0
                                            M[0] \leftarrow R[4]
```


addi andi ori

OP ra, rb, c2 R[ra] \leftarrow R[rb] < op> c2

addi ra, rb, c2 addi r1, r3, 1 ;Immediate 2's complement add andi ra, rb, c2 ;Immediate logical and ori ra, rb, c2 ;Immediate logical or

c2 <17 bits> + R[rb] < 32 bits> הערה: טיפול ברחבת סימן

Fig. 4.5 Extracting c1, c2, and op from the Instruction Register






Idr – load data relative (to PC)


Idr ra,c1 R[ra] = M[PC+c1]ldr r5, 8 (R[5] = M[PC + 8])Instruction rb c1 Meaning Addressing Mode op ra 1dr r12, -48 12 -48 Relative $R[12] \leftarrow M[PC -48]$

lar – load address relative (to PC)

str – store data relative (to PC)

```
str ra,c1 M[PC+c1] = R[ra]
str r6,45 M[PC+45] = R[6]
```







- : (opcode=8) משפחה של פקודות הסתעפות בפורמט הבא
- brxx rb,rc,c3<2..0>

2013


משמעות הפקודה:

26

אם התנאי המופיע בשדה c3 המופעל על [rc] אם התנאי המופיע בשדה c3 אם התנאי המופיע בצע הסתעפות לכתובת באוגר [PC← R[rb] (כלומר

<u>Isbs</u>	condition	Assy language form	Example
000	never	brlnv	brlnv r6
001	always	br, brl	br r5, brl r5
010	if rc = 0	brzr, brizr	brzr r2, r4, r5
011	if rc ≠ 0	brnz, brlnz	
100	if rc >= 0	brpl, brlpl	
101	if rc < 0	brmi, brlmi	
2013		Dr. Ron Shmueli	25

Branch Instructions—Example



```
C: goto Label3


SRC:

lar r0, Label3; put branch target address into tgt reg.
br r0; and branch
••••

Label3
```

Dr. Ron Shmueli

Fig 4.9 Computation of the Conditional Value CON



NOR gate does = 0 test of R[rc] on bus

2013 Dr. Ron Shmueli




- משפחה של פקודות הסתעפות עם שמירת כתובת חזרה (opcode=9):
- brlxx ra,rb,rc,c3<2..0>
- משמעות הפקודה:

שמור את ה PC הנוכחי PC שמור את ה אם התנאי המופיע בשדה c3 המופעל על [rc] אם התנאי המופיע

אזי: בצע הסתעפות לכתובת באוגר [PC← R[rb]) R[rb].

<u>Isbs</u>	condition	Assy language form	<u>Example</u>
000	never	brlnv	brlnv r6
001	always	br, brl	br r5, brl r5
010	if rc = 0	brzr, brlzr	brzr r2, r4, r5
011	if rc ≠ 0	brnz, brlnz	
100	if rc >= 0	brpl, brlpl	
101	if rc < 0	brmi, brlmi	
2013		Dr. Ron Shmueli	28



2013 Dr. Ron Shmueli 29






Fig. 4.7 The ALU and Its Associated Registers



Copyright © 2004 Pearson Prentice Hall, Inc.




- (shr,shra,shl,shc) תיאור סוגי ההזזות
- .c3<4..0> בצע הזזה של R[rb] לפי המספר המידי המופיע בשדה 7(a) R[ra] המספר המוזז יושם ב

shr ra,rb,count R[ra]← R[rb] Shifted right by count

R[rc] לפי המספר המופיע ב R[rb] - בצע הזזה של - 7(b)

R[ra] המספר המוזז יושם ב

shr ra,rb,rc $R[ra] \leftarrow R[rb]$ Shifted right by count in R[rc]



2013 Dr. Ron Shmueli 33


Pseudo-instructions

- הוראות לתוכנית האסמבלר כיצד יש לתרגם את תוכנית האסמבלי לשפת מכונה.
 - org n השורה הבאה של התוכנית תתחיל בכתובת n. -
 - יסוף תוכנית האסמבלי. end ■
 - .N הקצה מילה בזיכרון עם הערך .dc N ■
 - .dw m הקצה מקום ל m מילים בזכרון (מערך).
- (ten .equ 10 תן ערך לשם סימבולי בתוכנית (דוגמא equ M) .equ M

LEC₂ 2013

תוכנית האסמבלר.

תוכנית האסמבלר: מקבלת שפה סימבולית (אסמבלי) ומתרגמת לייצוג שווה ערך בשפת המכונה.



- אסמבלר שני מעברים:
 - : מעבר ראשון
- האסמבלר סורק את התוכנית ומשייך תוויות לכתובות
- התוצר טבלה הממפה את התוויות לכתובות בזיכרון
 - מעבר שני
- מבצעת השמה של הכתובות מהטבלה שנוצרה במעבר הראשון.
 - התוכנית מתורגמת לשפת מכונה.

Example of conditional branch

```
in C: #define Cost 125
      if (X<0) then X = -X;
```

in SRC:

Cost .equ 125 ;define symbolic constant .org 1000 ;next word will be loaded at address 1000₁₀ X: 1 ;reserve 1 word for variable X .dw ;program will be loaded at location 5000₁₀ .org 5000 ;load address of "false" jump location lar r31, Over r1, X ;load value of X into r1 ld

brpl r31, r1 ;branch to Else if r1≥0

neg r1, r1 ;negate value Over: • • • ;continue

דוגמא- תוכנית לביצוע xor דוגמא- תוכנית לביצוע והפיכתה לפונקציה

	.org 100	
A:	.dc 100	
B:	.dc 200	
Res :	.dw 1	
	.org 200	
xor:	ld r1, A	; R[1]←A
	not r2,r1	; R[2] ← A'
	ld r3,b	; R[3] ← B
	not r4,r3	; R[4] ← B'
	and r5,r1,r4	; R[5]← A'B
	and r6,r2,r3	; R[6]← AB'
	or r7,r5,r6	; R[7]← AB'+A'B
	st r7,Res	Res←A xor B
004	.end (br R11)	

	.org 300	
Main	lar r10,xor	; R[10] ← Xor
	brl r11,r10	; R[11]←PC
		; PC←R[10]
Shmueli		37

דוגמא – תוכנית אסמבלי לחישוב **y=a**ⁿ

```
%% SRC Assembly Code y=a<sup>n</sup>
%% Matlab Code y=a<sup>n</sup>
                              ; R1=y; R2=x; R3=a; R4=n
% a=5, n=3;
                                           r1,1
y=1;
                                      la
                                                      ; y=1;
                                      lar
                                           r5, 0;
for i=1:n
                              loop1: lar
                                            r2,0
  x=0
                                                      ; x=0
                                           r6,0
  for j=1:y
                                      lar
                              loop2: add r2,r2,r3
                                                      ; x=x+a
    x=x+a;
                                      addi r1,r1,-1
                                                      ; y=y-1
  end
                                      brnz r6,r1;
  y=x
                                      addi r1,r2,0
end
                                                      ;y=x
                                      addi r4,r4,-1; n=n-1
                                      bnnz r5,r4
```