Memoria practica 3

Daniel Vilardell Igor Yuziv

$\mathbf{\acute{I}ndex}$

1	Part	t 1
	1.1	Diseny Jerarquic
	1.2	ComptadorBCD
	1.3	ComparadorBCD
	1.4	Control
	1.5	Registres
	1.6	keygroup
	1.7	Leds
	1.8	Joc
	1.9	Joc Placa
2	Part	t Extra
	2.1	ComptadorBCD Extra
	2.2	Registres Extra
	2.3	Keygroup Extra
	2.4	Control Extra
	2.5	Trampes
	2.6	Leds Extra
	2.7	Temporitzador
	2.8	Slow Timer
	2.9	Joc Extra
	2.10	Joc Extra Placa

1 Part 1

1.1 Diseny Jerarquic

El diseny te l'objectiu de implementar un joc que es basa en endivinar nombres aleatoris amb la informacio de si el nombre entrat es mes gran o mes petit al nombre buscat. Un cop s'endevina s'ha de mostrar el nombre i es pot tornar a començar. Per tal de fer aixo hem creat un programa principal que consta dels seguents components: keygroup, control, comptadorBCD, comparadorBCD i regs_v.

Quan es clica una tecla de la placa ho rep keygroup que informa a control si la entrada es un nombre, un asterisc o un coixinet. Control decideix, en funció del moment en que es trobi de la partida(inici, introduccio de dades o final) que fa. En el cas de estar en inici i si s'entra un asterisc el joc comença i es selecciona un nombre aleatori que no es mostra indicant a comptador que pari de contar. Despres si s'entren nombres es van emmagatzemant dins de regs_v i es van comparant amb el nombre introduit. Nomes quan es clica la tecla coixinet es mostra si el nombre es mes gran o no al buscat.

El component control es l'encarregat de gestionar les fases del joc i decidir que fer en cada moment mentres que comptador es el que decideix el nombre aleatori i comparador retorna si un nombre es mes gran que un altre, i regs de emmagatzemar els nombres introduits.

1.2 ComptadorBCD

El component comptador es el encarregat de decidir el nombre aleatori. Ho fa de la següent manera: Conte un contador que va augmentant cada flanc de pujada de clk, per tant molt rapidament, i nomes s'atura si ecnt es 0. Com que compta molt rapidament, podem "assegurar"que el nombre escollit sera aleatori. La entrada ecnt la rebrà de control en el moment en que estiguem a fase inicial i es pitgi la tecla asterisc.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_signed.all;
entity comptadorBCD is
              port (nrst, clk, ecnt : in std_logic;
    numx : out std_logic_vector(7 downto 0));
end comptadorBCD;
architecture compte of comptadorBCD is
    signal unitats, desenes : std_logic_vector (3 downto 0);
begin
               process(clk, nrst)
                      in

if nrst = '0' then desenes <= "0000";

unitats <= "0000";

elsif clk' event and clk = '1' then

if ecnt = '1' then


if desenes = "1001" and unitats = "1001" then desenes <= "0000";

unitats <= "0000";

elsif unitats = "1001" then desenes <= desenes +1;

unitats <= "0000";

else unitats <= unitats +1;
                               else unitats <= unitats+1;
                              end if:
                      end if;
              end if:
end process;
numx (7 downto 4) <= desenes;
numx (3 downto 0) <= unitats;
end compte;
```




Podem veure que la simulació ja que quan arriba a 99 torna a començar al 0 i segueix contant.

FALTA CANVIAR SIMULACIO

```
Flow Status
                                   Successful - Tue Dec 01 16:10:28 2020
                                  9.1 Build 350 03/24/2010 SP 2 SJ Web Edition
Quartus II Version
Revision Name
                                  practica3
Top-level Entity Name
                                  comptadorBCD
Family
                                  Cyclone II
                                  EP2C35F672C6
Device
Timing Models
                                  Final
Met timing requirements
                                  Yes
Total logic elements
                                  12 / 33,216 (< 1 %)
  Total combinational functions
                                  12/33,216(<1%)
  Dedicated logic registers
                                  8/33,216(<1%)
Total registers
Total pins
                                  11 / 475 (2%)
Total virtual pins
Total memory bits
                                  0 / 483,840 (0%)
Embedded Multiplier 9-bit elements
                                  0/70(0%)
Total PLLs
                                  0/4(0%)
```

1.3 ComparadorBCD

El bloc comparador també es ben senzill, el que fa es mirar entre dos nombres d'entrada quin es mes gran i donar això a la sortida. Si num > numx aleshores ngtx (n greater than x) serà 1, sin num < numx nltx (n less than x) serà 1 i finalment si son iguals netx(number equal to x) serà 1.



Podem veure que es comporta com hem comentat que faria. En el nostre joc els nombres seran de nomes dos digits, tot i això el component funciona per alguns nombres de 3 digits.

Flow Status Successful - Thu Dec 17 12:07:40 2020 Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name comparadorBCD Family Cyclone II EP2C35F672C6 Device Timing Models Final Met timing requirements Yes Total logic elements 21 / 33,216 (< 1 %) Total combinational functions 21 / 33,216 (< 1 %) Dedicated logic registers 0/33,216(0%) Total registers 19 / 475 (4%) Total pins Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

1.4 Control

El bloc control es l'encarregat de organitzar les fases del joc i el mes complicat de tots. Aquest bloc conté tres estats. Inicial, Introducció de

dades i mostrar resultats. Com a entrades rep si la tecla premuda es un asterisc, un nombre bcd o el coixinet junt amb la relació entre els nombres que s'estan comparant.

- Inicial: Per defecte la sortida que indica al contador si seguir contant esta desactivada. Si la entrada es un asterisc indica la atura del comptador posant el bit ecnt a 0 i també canvia l'estat a introduccio de dades.
- Introducció de dades: En aquest estat si la entrada es un nombre bcd, s'indica via la sortida eshft que s'actualitzi el valor del digit dins de regs, on s'emmagatzemen aquests. Si es clica l'asterisc es torna al estat inicial. Si es clica coixinet s'indica a partir de la sortida led i amb la informacio de les entrades ngtx nltx netx si el valor introduit es major, menor o igual i es canvia el estat a mostrar resultats.
- Mostrar resultats: En aquest estat control no gestiona res, simplement indica a la sortida eshft que s'han de mostrar els resultats per pantalla (si es major, menor o igual).

```
use ieee.std_logic_1164.all;
       end control;
architecture arcControl of control is
    type maquina is (inicial, intro_data, mostrar_resultat);
        signal estat: maquina;
begin
        process(clk, nrst) begin
if nrst = '0' then estat <= inicial;
elsif (clk'event and clk = '1') then</pre>
           case estat is
           end if;
           end case;
       end if:
end process;
led <= "111" when estat = inicial
  else "100" when estat = mostrar_resultat and nltx = '1'
    and netx= '0' and ngtx = '0'</pre>
    else "010" when estat = mostrar_resultat and netx = '1'
and nltx = '0' and ngtx = '0'
    else "001" when estat = mostrar_resultat and ngtx = '1'
```

```
and nltx = '0' and netx = '0'
else "000";
end arcControl;
```

FALTA SIMULACIO CONTROL

Flow Status Successful - Thu Dec 17 12:13:17 2020 Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name control Cyclone II Family EP2C35F672C6 Device Timing Models Final Met timing requirements Yes Total logic elements 11 / 33,216 (< 1%) Total combinational functions 11/33,216(<1%) Dedicated logic registers 3/33,216(<1%) 3 Total registers Total pins 13 / 475 (3%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

1.5 Registres


Registres funciona igual que a la ultima practica, es un mòdul seqüencial síncron que te com a finalitat carregar i memoritzar els digits introduits opA i opB. Aquest, si la entrada intro es 1 i clk esta en el flanc de pujada i nrst esta activat, actualitzara els valors de opA i opB, posant a opA el valor entrat per keycode i a opB el antic valor de opA.

Flow Status Successful - Thu Dec 17 18:29:47 2020 Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name regs_v Family Cyclone II Device EP2C35F672C6 Timing Models Final Met timing requirements Yes Total logic elements 9/33,216(<1%) Total combinational functions 1/33,216 (< 1%) Dedicated logic registers 8/33,216(<1%) Total registers 8 Total pins 15 / 475 (3%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

1.6 keygroup

Aquest component també es igual a la practica anterior i te com a finalitat indicarnos si la tecla premuda es un nombre bcd, un asterisc o un coixinet.

```
| library | isee | i | use | isee | istd_logic_1164 | all |; | entity | keygroup_v | is | port(nkey | : in | std_logic_vector(3 | downto | 0); | bcd, | ast, | coi | : out | std_logic); |; | end | keygroup_v; | architecture | arq | of | keygroup_v | is | begin | process | (nkey | k) | begin | if | (nkey = '0' | and | (k = "0000" | or | k = "0100" | or | k = "0101" | or | k = "0110" | or | k = "0110" | or | k = "0100" | or | volution | or | volution | or | volution | or | volution | or | volutio
```



Veiem que funciona ja que s'activa coi quan la entrada es F, bcd quan la entrada es 4 i 8 i ast quan la entrada es E.

Successful - Thu Dec 17 18:26:49 2020 Flow Status Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name keygroup_v Family Cyclone II EP2C35F672C6 Device Timing Models Final Met timing requirements Yes 10 / 33,216 (< 1 %) Total logic elements Total combinational functions 10 / 33,216 (< 1 %) Dedicated logic registers 0/33,216(0%) Total registers Total pins 8/475(2%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

1.7 Leds

El component Leds transforma 3 bits a 8 bits .

Flow Status Successful - Thu Dec 17 21:11:47 2020

Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition

Revision Name practica3

Top-level Entity Name leds

 Family
 Cyclone II

 Device
 EP2C35F672C6

Timing Models Final
Met timing requirements Yes

 Total logic elements
 16 / 33,216 (< 1 %)</td>

 Total combinational functions
 16 / 33,216 (< 1 %)</td>

 Dedicated logic registers
 0 / 33,216 (0 %)

Total registers 0

Total pins 11 / 475 (2 %)

Total virtual pins 0


 Total memory bits
 0 / 483,840 (0 %)


 Embedded Multiplier 9-bit elements
 0 / 70 (0 %)

 Total PLLs
 0 / 4 (0 %)

1.8 Joc

Aquest es el programa principal breument explicat al inici de la practica. Consta de tots els components mencionats anteriorment i els ajunta per a controlar la part principal del joc. La entrada es passa per keygroup que ens diu quin tipus d'entrada es, que s'envia a control. En funció de en quin estat control es trobi aturara el contador, mostrara si el valor introduit es mes gran o igual o mes petit o actialitzarà el valor de regs. Com a entrades rebrà si s'esta clicant una tecla, quina tecla s'esta pitjant, nrst i clk. Com a sortida indicarà quins leds iluminar junt amb el nombre introduit per l'usuari.





Flow Status Successful - Thu Dec 17 18:36:42 2020

Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition

Revision Name practica3
Top-level Entity Name joc

 Family
 Cyclone II

 Device
 EP2C35F672C6

Timing Models Final
Met timing requirements Yes

 Total logic elements
 55 / 33,216 (< 1 %)</td>

 Total combinational functions
 55 / 33,216 (< 1 %)</td>

 Dedicated logic registers
 19 / 33,216 (< 1 %)</td>

Total registers 19

Total pins 18 / 475 (4 %)


Total virtual pins 0

Total memory bits 0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements 0 / 70 (0 %)
Total PLLs 0 / 4 (0 %)

1.9 Joc Placa

Un cop ja hem testejat tots els components individualment amb simulacións ho ajuntem tot a un diagrama de blocs amb l'objectiu de mostrarho i interectuar a la placa.

Aquest diagrama funciona de la seguent manera, keytest s'encarrega de indicar quina tecla s'està prement i la introdueix al programa principal indicat anteriorment. Aquest ens indicara el nombre entrat per l'usuari a mostrar per la sortida entr i els leds a iluminar led. El component leds que s'encarregara de transformar la sortida led de 3 bits a una sortida de 7 que indicarà els leds a iluminar. El component hex_disp transforma els nombres de la entrada a 7 segments per a mostrar a la placa els valors.



2 Part Extra

Un cop tenim el joc basic hem decidit ampliarlo de la seguent forma. Primer hem introduit un altre digit al joc, es a dir, en contes d'adivinar un nombre de 2 digits s'ha d'endivinar un nombre de 3. Com que això podria arribar a ser aburrit hem havilitat una forma de fer trampes: pitjant la tecla B es pot veure el valor de les desenes del nombre buscat i la tecla A per a veure les unitats. Aixi doncs nomes faltaria un nombre per a adivinar, el de les centenes. A mes d'això hem havilitat un sistema que fa un conta enrere i un contador de punts a base de leds per tal de competir a contrarellotge i intentar fer els maxims punts en un temps donat.

Per a fer aquesta part hem hagut de fer moltes modificacions a la primera part del progecte, algunes d'aquestes son les seguents. Hem modificat contador per a que conti fins a les centenes

2.1 ComptadorBCD Extra

```
use ieee.std_logic_1164.all;
use ieee.std logic signed.all;
entity comptadorBCD_extra is
          port (nrst, clk, ecnt : in std_logic;
numx : out std_logic_vector(11 downto 0));
end comptadorBCD_extra;
{\bf architecture} \ \ {\bf compte} \ \ {\bf of} \ \ {\bf comptadorBCD\_extra} \ \ {\bf is}
                 signal unitats, desenes, centenes : std_logic_vector (3 downto 0);
begin
                  process(clk, nrst)
                         in

if nrst = '0' then desenes <= "0000";

unitats <= "0000"; centenes <= "0000";

elsif clk' event and clk='1' then

if ecnt = '1' then

if desenes = "1001" and unitats = "1001" and centenes = "1001"

then desenes <= "0000"; unitats <= "0000"; centenes <= "0000";

elsif desenes = "1001" and unitats = "1001" then centenes <= centenes + 1

desenes <= "0000"; unitats <= "0000";

elsif unitats = "1001" then desenes <= desenes + 1;

unitats <= "0000";


else unitats <= unitats +1;

end if:
                                  end if;
                         end if:
                 end if;
end process;
numx (11 downto 8) <= centenes;
numx (7 downto 4) <= desenes;
numx (3 downto 0) <= unitats;
end compte;
```

Flow Status Successful - Thu Dec 17 19:05:57 2020 Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name comptadorBCD_extra Cyclone II Family Device EP2C35F672C6 Timing Models Final Met timing requirements Yes Total logic elements 20 / 33,216 (< 1 %) Total combinational functions 20 / 33,216 (< 1%) Dedicated logic registers 12/33,216(<1%) Total registers 12 Total pins 15 / 475 (3%) Total virtual pins 0 Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0 / 70 (0 %) Total PLLs 0/4(0%)

2.2 Registres Extra

end arq;



Flow Status Successful - Thu Dec 17 19:01:16 2020

Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition

 Revision Name
 practica3

 Top-level Entity Name
 regs_extra

 Family
 Cyclone II

 Device
 EP2C35F672C6

Timing Models Final

Met timing requirements Yes

 Total logic elements
 13 / 33,216 (< 1 %)</td>

 Total combinational functions
 1 / 33,216 (< 1 %)</td>

 Dedicated logic registers
 12 / 33,216 (< 1 %)</td>


Total registers 12

Total pins 19 / 475 (4 %)

Total virtual pins 0

Total memory bits 0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements 0 / 70 (0 %)
Total PLLs 0 / 4 (0 %)

2.3 Keygroup Extra



Successful - Thu Dec 17 19:07:41 2020 Flow Status Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name keygroup_extra Family Cyclone II EP2C35F672C6 Device Timing Models Final Yes Met timing requirements 7/33,216 (<1%) Total logic elements Total combinational functions 7/33,216(<1%) Dedicated logic registers 0/33,216(0%) Total registers Total pins 10 / 475 (2%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0/70(0%) Total PLLs 0/4(0%)

2.4 Control Extra

```
library ieee;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_unsigned.all;
entity control_extra is
    port (nrst,clk,bcd,ast,coi,A,B,ngtx,netx,nltx : in std_logic;
        ecnt, eshft : out std_logic;
        led : out std_logic_vector(2 downto 0);
        tot : out std_logic_vector(3 downto 0));
end control_extra;

architecture arcControl of control_extra is
    type maquina is (inicial, intro_data, mostrar_resultat, trampa_A, trampa_B);
    signal estat: maquina;
    signal t : std_logic_vector(3 downto 0);
begin

process(clk, nrst) begin
    if nrst = '0' then estat <= inicial;
elsif (clk'event and clk = '1') then
        case estat is
        when inicial => if ast = '1' then estat <= mostrar_resultat;
        elsif ast = '1' then estat <= inicial;
elsif ast = '1' then estat <= inicial;
elsif ast = '1' then estat <= trampa_A;</pre>
```

```
elsif B = '1' then estat <= trampa_B; end if;

elsif bcd = '1' then estat <= inicial;

elsif bcd = '1' then estat <= inicial;

elsif A = '1' then estat <= trampa_A;

elsif B = '1' then estat <= trampa_B;

end if;

when trampa_A ⇒ if ast = '1' then estat <= inicial;

elsif bcd = '1' then estat <= trampa_B;

end if;

when trampa_B ⇒ if ast = '1' then estat <= inicial;

elsif bcd = '1' then estat <= inicial;

else '1' then estat = inicial;

else '1' then estat = inicial else '0';

else '10' when estat = mostrar_resultat and netx = '1'

and netx = '0' and netx = '0'

else '100' when estat = mostrar_resultat and netx = '1'

and netx = '0' and netx = '0'

else '100' when estat = trampa_A

else '011' when estat = trampa_B

else '010';

end arcControl;
```

```
Flow Status
                                   Successful - Thu Dec 17 19:09:23 2020
                                   9.1 Build 350 03/24/2010 SP 2 SJ Web Edition
Quartus II Version
Revision Name
                                   practica3
Top-level Entity Name
                                   control_extra
Family
                                   Cyclone II
                                   EP2C35F672C6
Device
Timing Models
                                   Final
Met timing requirements
                                   Yes
                                   50 / 33,216 (< 1 %)
Total logic elements
  Total combinational functions
                                   50 / 33,216 (< 1 %)
  Dedicated logic registers
                                   9/33,216(<1%)
Total registers
Total pins
                                   19 / 475 (4%)
Total virtual pins
                                   0 / 483,840 (0%)
Total memory bits
Embedded Multiplier 9-bit elements 0 / 70 (0%)
Total PLLs
                                   0/4(0%)
```

2.5 Trampes

```
Successful - Thu Dec 17 19:18:19 2020
Flow Status
Quartus II Version
                                  9.1 Build 350 03/24/2010 SP 2 SJ Web Edition
Revision Name
                                  practica3
Top-level Entity Name
                                  trampes
Family
                                  Cyclone II
                                  EP2C35F672C6
Device
Timing Models
                                  Final
Met timing requirements
                                  Yes
                                  6/33,216(<1%)
Total logic elements
  Total combinational functions
                                  6/33,216(<1%)
  Dedicated logic registers
                                  0/33,216(0%)
Total registers
Total pins
                                  19 / 475 (4%)
Total virtual pins
Total memory bits
                                  0 / 483,840 (0%)
Embedded Multiplier 9-bit elements
                                 0/70(0%)
Total PLLs
                                  0/4(0%)
```

2.6 Leds Extra

```
"11111000" when num = "0101" else
"111111100" when num = "0110" else
"111111110" when num = "0111" else
"11111111" when num = "1000";
end arq;
```

Successful - Thu Dec 17 19:19:14 2020 Flow Status Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name led_extra Family Cyclone II Device EP2C35F672C6 Timing Models Final Met timing requirements Yes 43 / 33,216 (< 1 %) Total logic elements Total combinational functions 43 / 33,216 (< 1 %) Dedicated logic registers 0/33,216(0%) Total registers Total pins 23 / 475 (5%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0 / 70 (0 %) Total PLLs 0/4(0%)

2.7 Temporitzador

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_signed.all;
entity temporitzador is
    port (nrst, clk, ecnt : in std_logic;
        numx : out std_logic_vector(7 downto 0));
end temporitzador;

architecture compte of temporitzador is
    signal unitats, desenes : std_logic_vector (3 downto 0);

begin

process(clk, nrst)
begin
```


Successful - Thu Dec 17 19:20:20 2020 Flow Status Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name temporitzador Family Cyclone II EP2C35F672C6 Device Timing Models Final Yes Met timing requirements Total logic elements 13 / 33,216 (< 1 %) Total combinational functions 13 / 33,216 (< 1 %) Dedicated logic registers 8/33,216(<1%) Total registers 8 Total pins 11 / 475 (2%) Total virtual pins 0 / 483,840 (0%) Total memory bits Embedded Multiplier 9-bit elements 0 / 70 (0 %) Total PLLs 0/4(0%)


2.8 Slow Timer

```
— Frequency divider by M
— D = output duty cycle in %
— version DD-1.0 - march 2011
```

Flow Status Successful - Thu Dec 17 19:31:34 2020 Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition Revision Name practica3 Top-level Entity Name slow timer Family Cyclone II Device EP2C35F672C6 Timing Models Final Met timing requirements Yes Total logic elements 16 / 33,216 (< 1 %) Total combinational functions 16 / 33,216 (< 1 %) Dedicated logic registers 11 / 33,216 (< 1 %) Total registers Total pins 3/475(<1%) Total virtual pins Total memory bits 0 / 483,840 (0%) Embedded Multiplier 9-bit elements 0 / 70 (0 %) Total PLLs 0/4(0%)

2.9 Joc Extra





Flow Status Successful - Thu Dec 17 19:22:34 2020

Quartus II Version 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition

 Revision Name
 practica3

 Top-level Entity Name
 joc_extra2

 Family
 Cyclone II

 Device
 EP2C35F672C6

Timing Models Final Met timing requirements Yes

 Total logic elements
 291 / 33,216 (< 1 %)</td>

 Total combinational functions
 291 / 33,216 (< 1 %)</td>

 Dedicated logic registers
 86 / 33,216 (< 1 %)</td>

Total registers 86

Total pins 82 / 475 (17 %)

Total virtual pins 0

Total memory bits 0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements 0 / 70 (0 %)
Total PLLs 0 / 4 (0 %)

2.10 Joc Extra Placa

