

Memoria practica 1 DGD

Daniel Vilardell

Igor Yuziv

17-10-2020


Aquesta primera practica es divideix en dos parts, la part a i la part b. La primera part es basa en aprendre com funciona el programa Quartus II a partir de fer un multiplexor 2:1 per a bussos de 4 bits i verificar el seu funcionament sobre la placa DE2. En la segona part, aplicant el coneixement adquirit en la primera, construim una calculadora que permet multiplicar dos nombres de 4 bits en CA2.

En aquesta memoria explicarem detalladament la construccio de cada component i com s'usa per a assolir els objectius proposats.


1 Primera part


Multiplexor 2:1

Crearem un multiplexor 2:1 amb el diagrama de blocs:




Una vegada descrit el circuit anirem a sintetitzar-lo de forma que pugui ser simulat, validat i gravat en la FPGA. Primer hem de seleccionar la nostra descripció com a entitat de nivell més alt, seguidament fer servir el Compilador.







Un cop hem sintetitzat el circuit anirem a simularlo amb el "Debugging File" que serà "Vector Wave File"




Un cop aquí tindrem que seleccionar els nodes que volem que apareixin a la simulació.




Donarem el boto de Node Finder i seleccionarem els nodes que ens interessa per simular.




Una vegada que tenim els nodes seleccionats procedirem a canviar els valors dels nodes per poder fer la simulació.



Finalment farem la simulació i mirarem si ens done el resultat esperat. Per fer la simulació farem servir el "Simulator Tool".




Com es pot veure aquí la simulació ja està feta i el circuit es comporta com esperavem.




Multiplexor 2:1 per busos de 4 bits


Per fer el Multiplexor primer tindrem que crear un nou bloc amb el Multiplexor 2:1.



Un cop tenim el bloc del multiplexor, procedirem a fer el circuit del Multiplexor 2:1 per busos de 4 bits




Un cop creat el bloc compilarem i simularem per comprobar el correcte funcionament i crearem un nou bloc per poder utilitzar-lo quan el nesesitarem.



Convertidors de BCD a set segments


Per poder utilitzar els convertidors de BCD els importarem al projecte i muntarem el circuit, com es mostra a la següent figura.




Un cop tenim el circuit complet dissenyat, hem de convertir-lo en el nivell de jerarquia més alt amb "Set as Top-Level Entity".

Assignació de pins

Per poder simular el nostre circuit a la placa FPGA tindrem que importar l'assignació de pins desde el document excel que ens proporcionen, associa cada pin de la FPGA amb el nom del senyal del component de la placa on està connectat.




Finalment farem la simulació del disseny complet per comprobar el seu funcionament i poder enviarlo a la placa FPGA.




Validació del disseny sobre la placa DE2

Engegarem la font d'alimentació i posarem la tensió de sortida a uns 8.5V. Connectarem el cable USB a l'entrada USB-Blaster de la placa DE2 i a un port USB del PC. Clicarem l'interruptor vermell de la placa. Un cop encesa procedirem a programar la placa .





Per poder programar la placa anirem a "tools - Programmer".



2 Segona part



Convertidor de CA2 de 4 a 8 bits

Aquest component es ben simple i s'usara per a poder fer el producte de dos nombres en CA2 ja que el resultat de la multiplicació és sempre un nombre de 8 bits. El que fa es agafar el bit de mes pes de la entrada i el repeteix als bits de mes pes següents. La rao per la que funciona aquesta idea ja està vista al previ




Multiplicador 8x1

Aquest component multiplica un nombre de 8 bits per un nombre de 1 bit. Per tant la sortida sera el nombre de 8 bits entrat si l'altre nombre es 1, i 0 altrament.





Multiplicador i sumador

Aquest component te la funcio de multiplicar un nombre de 8 bits per un de 1 usant el component mencionat anteriorment per després sumar el resultat amb un altre nombre de 8 bits que ve a l'entrada. Això es fara servir per a fer la multiplicacio classica que es basa en multiplicar un per un els bits del nombre de baix i sumar amb els anteriors sempre treient el bit de menys pes. Es per això que les sortides del component son per una banda el bit de menys pes que s'usara per a posar al resultat, i per altra els 7 bits de mes pes resultants de la suma.





Multiplicador binari de 8 bits

Aquest component multiplica dos nombres de 8 bits a partir de posar en serie els multiplicadors i sumadors comentats abans. La entrada son dos nombres de 8 bits, i a cada entrada dels 8 components en serie s'hi posarà el nombre de dalt, es a dir $A[7..0]$, el bit que toqui del nombre de baix, $B[i]$ i finalment se li entrarà la suma de les anteriors multiplicacions extreient el bit de menys pes. Aquest bit de menys pes anirà al nombre de 16 bits que hi ha a la sortida. Finalment quan s'arriba al últim component s'introdueix tota la sortida (la suma i el bit de menys pes) a la sortida general del component.




Multiplicador CA2 de 4 bits

Aquest component multiplica dos nombres en CA2 de 4 bits. Per a fer això primer els transforma a CA2 de 8 bits amb el primer component mencionat, per a despres introduir-lo al multiplicador binari de 8 bits. Tot i que la sortida es de 16 bits, nomes ens interessen els 8 bits de menys pes ja que al multiplicar dos nombres de 4 bits, el resultat maxím tindrà 8 bits.



Adaptador de signe

Aquest component te la finalitat de veure si el valor es negatiu o positiu i en el cas de que sigui negatiu, encen el segment de la placa corresponent per a que pugui ser visualitzat.



Convertidor CA2 de 4 bits al seu modul

Aquest component es el que ens permetrà extreure el modul de un nombre en CA2 de 4 bits per tal de representarlo a la placa.


```

1  -- Exercici 9 practica 1B
2
3  LIBRARY ieee;
4  USE ieee.std_logic_1164.ALL;
5  ENTITY MOD_CA2_4B IS PORT (
6      CA2 : IN STD_LOGIC_VECTOR(3 downto 0 );
7      Modulo : OUT STD_LOGIC_VECTOR(3 downto 0));
8  END MOD_CA2_4B;
9  ARCHITECTURE truth_table OF MOD_CA2_4B IS
10     BEGIN -- enter des de -8 fins a 7
11         with CA2 SELECT Modulo <=
12             "1000" WHEN "1000",
13             "0111" WHEN "1001",
14             "0110" WHEN "1010",
15             "0101" WHEN "1011",
16             "0100" WHEN "1100",
17             "0011" WHEN "1101",
18             "0010" WHEN "1110",
19             "0001" WHEN "1111",
20             "0000" WHEN "0000",
21             "0001" WHEN "0001",
22             "0010" WHEN "0010",
23             "0011" WHEN "0011",
24             "0100" WHEN "0100",
25             "0101" WHEN "0101",
26             "0110" WHEN "0110",
27             "0111" WHEN "0111";
28     END truth_table;

```

Multiplicador final per a visualització

Aquesta multiplicació final té tres branques, una per a la visualització del primer nombre entrat, una per a la visualització del segon i finalment una per a visualitzar el resultat. La entrada serà de dos nombres de 4 bits als que assignarem pins de la placa.

La primera branca i la segona funcionen igual així que només explicarem una d'elles.

1. Quan s'entra un nombre en CA2 de quatre bits, primer determinem el signe amb el adaptador de signe. Aquesta sortida ja va directe a la placa i mostra el signe.
2. Després de determinar el signe es converteix el nombre en CA2 al seu modul.
3. Quan ja tenim el modul l'introduïm a un component facilitat per la assignatura que converteix nombres binaris de 4 bits a BCD de 7 segments. Aquesta sortida també va directe a la placa i mostra el nombre.

La tercera i última branca funciona de la següent manera:

3 Tercera part(extra)

Un cop implementada la calculadora que permet fer el producte de dos nombres en CA2, ara sens proposa que montem un component que a partir de tres entrades, A , B i selop tregui la sortida següent:

- $A \cdot B$ si selop = 00
- A^2 si selop = 01
- B^2 si selop = 10
- $2^A \cdot 2^B$ si selop = 11

Cal tenir en compte en primer lloc que la sortida es de 8 bits, i per tant la sortida $2^A \cdot 2^B$ no podrà mostrar totes les sortides possibles. Tenint en compte que com la sortida es en CA2, només disposem de 7 bits i per tant només podrem representar totes aquelles sortides tals que $A + B \leq 7$. A més a més, com que només podem representar nombres enters, la suma de $A + B \geq 0$.

Vist això ara cal pensar com farem el disseny del circuit. En el nostre cas primer escollirem quins dos nombres multiplicar, és a dir, si selop es 00, escollirem per una banda A i per altra banda B . Si selop es 01 escollirem A i A , si selop es 10 escollirem B i B . Finalment si selop es 11, com que no ens importa el resultat del producte ja que la sortida vindrà d'un altre component que farà el càlcul $2^A \cdot 2^B$, multiplicarem $0 \cdot 0$.

Per a fer la selecció primer fem un multiplexor 2x1, que usarem per a construir altres components més grans.

Multiplexor 2x1

Aquest component es ben senzill, té tres entrades de 1 bit: A , B , i X . Si $X = 0$ la sortida serà A , si $X = 1$ la sortida serà B .

FOTO COMPONENT
FOTO SIMULACIÓ

Multiplexor 4x1

Aquest és igual de senzill que l'anterior. Se li donen sis entrades, quatre de informació i dos de selecció. En funció de les de selecció s'extreu una o una altra de les de informació per la sortida.

FOTO COMPONENT
FOTO SIMULACIO

Selector mult

Amb el multiplexor 4x1 ja en vam tenir prou per a disenyar el component que s'encarregaria de seleccionar i retornar els dos nombres que s'estan multiplicant. La entrada del component son dos nombres de 4 bits A i B , i selop, de dos bits.

Per a construir el primer nombre de la sortida usarem els multiplexors, a les entrades els hi posarem $A[i]$, $A[i]$, $B[i]$ i 0 on i es cada xifre. La sortida la dirigirem al digit i del vector de 4 bits de la sortida. A la entrada de seleccio hi posarem selop. Per tant si selop és 00 el primer component que treura serà A , si es 01 treura A , si es 10 treurà B i 0 si es 11, per la rao comentada abans.

La segona sortida sera construïda de la mateixa forma pero a la entrada del multiplexor se li posara $B[i]$, $A[i]$, $B[i]$ i 0.

FOTO COMPONENT
FOTO SIMULACIO

Elevador

Aquest component te la funcio de donades dos entrades A i B si $A+B < 7$ o $A+B < 0$ treure dos sortides, una que sigui 0 i l'altre serà 1, aquesta segona sera la que permetrà que el led s'ilumini. Si la suma està dins dels valors permesos, la primera sortida serà $2^A \cdot 2^B$ i la segona sortida sera 0, ja que en aquest cas el bit no s'haurà d'iluminar.

Aquest component ha estat fet amb vhdl per comoditat.

FOTO COMPONENT
FOTO SIMULACIO

Multiplexor 2x1 per entrades de 4 bits

Aquest component ens servira per a simplificar el diseny final de la calculadora. Fa el seguent: Donats dos nombres de 4 bits A i B i un nombre de seleccio de 2 bits selop, si selop es 00, 01 o 10 la sortida sera A , si selop es 11 la sortida es B .

FOTO COMPONENT

Calculadora

Aquest component serà el que ens farà el càlcul. Donades 3 entrades, A , B i selop primer es passaran les tres entrades per el component selector mult, que ens retornarà quins dos nombres multiplicar. Aquestes dos sortides amb la ajuda de CA2 4 - 8 bits passarem les 2 sortides de 4 a 8 bits en CA2. Aquestes sortides s'introduiran al multiplicador que ens retornarà el seu producte en CA2.

Per altra banda, introduïrem A i B al elevador del que hi haurà dos sortides. La segona d'elles ens informarà si s'ha de il·luminar el led en el cas de que selop fos 11. Per a veure si es 11 o no usarem un multiplexor de 1 bit on les tres primeres entrades estaran connectades a terra i la última entrada estarà connectada a la sortida del bit d'error del elevador. Les entrades de selecció seran selop. La sortida del multiplexor ens dirà si s'haurà d'il·luminar el bit d'error o no.

Ara usarem un multiplexor 2x1 per entrades de 4 bits a on se li posarà la sortida del multiplicador a la primera entrada, la sortida del elevador a la segona entrada i selop a les entrades de selecció. La sortida d'aquest component serà el valor buscat.

FOTO COMPONENT
FOTO SIMULACIO

Simulador calculadora

Aquest component es el que enviarem a la placa, per tant té l'objectiu de llegir les entrades dels pins i mostrar els resultats per pantalla.

Consta de tres entrades, A , B i selop. De la mateixa manera que en la segona part de la pràctica es mostraran les entrades A i B a la placa.

Les entrades s'introduiran dins del component calculadora. Aquest ens extreura el càlcul per una banda, que després de passar-lo per el conversor de nombre de 8 bits en CA2 a BCD de 7 segments l'enviarem a la sortida per a que sigui mostrat a la placa. Per altra banda ens extreura si cal encendre el bit d'error en el càlcul o no, que enviarem també a la placa directament.

FOTO COMPONENT