Previ DGD practica 3

Daniel Vilardell Igor Yuziv

1.- Proposeu una descripció VHDL d'un comptador BCD de dues xifres, amb entrada síncrona d'habilitació de compte i reset asíncron.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_signed.all;
entity comptadorBCD is
    port (nrst, clk, ecnt : in std_logic;
        numx : out std_logic_vector(7 downto 0));
end comptadorBCD;

architecture compte of comptadorBCD is
    signal unitats, desenes : std_logic_vector (3 downto 0);


begin


process(clk, nrst)
begin

if nrst = '0' then desenes <= '0000';
    unitats <= '0000';
    elsif clk' event and clk='1' then
        if ecnt = '1' then
        if desenes = '1001' and unitats = '1001' then desenes <= '0000';
        unitats <= '00000';
        elsif unitats = '1001' then desenes <= '0000';
        unitats <= '00000';
        elsif unitats = '1001' then desenes <= unitats <= '0000';
        else unitats <= '00000';
        else unitats <= 'unitats +1;
        end if;
end if;
end process;
numx (7 downto 4) <= desenes;
numx (3 downto 0) <= unitats;
end compte;</pre>
```

2.- Proposeu una descripció VHDL del bloc comparador

3.- Expliqueu, omplint el cronograma proposat, quin ha de ser el funcionament de la màquina d'estats control. Dibuixeu el seu diagrama d'estats. Recordeu que ha de ser del tipus Mealy.





4.- Proposeu una descripció VHDL de la màquina d'estats control.

```
library ieee;
use ieee.std_logic_1164.all;
entity control is
             end control;
begin
              process(clk, nrst) begin
if nrst = '0' then estat <= inicial;
elsif clk'event and clk = '1' then
    case estat is
    when inicial => if ast = '1' then estat <= intro_data; end if;
    when intro_data => if coi = '1' and ast = '0' then estat <= mostrar_resultat;
    elsif ast = '1' and coi = '0' then estat <= inicial;</pre>
                     when mostrar_resultat => if ast = '1' then estat <= inicial;
elsif netx = '1' then estat <= mostrar_resultat;
elsif bcd = '1' then estat <= intro_data;
                            end if;
                     end case;
             end if;
end process;
led \le "111111111" when estat = inicial
      else "111100" when estat = mostrar_resultat and nltx = '1'
and netx= '0' and ngtx = '0'
else "00111100" when estat = mostrar_resultat and netx = '1'
and nltx = '0' and ngtx = '0'
else "00001111" when estat = mostrar_resultat and ngtx = '1'
and nltx = '0' and netx = '0'
else "000001111" when estat = mostrar_resultat and ngtx = '1'
and nltx = '0' and netx = '0'
       else "00000000";
end arcControl;
```