

Proposta exercici d'examen DGD

Igor Yuziv
Daniel Vilardell

17-10-2020

1 Enunciat

En aquest exercici es preten fer una màquina per a obrir una porta amb contrasenya. El sistema per a obrir la porta consta de quatre tecles, A B C i D. A més d'això consta de un sistema que tanca la porta un cop rep el senyal enviat pel sensor de llum SL, que indica que ja s'ha creuat la porta.

Al premer la tecla A es rep una senyal de dos bits 00, per la tecla B es rep 01, per la C 10 i per la D 11. El sensor SL enviara 0 sempre que no detecti ningú que hagi creuat la porta.

La porta funcionarà de la següent manera: s'obrirà si i només si es premen les quatre tecles en el ordre correcte, seguint aquest ACDB. En el cas que en algun moment es premi la tecla incorrecta per a la posició que toqui en aquell moment, es tornarà al estat inicial d'introducció de dades. Si s'introdueix la combinació correcta, s'obrirà la porta i no es tancarà fins a que SL s'activi. I cop es tanqui es torna al estat inicial.

a) Dibuixeu el diagrama d'estats de la màquina explicant breument que significa cada estat i tenint en compte que la sortida ha de ser si s'obre o no la porta.

b) Implementi el circuit secuencial a dissenyar usant el mínim de biestables JK i de portes lògiques.

c) Construeixi un cronograma a on es simuli les següents accions:

- Primer es premen les tecles ACC.

- Despres es premen les tecles ACDB
- Finalment es creua la porta

Suposi ara que sempre que la porta estigui tancada, un grup de 8 leds es mostra vermell, mentres que sempre que cuan estigui oberta es mostraran verds.

d) Corregeixi els 2 errors que te el següent codi VHDL i completi la part que manca a architecture per tal de implementar la funció dels leds. Si la sortida leds es un vector de 8 uns, s'activara el color verd, mentres que si son zero s'activara el color vermell.

```
library ieee;
use ieee.std_logic_1164.all;

entity led_porta is
    port( act : in std_logic;
          leds : out std_logic_vector(8));
end led_porta;


architecture led_porta of arc is
type machine is ( st_show , st_intro );
signal le : std_logic_vector(7 downto 0);
signal state : machine;
begin
    .
    .
    .
    leds <= le;
end arc;
```

2 Resolució

a) Considerem els següents quatre estats.

Estat	Descripció
Q0	Estat inicial, cal introduir totes les lletres
Q1	S'ha introduït la primera correctament
Q2	S'ha introduït les dos primeres correctament
Q3	S'ha introduït les tres primeres correctament

En cada estat, si s'introdueix la lletra pertinent es passarà al següent estat, mentres que si es erronea es tornara al estat inicial. En el cas d'estar a Q3, si s'introdueix la dada correcta (la lletra 'B'), el sistema treura com a sortida un 1, en tots els altres casos el sistema treurà com a sortida 0.



b) A partir del diagrama anterior crearem una taula d'estats. En primer lloc assignarem valors als estats.

Q0	00
Q1	01
Q2	10
Q3	11

Ara creem la taula d'estats on Q es l'estat on es troba, Q^+ es l'estat on va a parar amb l'entrada corresponent, z es la sortida del sistema, J_1 , K_1 , J_0 i K_0 les entrades dels biestables.

Entrada	Q	Q^+	z	J_1	K_1	J_0	K_0
00	00	01	0	0	x	1	x
01/10/11	00	00	0	0	x	0	x
10	01	10	0	1	x	x	1
00/01/11	01	00	0	0	x	x	1
11	10	11	0	x	0	1	x
00/01/11	10	00	0	x	1	0	x
01	11	00	1	x	1	x	1
00/10/11	11	00	0	x	1	x	1

Per tant ara podem concloure ràpidament que podem simplificar ràpid $K_0 = 1$. Per altra banda, si anomenem e_1 i e_0 el primer i segon bit de la entrada respectivament i Q_1 i Q_0 el primer i segon bit del estat, es pot simplificar $z = \overline{e_1}e_0Q_1Q_0$.

Apliquem taules de Karnaugh per a simplificar els altres resultats a on les files seran els valors constants de e_1 i e_0 i les columnes els valors constants de Q_1 i Q_0

En primer lloc busquem el valor simplificat de J_1 .

	00	01	11	10
00	0	0	X	X
01	0	0	X	X
11	0	0	X	X
10	0	1	X	X

Podem fer un grup de 2 uns i per tant $J_1 = e_1\overline{e_0}Q_0$.

Ara busquem el valor simplificat de K_1


	00	01	11	10
00	X	X	1	1
01	X	X	1	1
11	X	X	1	0
10	X	X	1	1

En aquest cas fem un grup de 2 zeros i obtenim $K_1 = \bar{e}_1 + \bar{e}_0 + Q_0$
 Finalment busquem el valor de J_0 .


	00	01	11	10
00	1	X	X	0
01	0	X	X	0
11	0	X	X	1
10	0	X	X	0

Per a aquest cas fem dos grups de dos uns i obtenim $J_0 = \bar{e}_1\bar{e}_0\bar{Q}_1 + e_1e_0Q_1$

Ara doncs ja podem dibuixar la estructura del circuit amb només 2 bistables.



c)



d) Una possible implementació del component requerit seria la següent.

```
library ieee;
use ieee.std_logic_1164.all;

entity led_porta is
    port( act : in std_logic;
          leds : out std_logic_vector(7 down to 0)); %Error
end led_porta;

architecture arc of led_porta is %Error
type machine is ( st_obert , st_tancat );
signal le : std_logic_vector(7 down to 0) ;
signal state : machine;
begin
    process(clk , nrst)
    begin
        case state is
            when st_obert => leds <= "11111111";
            when st_tancat => leds <= "00000000" ;
        end case;
    end process;
    leds <= le;
end arc;
```