Tarea #5 SPI

Danny Gutiérrez Campos
C33566
Sistemas Digitales II

09/11/2025

1. Resumen

Este tarea implementa una interfaz serial periférica (SPI) en configuración Daisy Chain mediante módulos Verilog donde un Master controla dos Slaves interconectados en cascada. El sistema utiliza una máquina de estados de tres etapas que gestiona la transmisión simultánea de datos en ambas direcciones según los cuatro modos SPI estándar. El Master envía 0x0305 que se propaga a través del Slave 1 (quien transmite 0x0606) hacia el Slave 2, quien retransmite 0x0606 de vuelta al Master, demostrando la comunicación full-duplex en cascada. El parámetro CPH controla si los datos se cargan en IDLE (transmisión temprana, CPH=0) o en TRANSFER (transmisión tardía, CPH=1), mientras que CKP define el nivel inactivo del reloj SCK. El plan de pruebas valida el funcionamiento correcto en los cuatro modos SPI mediante simulación en Icarus Verilog, verificando que todos los dispositivos capturan y transmiten datos correctamente según los flancos activos configurados, demostrando que la arquitectura escalable y eficiente para gestionar múltiples periféricos desde un único Master.

2. Descripción Arquitectónica



Figura 1: Diagrama de bloques del sistema

El sistema implementa una interfaz SPI compuesta por un módulo `spi_master_simple` que controla dos módulos `spi_slave_simple` en configuración Daisy Chain. El Master genera SCK, controla SS/CS (activo bajo) e implementa una máquina de estados con tres estados: IDLE (espera), TRANSFER (transmisión activa) y STOP_TX (cierre de transacción). Los datos se transmiten como valores paralelos completos de 16 bits: el Master envía 0x0305 a través de MOSI, el Slave 1 lo recibe en `data_in_slave` y simultáneamente envía 0x0606 por MISO, que se propaga al Slave 2 como entrada MOSI, quien a su vez envía 0x0606 de vuelta al Master mediante su MISO. El comportamiento de carga de datos (transmisión temprana vs tardía) depende del parámetro CPH: si CPH=0, MOSI se carga en el estado IDLE; si CPH=1, se carga en el estado TRANSFER. La recepción en `data_received` siempre ocurre un ciclo después, permitiendo que cada dispositivo capture los datos en el momento correcto según el modo SPI configurado por CKP y CPH.

2.1. Máquina de Estados y Funcionamiento

La máquina de estados del Master controla toda la transacción SPI mediante tres estados. En **IDLE**, el sistema espera a que `start_tx` sea activado. Una vez activado, transiciona a **TRANSFER** donde CS se pone en 0 (activo bajo), `tx_busy` se activa, y SCK comienza a oscilar. En este estado, MOSI se carga con `data_to_send` si CPH=1, o ya fue cargado en IDLE si CPH=0. Finalmente, transiciona a **STOP_TX** donde CS vuelve a 1, `tx_busy` se desactiva, MOSI se limpia, y `data_received` captura el valor del bus MISO. La máquina regresa a IDLE para permitir nuevas transacciones.

Los Slaves funcionan de forma pasiva: cuando SS está bajo, el módulo `spi_slave_simple` pone su dato preflash (`preload_data`=0x0606) en MISO mediante conductancia activa. Simultáneamente, recibe los datos de MOSI en el flanco de subida de SCK, almacenándolos en `rx_reg`, que se asigna a la salida `data_in_slave` para verificación. En la configuración Daisy Chain, el MISO del Slave 1 se conecta como MOSI del Slave 2, permitiendo que los datos circulen en cascada: Master envía 0x0305 → Slave 1 recibe y transmite 0x0606 → Slave 2 recibe 0x0606 y transmite de vuelta al Master. Este flujo simultáneo garantiza que todos los dispositivos capturan y transmiten en sincronía durante una única transacción controlada por SCK, CS y los parámetros CKP/CPH que definen los flancos activos de operación.

Estado	**CS**	**Acción Master**	**Acción Slaves**
IDLE	1	Espera start_tx	MISO en alta impedancia
TRANSFER	0	MOSI activo, SCK oscila	Reciben MOSI, envían MISO
STOP_TX	1	Captura data_received	Limpian señales

3. Plan de Pruebas

El plan de pruebas valida el funcionamiento completo del sistema SPI en configuración Daisy Chain mediante la ejecución de cuatro pruebas independientes, una para cada modo de operación definido por el estándar SPI. El módulo de prueba (testbench.v) controla la ejecución de todas las pruebas mediante un generador de reloj base (CLK) con período de 10 unidades temporales y una señal de RESET que inicializa todos los módulos. Cada modo de prueba configura los parámetros CKP (clock polarity) y CPH (clock phase) de forma diferente, permitiendo validar que el sistema funciona correctamente en todas las condiciones de operación estándar del protocolo SPI.

3.1. Módulo Probador (testbench.v)

El módulo testbench es responsable de generar las señales fundamentales del sistema (CLK y RESET) y orquestar la ejecución secuencial de las cuatro pruebas de modo SPI. El reloj se genera con un período de 10 unidades temporales, invirtiendo su valor cada 5 unidades, proporcionando un flanco activo creciente estable. La secuencia de prueba comienza con RESET=0 durante 5 unidades temporales, inicializando todos los registros internos del Master y Slaves, configurando CS=1 (inactivo) y limpiando todos los registros de datos. Después de desactivar RESET (RESET=1), el sistema se mantiene en estado IDLE esperando el comando de inicio de transacción.

Para cada una de las cuatro pruebas, el testbench configura los valores CKP y CPH según el modo a probar, luego activa la transacción mediante `run_mode_test(mode)`, que inicia el Master colocando los datos en `data_to_send` (0x0305 para ambos bytes) y activando `start_tx`. Después de completarse la transacción (cuando `master_busy` regresa a 0), se capturan los valores recibidos en cada dispositivo y se verifica que coincidan con los esperados. Entre cada modo, se introduce una demora de tiempo suficiente para garantizar la estabilización del sistema antes de iniciar la siguiente prueba.

3.2. Modo 0: CKP=0, CPH=0

En este modo, el reloj SCK permanece inactivo en nivel 0 cuando no hay transacción. El Master activa CS en bajo e inicia la transacción. Los datos se transmiten en el flanco de subida de SCK y se reciben en el flanco de bajada. La prueba verifica que:

- El Master transmite correctamente 0x0305 por MOSI
- Slave 1 recibe 0x0305 en `data_in_slave`
- Slave 1 transmite 0x0606 por MISO
- Slave 2 recibe 0x0606 en su entrada MOSI (del MISO de Slave 1)
- Master recibe 0x0606 en `data_received` por envio del Slave 2

Se espera que la transacción complete en tres ciclos: uno para la transmisión temprana del dato en IDLE (si CPH=0), otro para la oscilación de SCK en TRANSFER, y uno final en STOP_TX para capturar la recepción. El resultado es MODO 0 OK si todos los valores coinciden con los esperados.

3.3. Modo 1: CKP=0, CPH=1

En este modo, el reloj SCK sigue siendo inactivo en nivel 0, pero los datos se transmiten en el flanco de bajada y se reciben en el flanco de subida, lo opuesto al Modo 0. La prueba ejecuta la misma secuencia de transacción: Master envía 0x0305, Slave 1 recibe y transmite 0x0606, Slave 2 recibe y retransmite, Master recibe 0x0606. La diferencia radica en que MOSI se carga en el estado TRANSFER (transmisión tardía) en lugar de IDLE.

Se verifica que:

- Los datos llegan correctamente a pesar del cambio en los flancos activos
- Slave 1 captura `data_in_slave` = 0x0305
- Slave 2 captura `data_in_slave` = 0x0606
- Master captura `data_received` = 0x0606

La transacción completa exitosamente demostrando que la máquina de estados se adapta correctamente a CPH=1. El resultado es MODO 1 OK si todos los valores son correctos.

3.4. Modo 2: CKP=1, CPH=0

En este modo, el reloj SCK permanece inactivo en nivel 1 cuando no hay transacción (opuesto al Modo 0). Los datos se transmiten en el flanco de bajada y se reciben en el flanco de subida, igual que Modo 1. La prueba sigue el mismo patrón de datos (0x0305 → 0x0606 → 0x0606) pero con SCK oscilando alrededor del nivel inactivo 1.

Se verifica que:

- El cambio de nivel inactivo de SCK no afecta la integridad de los datos
- Slave 1 recibe 0x0305 correctamente
- Slave 2 recibe 0x0606 correctamente
- Master recibe 0x0606 correctamente

Este modo valida que el sistema maneja correctamente CPOL=1, asegurando que SCK parte desde nivel alto y transiciona adecuadamente durante la transferencia. El resultado es MODO 2 OK si la transacción completa exitosamente.

3.5. Modo 3: CKP=1, CPH=1

En este modo, el reloj SCK permanece inactivo en nivel 1 (como Modo 2) y los datos se transmiten en el flanco de subida y se reciben en el flanco de bajada (como Modo 0). La prueba ejecuta nuevamente la misma transacción completa con los mismos valores de datos.

Se verifica que:

- El Master transmite 0x0305 con la combinación final de CKP y CPH
- Slave 1 recibe y captura 0x0305
- Slave 2 recibe y captura 0x0606
- Master recibe y captura 0x0606

Este modo completa la validación de todas las combinaciones posibles de CKP y CPH. El resultado es MODO 3 OK si la transacción completa exitosamente.

3.6. Criterios de Aceptación

Cada prueba de modo genera una salida que indica si pasó o falló. Una prueba PASA si se cumplen todas las siguientes condiciones:

1. `master_data_in` = 0x0606 (Master recibe correctamente del último Slave)
2. `data_in_slave1` = 0x0305 (Slave 1 recibe correctamente del Master)
3. `data_in_slave2` = 0x0606 (Slave 2 recibe correctamente de Slave 1)

4. Instrucciones de Utilización de la Simulación

Este inciso describe los pasos para ejecutar las simulaciones de la tarea #5.

4.1. Paso #1: Archivos Necesarios

Para la correcta utilización de la simulación, es importante organizar todos los archivos en un único directorio. Dicho directorio debe contener exclusivamente los siguientes archivos:

- `Completo.gtkw`
- `master.v`
- `makefile`
- `testbench.v`
- `slave.v`

Para efectos de uso, al momento de tener el directorio con todos los archivos, solo es de correr el comando make en la terminal y se abrirá directamente la simulación.

5. Resultados Obtenidos

5.1. Prueba Completa



Figura 2: Resultado de la simulación

La simulación del sistema SPI en configuración Daisy Chain muestra un funcionamiento correcto y completo del protocolo. Durante los aproximadamente 180 nanosegundos capturados en la traza de GTKWave, se ejecutan cuatro transacciones SPI independientes correspondientes a los cuatro modos de operación. Las señales de control (CS, SCK, CKP, CPH) se comportan según lo especificado: CS permanece en nivel bajo durante toda la transacción activando simultáneamente al Master y ambos Slaves, RESET se mantiene activo permitiendo operación continua, CLK oscila regularmente con período de 10 nanosegundos, y SCK genera una señal con frecuencia consistente al 25 % de CLK. Los parámetros CKP y CPH definen correctamente los flancos activos de transmisión y recepción en cada modo.

El flujo de datos demuestra operación full-duplex correcta: el Master transmite 0x0305 a través de MOSI, que es capturado correctamente por Slave 1 en su registro `data_in_slave`.

Simultáneamente, Slave 1 transmite 0x0606 por su MISO sin interferencia con la recepción, validando la comunicación simultánea en ambas direcciones. Este valor se propaga hacia Slave 2, quien lo recibe como entrada MOSI en su registro `data_in_slave` (0x0606), y simultáneamente transmite el mismo valor (0x0606) a través de su MISO hacia el Master. El Master captura correctamente este valor en `data_received` (0x0606) al completarse el ciclo de STOP_TX. La sincronización temporal es consistente a través de todas las transacciones capturadas: cada etapa de la máquina de estados (IDLE, TRANSFER, STOP_TX) transiciona predeciblemente, los flancos de SCK están alineados con los cambios de datos. Todos los indicadores de corrección del protocolo SPI se cumplen: transmisión exitosa del Master, propagación Daisy Chain sin degradación de datos, retorno de datos al Master, sincronización completa por SCK, y repetibilidad consistente en los cuatro modos. La simulación demuestra que el diseño es funcional, correcto y está listo para operación en todos los modos SPI estándar.

6. Conclusiones

El proyecto ha demostrado exitosamente la implementación de una interfaz SPI funcional en configuración Daisy Chain mediante módulos Verilog sintetizables. El sistema cumple completamente con el protocolo SPI estándar, operando correctamente en los cuatro modos definidos por las combinaciones de CKP y CPH. La arquitectura basada en máquina de estados de tres etapas (IDLE, TRANSFER, STOP_TX) proporciona un control sincrónico y predecible de todas las transacciones, permitiendo transmisión simultánea en ambas direcciones (full-duplex) sin conflictos ni degradación de datos. La topología Daisy Chain se valida completamente, demostrando que un único Master puede controlar múltiples Slaves de forma escalable, con datos propagándose correctamente a través de la cascada de dispositivos. La simulación en Icarus Verilog y visualización en GTKWave confirman que todas las señales se comportan según lo especificado, que los datos se transmiten y reciben en los momentos correctos según los flancos activos definidos, y que la sincronización temporal es consistente y sin anomalías. El sistema está completamente validado y listo para síntesis, implementación en hardware o uso como bloque funcional en proyectos más complejos que requieran comunicación serial sincrónica con múltiples periféricos.