

09 · Capstone-Projekt & Architekturmuster

Architektur begründen, Protokoll und Prüfung festlegen · EZS · DHBW Stuttgart

Prof. Dr.-Ing. Daniel Klünder

Folie

1 / 31

Das große Finale!

- Neunter Termin: eine Architektur begründen und unter Bedingungen prüfen
- Plattform wie VL6–VL8: NUCLEO-H755ZI-Q nur, wenn das Projekt dieses Board ist
- M7 Bare-Metal, M4 FreeRTOS mit CMSIS-RTOS2
- Lehrdemonstrator, keine Serienfreigabe und kein WCET-Beweis
- Trace zeigt beobachtete Läufe. Ein Maximum ist kein allgemeiner Grenzwert

Notizen

1 / 31

Bare-Metal kann harte Fristen erfüllen, wenn die Arbeit begrenzt ist. Cache aus macht einen Einfluss kleiner, nicht die Zeit sicher. WCET ist Ausführungszeit. Die Antwortzeit enthält Warten, Blockieren und Interferenz. $R_i \leq D_i$ gilt nur im genannten Modell.

Folie

2 / 31

Agenda für heute

1. Was das Semester wirklich gezeigt hat
2. Edge, AMP, Fail-Safe und Lockstep
3. AUTOSAR Classic als Schichtenbild, nicht als unser Code
4. Pflichtenheft mit Messpunkten
5. Was ohne BlueBox offen bleibt

Notizen

2 / 31

PC13 ist ein Funktionstest. Reproduzierbare Raten kommen vom Timer. HSEM 0 bleibt dem Boot, wenn VL6 es so benutzt.

Die Reise dieses Semesters

Gruppe	Bausteine im Capstone
Erfassen	EXTI zur Kontrolle, Timer für die Rate
Verarbeiten	M4-Queue, Task, M7-Filter nach dem Schloss
Austauschen	SRAM4, Sequenz, HSEM ungleich Boot-ID
Überwachen	WWDG nach Fortschritt, MPU-Region, Trace wenn vorhanden

Jede Verbindung ist eine Aufgabe, keine Garantie.

Notizen

3/31

Abbildung A. Die MPU sieht unerlaubte Regionen eines Kerns, nicht jeden Arrayüberlauf. Der Watchdog sieht nur das, was den Refresh verändert. Ein weiterlaufender Feed verdeckt einen Deadlock. Der PC ist ein Register. Ein Rücksprungwert auf dem Stack ist etwas anderes. Keine Nanosekunde.

Folie

4/31

Erkenntnis 1: Determinismus schlägt Rohleistung

- Eine Super-Loop kann Fristen halten, wenn jede Runde ein Budget hat
- Worst Case zählt für den Nachweis, den man führen will, nicht als einziges Interesse
- Jitter wird gemessen und benannt, nicht „eliminiert“
- Cache aus reduziert einen Einfluss. Es bleibt Bus, IRQ und das Protokoll

Notizen

4/31

„Bombensicher“ streichen. VL2: die Schranke ist hinreichend unter Annahmen, nicht die Welt.

Erkenntnis 2: Synchronisation ist tödlich

Synchronisation hat einen Preis und einen Vertrag.

- Mutex und HSEM halten Konsistenz, nicht jeden alten Wert
- Unter dem Schloss nur der kurze Snapshot
- Filter, UART und `printf` danach
- Verlorenes Aufwecken aus VL8 bleibt verboten
- Mehrere lokale Nutzer brauchen zusätzlich ein lokales Objekt

Notizen

5/31

Latest-Value darf Zwischenwerte verlieren, wenn die Sequenz das zeigt. Dann steht „kein Datenverlust“ nicht im Pflichtenheft.

Folie

6/31

Erkenntnis 3: Vertraue niemals der Software

Trauen Sie einem Mechanismus nur die Fehler an, die er sehen kann.

- Watchdog: Refresh und Fortschritt, nicht die fachliche Wahrheit
- MPU: Region des einen Kerns, nicht DMA und nicht den Nachbarn
- Trace: die Läufe, die vollständig ankamen

Notizen

6/31

Sensorstille ist kein Fehler. Ein Burst darf den Feed nicht aus dem Fenster schieben.

Folie

7/31

Vom Mikrocontroller zum CPS

Ein CPS braucht kein öffentliches Internet.

Edge kann der MCU, ein Gateway oder ein Industrie-PC sein. Edge ist nicht AMP.

Eine WAN-Latenz von 50 ms macht nicht jeden PID-Regler instabil. Das hängt von der Strecke und vom Entwurf ab.

Lehrbeispiel: Stromregler im Mikrosekunden- bis Millisekundentakt lokal. Dieselbe Stellgröße über eine variable WAN-Strecke ist dafür der falsche Pfad. Fällt das Netz aus, bleibt die lokale Regelung in einem definierten Betrieb, sie stürzt nicht „weil offline“.

Abbildung B. Lokale Kante und Telemetrie sind zwei Pfeile.

Das Edge-Computing Pattern

Annahme, keine Messung: 40 000 Samples/s, 1 000 Sensoren, 2 Byte je Sample.

$$40000 \times 1000 \times 2 = 8 \cdot 10^7 \text{ Byte/s} = 80 \text{ MB/s}$$

$$80 \times 8 = 640 \text{ Mbit/s}$$

Das sind reine Nutzdaten ohne Protokoll. Die Samplebreite ist Annahme. Rohdaten oder ein Ausschnitt zu senden ist erlaubt. „Nur Metadaten“ ist eine Option, keine Pflicht.

Abbildung B noch einmal in den Notizen: bei Netzausfall läuft der lokale Pfad weiter. Kein Crash als einzige Reaktion.

Asymmetrische Lastverteilung in der Praxis



Im Lehrprojekt läuft auf dem M7 kein Linux. Ein Cortex-A-Gateway ist ein anderes Bild. 10 µs M4-Latenz stehen hier nicht, solange sie niemand gemessen hat. Die Kerne teilen Speicher, Bus, Peripherie, RCC und HSEM. Das ist keine perfekte Entkopplung.

Abbildung C. Die gestrichelte Grenze ist die zeitliche Entkopplung, die wir uns wünschen und nicht geschenkt bekommen. M7-Last kann den M4 über den Bus treffen, VL6.

Safety-Muster: Fail-Safe vs. Fail-Operational

Ein sicherer Zustand hängt an der Anlage. „Motor aus, Bremse zu“ kann eine hängende Last gefährden.

Ein Watchdog-Reset ist nicht automatisch sicher. Pegel während Reset und Boot gehören zur Reaktion.

Fail-Operational heißt: eine **benannte** Funktion bleibt nach einem **benannten** Fehler erhalten, vielleicht degradiert und befristet.

Notizen

10/31

Abbildung D: derselbe fiktive Antrieb, einmal Stillstand mit definierten Pegeln, einmal begrenzter Weiterlauf mit kleinerer Stellgröße. Beides ist eine Entscheidung, kein Naturgesetz.

Folie

11/31

Redundanz-Architekturen

Zuerst festlegen, worüber abgestimmt wird: Auslösen einer Schutzfunktion oder Liefern eines Betriebswerts.

Muster	zeigt	zeigt nicht
zwei Kanäle vergleichen	Abweichung	wer recht hat
Active/Standby	Umschaltung	dass der Standby stimmt
2oo3	Mehrheit kann einen Abweichler maskieren	dass die Mehrheit wahr ist

Gemeinsame Versorgung, gleicher Compiler, gleicher Voter und derselbe Anforderungsfehler treffen alle Kanäle. Zwei Chiphersteller sind keine Software-Diversität.

Keine unbelegte Airbus-Geschichte.

Notizen

11/31

Abbildung E. Ein Common-Cause-Pfeil unter allen drei Bildern. Redundanz ist keine universelle Lösung.

Lockstep-Prozessoren (Hardware-Safety)

Konkretes Bild, AURIX: Master und Checker rechnen dieselbe Funktion, der Checker zeitversetzt. Der Vergleich meldet an die Safety-Management-Einheit. Die Reaktion ist konfiguriert, kein automatischer Halt in jedem Chip.

Eine Abweichung ist ein Fehlerzeichen, nicht das richtige Ergebnis. Derselbe systematische Fehler kann beide Läufe treffen.

Lockstep allein ist nicht fail-operational.

TI SafeTI ist eine Technologiebezeichnung, kein einzelner Prozessorname.

Notizen

12/31

Abbildung F. H755-AMP macht verschiedene Aufgaben. Lockstep prüft dieselbe Rechnung. Nicht ineinanderzeichnen. Quelle: Infineon AURIX TC3xx, Delayed Lockstep, im Handbuch der verwendeten Familie nachlesen. Keine erfundenen Register.

Folie

13/31

Zusammenfassung Architekturmuster

- Edge und AMP sind verschiedene Schnitte
- Sicherer Zustand und Weiterbetrieb brauchen einen benannten Fehler
- Lockstep diagnostiziert, es stimmt nicht ab und es ersetzt kein zweites System
- Der H755 bleibt zwei Firmwares mit gemeinsamen Ressourcen

Notizen

13/31

Nächster Block ist ein Exkurs, kein Claim, wir hätten AUTOSAR gebaut.

Folie

14/31

Exkurs AUTOSAR

Dieser Block ist AUTOSAR Classic. Das Labor ist keins.

Ziel war, Schnittstellen zu trennen, damit ein Steuergerät nicht bei jedem MCU neu erfunden wird. Das gelingt nur so weit, wie die generierte Konfiguration und die Nachweise mitziehen.

Historische Mitgliederzahlen, Toolpreise und „Bosch hat drei Jahre portiert“ ohne Quelle streichen.

Wenn ein Beispiel her muss, ist es fiktiv und heißt so.

Notizen

14/31

Keine Firmengeschichte aus dem Hörsaal.

Folie

15/31

Die Automobilkrise (Anfang der 2000er)

Viele Steuergeräte, viele Stacks, wenig gemeinsame Schnittstelle. Das ist die Motivation des Exkurses, keine belegte Projektakte.

Notizen

15/31

Wer Zahlen nennt, legt die AUTOSAR-Ausgabe daneben. Hier tun wir das nicht.

Folie

16/31

Die Geburt von AUTOSAR


Classic spezifiziert Schichten, Schnittstellen und ein statisch konfiguriertes OS-Bild. Adaptive ist eine andere Plattform, nicht „Classic mit Linux“.

Notizen

16/31

OTA ist keine exklusive Adaptive-Eigenschaft.

Das AUTOSAR Schichtenmodell



MCAL liegt **in** der BSW, nicht daneben als vierte Hauptschicht. Complex Driver ist der Sonderpfad. STM32-HAL ähnelt einem Treiber. Sie ist nicht automatisch AUTOSAR-MCAL.

Beim MCU-Wechsel können OS-Port, Konfiguration, ECU-Abstraktion, Complex Driver, Linker und Timingnachweis mitwandern. Nicht „nur ein paar MCAL-Dateien“ und nicht „100 % portabel“.

Notizen

17/31

Abbildung G. Unser Labor daneben: Algorithmus, schmale Schnittstelle, HAL, FreeRTOS. Drei Worte „ist nicht AUTOSAR“ auf die Folie, nicht nur in die Notiz.

Folie

18/31

Schicht 1: MCAL & Basic Software (BSW)

Services, ECU-Abstraktion und MCAL sind BSW. Die RTE sitzt darüber.

Eine standardisierte Schnittstelle fördert Wiederverwendung. Sie erspart nicht Integration und nicht den Nachweis.

Notizen

18/31

Die alte Folie, die MCAL neben die ganze BSW stellte, ist falsch herum.

Das AUTOSAR OS (im Vergleich zu FreeRTOS)

Classic-OS-Objekte werden statisch konfiguriert. Das ist kein Verbot jeder dynamischen Allokation auf jeder AUTOSAR-Plattform und kein Beweis, dass der Stack nie überläuft.

FreeRTOS kann Objekte statisch anlegen. `osThreadNew` ist CMSIS-RTOS2. Ob der Stack statisch ist, steht in den Attributen und im Port.

`xTaskCreateStatic` zählt den Stack in `StackType_t`-Worten, nicht in Bytes, und braucht `configSUPPORT_STATIC_ALLOCATION`.

Notizen

19/31

Statisch heißt planbar im Rahmen der Konfiguration, nicht „mathematisch 100 % bewiesen“.

Folie

20/31

Schicht 2: Die RTE (Runtime Environment)

Die VFB ist das abstrakte Kommunikationsbild. Die RTE ist die ECU-spezifische Realisierung in C, generiert.

Sie packt nicht allein CAN-Rahmen. Entfernte Sender-Receiver laufen durch den konfigurierten BSW-Pfad. Lokal kann es ein direkter Zugriff sein. Client-Server ist das andere Modell.

Eine SWC ist keine Task. Runnables hängen an Ereignissen und werden auf Tasks abgebildet. Zwei Runnables können in einer Task liegen, ein drittes in einer anderen.

Datenalter, Queue-Tiefe und Fehler bleiben. Ein anderes ECU ändert die Latenz. Die Analyse beginnt neu.

Notizen

20/31

Abbildung H. Oben zwei SWCs in der VFB. Unten einmal gleiche ECU, einmal zwei ECUs mit Netz. Daneben das Runnable-Mapping. Netzlatenz ist ein eigener Pfeil.

Schicht 3: Application Layer (SWC)

Der Algorithmus sieht Ports, nicht das CAN-Register. Das erspart nicht, das Alter der Daten zu kennen.

Notizen

21 / 31

Wenn die Verteilung sich ändert, ändern sich die Fristen, auch wenn der C-Name des Ports gleich bleibt.

Folie

22 / 31

Ausblick: AUTOSAR Adaptive

ARA und spezifizierte POSIX-Schnittstellen. Typisch größere Plattformen, oft Cortex-A, nicht „der H755 mit Linux“. GPU ist keine Definition.

Kein Preis, keine Wochenanzahl.

Notizen

22 / 31

Vergleichstabelle: Zielumgebung, Kommunikation, Konfiguration, OS-Bezug, Integrationsaufwand. Keine Zeile „immer besser“. FreeRTOS ist ein Kernel. AUTOSAR ist ein Satz von Standards. Beides nebeneinander, nicht in einer Rangliste.

Folie

23 / 31

Warum AUTOSAR nicht immer die Lösung ist

Für dieses Labor sind die Kosten der Einarbeitung höher als der Gewinn der Schnittstelle. Das ist eine Kursentscheidung, keine Marktstudie.

Übertragbar: schmale Schnittstelle, klarer Speicher, keine Arbeit unter dem Schloss.

Nicht übertragbar: „dann ist es robust“.

Notizen

23 / 31

Folien 18, 21 und 24 verlieren jedes „100 % portabel“.

Fazit AUTOSAR

Classic erklärt Schichten und statische Abbildung. Adaptive ist die andere Linie. Unser Capstone bleibt FreeRTOS und Bare-Metal mit einem benannten Protokoll.

Exkurs zu. Zurück zum Pflichtenheft.

Das Capstone-Projekt

Lehrdemonstrator auf dem H755.

Pflicht A, M4 allein: Erfassung, Queue, Überlaufzähler, Watchdog-Rechnung aus dem echten PCLK.

Pflicht B, beide Kerne: Latest-Value mit Sequenz, HSEM nicht die Boot-ID, Snapshot, Filter und UART außerhalb.

Pflicht C, Messung: Tabelle nur füllen, wenn die Aufnahme existiert. Sonst Status offen. BlueBox ist kein Muss, solange sie nicht da ist.

Die alte Notiz, Multicore und Trace seien gleichzeitig Muss und Erweiterung, ist aufgelöst. A ist die Mindestabnahme. B ist der Capstone. C ist die Messung.

Das Szenario: Der Smart Industrie-Sensor

PC13, wenn das Board ihn dort hat: Funktion, Prellen, kein Hochfrequenz-Beweis. EXTI-Pending fasst Flanken zusammen.


Timer oder ein Generator: reproduzierbare Einzelevents und Bursts. Input Capture, wenn die Flankenzeit selbst die Messgröße ist. ISR-Eintritt ist nicht die physische Flanke.

Entprellung in der Task, nicht als Warteschleife in der ISR.

Lehrfestlegung: 100 Hz heißt Abstand 10 ms. Zehn Events in 10 ms mit Abstand 1 ms sind ein anderer Fall als zehn Events im selben Tick. Tiefe 8 nimmt zehn gleichzeitige Events nicht verlustfrei auf: ohne

zwischenzeitliches Get bleiben mindestens zwei vor der Queue. C3 gilt für angenommene Events, nicht für verworfene. Bilanz: erzeugt = angenommen + ISR-Drops. Angenommen = noch in der Queue + publiziert. Mailbox-Überschreiben zählt extra und ist keine Queue-Lücke.

System-Architektur (Gesamtübersicht)



Harte Kante, Lehrfestlegung: von ISR-Eintritt bis erfolgreichem HSEM-Release höchstens 1 ms, nur unter der genannten Last und nur als Soll. Weiche Kante: UART-Ende, Datenalter des Snapshots höchstens 50 ms im Lehrbeispiel.

Der Watchdog ist die gestrichelte Linie, nicht eine weitere Station der Nutzdaten.

Abbildung I. „Niedriger μ s-Bereich“ und „Jitter ≈ 0 “ stehen nicht mehr. 1 ms und 50 ms sind didaktische Grenzen, an Hardware und Laborzeit anpassbar, aber dann schriftlich.

Capstone-Pflichtenheft (Muss-Kriterien)

ID	Größe	Grenze	Messpunkt	Test
C1	Eventrate	100 Hz; 10 Events in 10 ms, Abstand 1 ms	Timer	Generator
C2	Queue	Tiefe 8; 10 gleichzeitige Events: mindestens 2 Drops	M4	Burst
C3	Publikation	≤ 1 ms ISR bis Release	t1, t4, gleiche Sequenz	Einzelevent
C4	Datenalter	≤ 50 ms bis Snapshot	t1, t5	Leerlauf und M7-Last
C5	Schloss	Boot-ID frei, Nutz-ID geprüft	Code, Map	Review
C6	Lock-Zeit	≤ 50 μ s, Lehrannahme, nur Snapshot	GPIO um Take/Release	UART draußen
C7	WWDG	Fenster aus PCLK, nicht aus dem Taster	Marker	früh, gültig, spät
C8	Verlust	angenommen = Drops + noch in Queue + letzter Snapshot	Log	Burst

Kein „absolut absturzsicher“. Kein „Timing bewiesen“.

Notizen

Abbildung J. M4 publiziert Payload, Sequenz, Tick. M7 kopiert unter HSEM und rechnet danach. Put in der ISR nur mit Timeout 0. NVIC-Priorität wie VL5. Shared: ein Initialisierer, NOLOAD löscht nicht zauberhaft, Startup darf nicht zweimal nullen. Non-cacheable ist keine Zugriffsisolation.

Abnahmekriterien (Definition of Done)

ID	Test	Grenze	Beobachtung	Status
C1–C2	M4-only	wie Tabelle		A offen
C3–C6, C8	beide Kerne	wie Tabelle		B offen
C7	Fensterrechnung	aus Ihrem PCLK		offen
C4 unter Last	M7-Filter an	50 ms Lehrwert		C offen

„Kein Deadlock und kein Verlust“ nur unter den Lasten der Testmatrix: Ruhe, Einzelevent, Burst, Queue voll, M7-Last, UART, kurze HSEM-Kollision, M7 hängt, M4 hängt, Feed früh, Feed spät. M7-Last darf den M4 über den Bus beeinflussen. Das ist ein Ergebnis, kein Fehler der Messanleitung.

Notizen

29 / 31

Fehlende Trace-Events sind keine Latenz von null. Min, Median, Perzentil, Maximum und die Anzahl gültiger Events, soweit die Aufnahme das hergibt. Das Maximum heißt beobachtetes Maximum.

Folie

30 / 31

Labor-Checkliste Capstone

Zeitpunkte derselben Sequenznummer:

- t0 physische Flanke, nur mit Capture oder externem Bezug
- t1 ISR-Eintritt
- t2 Queue-Put
- t3 Taskstart
- t4 HSEM-Release
- t5 M7-Snapshot
- t6 Filter fertig
- t7 UART fertig

t4 – t1 ist die Publikation. t5 – t1 ist das Datenalter bis zum Kopieren. t7 – t0 ist die Kette bis zur Ausgabe und hat eine eigene, weiche Grenze.

Zwei DWT-Zähler nicht subtrahieren. Jitter entweder als Spanne der Response Time oder als Periodenabweichung, nicht beides unter demselben Namen.

Debug-Freeze aus, wenn der Watchdog geprüft wird. EWI: ein GPIO-Puls, kein `printf`, kein Blinken in der ISR. PB14 nur, wenn LD3 dort laut UM2408 und Bestückung liegt.

Abbildung L ist ein Schema mit den acht Marken, keine Messkurve. Eine Verteilung „Leerlauf gegen M7-Last“ erst nach echten Samples. Bis dahin die Achse mit „keine Daten“ beschriftet.

Die Essenz des Capstone

- Architektur: M4 erfasst, M7 filtert, gemeinsam ist nur der vereinbarte Block
- Protokoll: Latest-Value, Sequenz sichtbar, Boot-HSEM tabu
- Prüfung: Fristen mit Messpunkt, oder der Status bleibt offen
- Muster aus dem Exkurs erklären die Industrie, sie sind nicht unser Binary

Drei Fragen. Warum ist HSEM-Notification kein Besitz? Weil danach neu genommen werden muss. Warum füttert man den WWDG nicht bei jedem Taster? Weil ein Burst zu früh kommt und Stille kein Hänger ist. Warum ist das beobachtete Maximum kein WCET? Weil die nicht gelaufenen Pfade fehlen. Quellen: AUTOSAR Classic Layered Software Architecture, Adaptive-Plattform, FreeRTOS statische Allokation, AN5557, RM0399 und das AURIX-Handbuch der gelesenen Ausgabe. Kein Firmware-Build in diesem Repo.