

Übungsblatt 9: Capstone-Projekt und Timing-Verifikation

Musterlösung · Echtzeitsysteme (EZS)

Prof. Dr.-Ing. Daniel Klünder

Musterlösung

Zielsetzung

Sie bauen einen Lehrdemonstrator auf dem STM32H755: M4 mit FreeRTOS erfasst Events, M7 Bare-Metal filtert und gibt über UART aus. Das ist keine Serienarchitektur. Fristen unten sind Lehrfestlegungen. Messzellen bleiben leer, bis ein Lauf mit gemeinsamer Zeitbasis existiert. BlueBox-Tests sind offen, wenn das Gerät fehlt. Shared Memory, MPU und Boot wie in Vorlesung 6. HSEM-Warten wie in Vorlesung 8. Watchdog-Rechnung wie dort, mit Ihrem PCLK.

Aufgabe 1: Zwei Abnahmen

Pflicht A, nur M4: Timer-Events, Queue, Drop-Zähler, WWDG-Fenster aus dem PCLK gerechnet.

Pflicht B: beide Kerne, Latest-Value, Sequenz, HSEM nicht die Boot-ID, Filter und UART außerhalb des Schlosses.

Pflicht C: die Tabelle mit echten Differenzen. Ohne Aufnahme Status „offen“, nicht „bestanden“.

PC13 nur für die Funktion, mit Entprellung in der Task. Rate und Burst vom Timer: Nennwert 100 Hz, höchstens 10 Events in 10 ms. Das ist eine Kursgrenze, kein Kundenwert.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 1

Queue-Tiefe 8. ISR: `osMessageQueuePut` mit Timeout 0. Bei Fehler Drop-Zähler, nicht blockieren. NVIC-Priorität so, dass die API erlaubt ist. EXTI für den Taster und Timer-IRQ nicht verwechseln.

Aufgabe 2: Latest-Value, nicht „kein Verlust“

Der M7 braucht den neuesten Stand, nicht jede Zwischenflanke. Die Sequenz macht ausgelassene Werte sichtbar. „Kein Datenverlust“ gilt nur für die Queue bis zum Drop-Zähler, nicht für die Mailbox.

Struktur, ein Initialisierer beim Start, M4 löscht sie nicht erneut:

```
typedef struct {
    uint32_t magic;
    uint32_t seq;
    uint32_t tick;
    uint32_t sample;
} capstone_ipc_t;
```

M4, nach erfolgreichem Take und `__DMB()`: Felder schreiben, `__DMB()`, Release. M7 kopiert in einen lokalen Snapshot und released, bevor gefiltert oder gedruckt wird. Timeout auf den Take, danach erneut versuchen. Eine Notification ist kein Besitz.

Boot-HSEM, oft 0, nicht verwenden. Nutz-ID prüfen, Vorschlag 1.

Non-cacheable wie VL6. Das ist keine Zugriffssperre für den Nachbarn.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 2

Unter dem Schloss keine Queue-Warte, kein `osDelay`, kein `printf`. M7 ohne RTOS ruft kein `osDelay`. Sensorstille lässt die Supervisor-Periode weiterlaufen. Ein Burst füttert den WWDG nicht bei jedem Event: kurze Abstände wären ein früher Refresh. Der Supervisor füttert nur, wenn die Sensor-Epoche und, sobald Pflicht B gilt, die M7-Epoche frisch sind. Eine lebendige Supervisor-Task allein sieht eine hängende Sensor-Task nicht.

Aufgabe 3: Watchdog

Instanz des M4, APB-Takt, Prescaler, Reload, Fenster. Tick $4096 \times \text{Prescaler} / f_{\text{PCLK}}$. EWI bei 0x40, Reset beim Übergang nach 0x3F. Gleichheit am Fenster im RM0399 nachlesen und nicht als einzigen Testpunkt nehmen.

Erlaubte Refresh-Spanne in ms ausrechnen, plus einen RTOS-Tick und Jitter. Drei Achsen prüfen: keine Events, Normalstrom, Burst. In allen dreien liegt der Feed im Fenster, weil er an der Supervisor-Periode hängt, nicht am Taster.

EWI: ein GPIO-Puls. PB14 nur, wenn LD3 dort bestückt ist. Kein `printf`. Debug-Freeze aus, wenn Sie den Reset sehen wollen. Reset-Flags vorher sichern. Reset-Scope und Neustart beider Kerne notieren.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 3

Zu früher Feed kann ohne EWI resetten. Zu später Feed kann EWI sehen, wenn die IRQ laufen darf. Das Budget ist der Rest eines WWDG-Ticks, nicht „ein paar Mikrosekunden“ pauschal.

Aufgabe 4: Dieselbe Sequenznummer

Marke	Bedeutung
t0	physische Flanke, nur mit Capture oder externem Gerät
t1	ISR-Eintritt
t2	Put
t3	Taskstart
t4	HSEM-Release
t5	M7-Snapshot
t6	Filter fertig
t7	UART fertig

C3 ist $t4 - t1 - 1$ ms, Lehrgrenze. C4 ist $t5 - t1 - 50$ ms. t7 ist eine andere, weiche Größe. Zwei Kern-Zähler nicht subtrahieren.

Jitter hier: Spanne der Publikationszeiten $t4 - t1$ über die gültigen Events. Nicht mit der Periodenabweichung des Timers mischen.

Test	Erwartung	Beobachtung
Ruhe, kein Taster	Supervisor füttert, seq steht	offen
ein Timer-Event	eine Sequenz, C3	offen
Burst 10/10 ms	Drops oder Lücken sichtbar	offen
Queue voll	Zähler steigt, ISR blockiert nicht	offen
M7-Last	C4 oder belegte Verletzung	offen
UART im Snapshot	verboten, Review	offen
HSEM kollidiert kurz	Retry, kein Hang	offen
M7 hängt	Feed bleibt aus, wenn Epoche fehlt	offen
M4 hängt	WWDG, wenn Supervisor das sieht	offen
Feed früh / spät	Reset wie gerechnet	offen

M7-Last darf die M4-Zeit über den Bus verschlechtern. Das ist ein Messbefund.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 4

Pflicht A ist bestanden, wenn C1, C2 und die PCLK-Rechnung dokumentiert sind, auch ohne M7. Pflicht B braucht C5, C6 und C8 im Review und einen Lauf, der Sequenzen zeigt. Pflicht C bleibt offen ohne Aufnahme. Ein fehlendes Trace-Paket ist keine Latenz. Das beobachtete Maximum ist kein WCET. Der Folienexport dieses Kurses ist kein Test auf dem Board.