Übungsblatt 7: Tracing und Timing-Analyse

Musterlösung · Echtzeitsysteme (EZS)

Prof. Dr.-Ing. Daniel Klünder

Musterlösung

Zielsetzung

Sie formulieren eine Messfrage, wählen eine Quelle und nennen die Grenze des Ergebnisses. Die Software bleibt das STM32H755-Projekt aus Vorlesung 6: M7 Bare-Metal, M4 FreeRTOS. Im Kursrepository liegen kein winIDEA-Workspace, keine BlueBox-Typbezeichnung und kein Trace-Mitschnitt. Ein Debug-SWD beweist weder SWO noch parallelen Trace. Solange Adapter und Gerät nicht geprüft sind, bleiben die Aufnahmezellen leer. Erfinden Sie keine Kurven.

Aufgabe 1: Liste, bevor ein Kabel steckt

Notieren Sie, was wirklich da ist:

- Board und Revision, nur NUCLEO-H755ZI-Q wenn das Projekt es ist
- CubeH7, HAL, CMSIS, FreeRTOS, Compilerflags, beide ELF-Hashes
- winIDEA-Version, BlueBox-Modell, Active Probe, Adapter
- Ob SWO, parallele Trace-Pins oder nur Debug vorhanden sind; UM2408 und der Schaltplan, nicht die Hoffnung auf einen 20-poligen Trace-Stecker
- ST-LINK abgetrennt oder nicht
- Einschalten: BlueBox vor Target. Ausschalten: Target vor BlueBox. Stecken ohne Spannung. FNet nicht mit dem Host-Ethernet verwechseln

„400 MHz“ im Tool ist keine Zeitbasis. M7-Takt, M4-Takt, Trace-Takt und Capture-Zeit getrennt eintragen. 1000 lokale Takte sind 2,5 µs bei 400 MHz und 5 µs bei 200 MHz. Die beiden Zähler nicht subtrahieren.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 1

Ohne geprüfte Liste keine gemeinsame Zeitachse beider Kerne. Getrennte Aufnahmen bleiben getrennte Aufnahmen.

Aufgabe 2: Versuch A, eine bekannte Variable

Eine Variable mit bekannter Adresse und einer festen Anzahl Schreibzugriffe. Kern, Offset, Breite und Richtung der Aufnahme notieren. Anfangswert laden. Ein fehlendes erstes Paket ist nicht die Zahl 0.

Vergleichen Sie die programmierte Anzahl mit der decodierten Anzahl. Sync-Fehler, Overflow und Decoderwarnungen machen den Abschnitt für Summen ungültig.

Die ELF ist die des geflashten Builds, mit Debuginfo. `-g` garantiert keine Zeile-für-Befehl-Abbildung. Den optimierten Lauf nicht gegen ein zweites Debug-Image tauschen.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 2

Die Frage lautet: „Sieht diese Quelle diese Zugriffe dieses Kerns?“ Nicht: „Ist der Speicherinhalt bewiesen?“

Aufgabe 3: Versuch B, korrekter Ping-Pong

Non-cacheable Region, Ownership und Barrieren aus Vorlesung 6. M7 veröffentlicht, M4 erhöht. Die ersten Antworten sind 1, 3, 5, wenn der Startpayload 0 ist. Die 500-ms-Pause und `printf` liegen außerhalb eines IPC-Fensters.

Running-Profil: `pxCurrentTCB` zeigt die ausgewählte M4-Task. Während der ISR läuft kein Taskcode, der Zeiger kann trotzdem stehen bleiben. `osDelay(1)` ist ein Tick, danach wieder Ready und Running. Das ist kein eingefrorener Kern.

Ready/Blocked-Historie nur mit der zusätzlichen State-Konfiguration der installierten winIDEA-Version, und dann als instrumentiert kennzeichnen. Menüpfade nicht aus einer alten Anleitung raten.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 3

Zwei Kernspuren in einem Bild nur, wenn beide Quellen gleichzeitig und korreliert liefen. Sonst zwei Blätter und keine Differenz in Mikrosekunden.

Aufgabe 4: Versuch C, Cache, als Hypothese

Eigenes Image, Neustart. D-Cache an, Shared-Region nachweislich cachebar und Write-Back. CCR und die gewinnende MPU-Region lesen. Boot, Adresse, Ownership und Barrieren bleiben korrekt.

Hypothese, kein Soll-Oszillogramm: ein M7-Store mit Wert 1 kann im DWT des M7 stehen, während der M4 weiter 0 liest. Das beweist den Store des M7, nicht den SRAM-Zustand und nicht „die Leitung war flach, also hat niemand geschrieben“.

Fehlt der Trace am M4, sagen Sie das. Ein Memory-Fenster des Debuggers ist ein anderer Zugriffsweg und kann den Cache anfassen. Während der Aufnahme nicht live darin blättern, oder die Störung protokollieren.

Timeout wie in VL6. Kein automatisches Nullen des Blocks.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 4

Beobachtung	noch keine Ursache
keine M7-Pakete	Filter, Adresse, Start zu spät
M7 zeigt 1, M4 zeigt 0	möglich: Write-Back; auch: falscher Offset
beide zeigen 1	Region vielleicht doch non-cacheable
M4 „steht“	oft `osDelay`, andere Tasks dürfen laufen

Offset mit `offsetof` und der Map, nicht mit einem geratenen Symbol aus einer älteren Struktur.

Aufgabe 5: Versuch D, ein Job

Start- und Endereignis definieren. Aufschreiben, ob ISR, PendSV und Warten drin sind. Mehrere Läufe, verschiedene Eingaben. Berichten: Anzahl, Minimum, beobachtetes Maximum, Auflösung, Bedingungen.

Das Maximum ist kein WCET. Die Lehrzahlen der Vorlesung bleiben Lehrzahlen: „Hallo“ etwa 434 µs Leitung, Job mit 3 ms CPU, 6 ms Antwortzeit, 1 ms Slack. Nicht als Ihre Trace-Tabelle eintragen.

Ihre Lösung

(Notieren Sie Ihre Lösung hier.)

Musterlösung Aufgabe 5

Ein Missing-Packet-Abschnitt wird verworfen, nicht interpoliert. Coverage aus dem Instruction Trace ist keine MC/DC-Bescheinigung und kein Fristnachweis. Ohne durchgeführte Aufnahme bleiben alle Zahlenfelder leer. Der Folienbau des Kurses ist kein Hardwaretest.