Probeklausur: Echtzeitsysteme (EZS)

Echtzeitsysteme (EZS)

Prof. Dr.-Ing. Daniel Klünder

Beantworten Sie die nachfolgenden Fragen im Multiple-Choice-Format. Bei jeder Frage können eine, mehrere oder alle Antwortmöglichkeiten richtig sein. Jede Teilaufgabe wird mit einem Punkt bewertet – dieser wird nur bei vollständig korrekter Antwort vergeben.

Diese Bewertung gilt für die 20 Fragen in **Teil A**: Kreuzen Sie alle richtigen und keine falsche Antwort an. Jede Frage ergibt bei genau passender Auswahl 1 Punkt, sonst 0 Punkte; es gibt keine Teilpunkte und keine Minuspunkte. In **Teil B** gelten die jeweils angegebenen Teilpunkte.

Bearbeitungszeit: **etwa 60 Minuten**. Gesamt: **60 Punkte**. Hilfsmittel: einfacher Taschenrechner, keine Unterlagen. Für Teil B können Sie zusätzliches Papier verwenden. Formeln und nötige Modellannahmen stehen in den Aufgaben.

Abschnitt	Richtzeit	Punkte
Teil A: 20 Multiple-Choice-Fragen	20 Minuten	20
B1: Scheduling und Antwortzeit	10 Minuten	10
B2: Prioritätsinversion	10 Minuten	10
B3: Kommunikation und Speicher	10 Minuten	10
B4: Timing und Fehlerreaktion	10 Minuten	10
Gesamt	60 Minuten	60

Teil A: Multiple Choice · 20 Punkte · etwa 20 Minuten

Frage 01: Zeitvertrag und Echtzeitklasse · 1 Punkt

Ein Stellauftrag darf seine Frist nie verfehlen. Ein verspätetes Prüfbild ist wertlos, einzelne Bildausfälle sind aber erlaubt. Eine verspätete Statusanzeige besitzt noch Restnutzen. Welche Aussagen treffen zu?

- ☐ A) Der Stellauftrag hat eine harte Echtzeitanforderung.
- ☐ B) Die Statusanzeige hat damit eine harte Echtzeitanforderung.
- ☐ C) Für das Prüfbild liegt eine Firm-Echtzeitanforderung vor.
- ☐ D) Eine konstante Antwortzeit oberhalb der Frist erfüllt den Zeitvertrag.

Frage 02: Ein kurzer Eingangspuls · 1 Punkt

Ein Eingang ist nur von 1 bis 2 ms High. Main liest ausschließlich den momentanen Pegel bei 0, 5 und 10 ms. Es gibt keine zusätzliche Ereignisspeicherung. Welche Aussagen treffen zu?

- ☐ A) Main erkennt den Puls beim Lesen bei 5 ms verspätet.
- ☐ B) `volatile` verlängert den elektrischen Puls bis zur nächsten Abfrage.
- ☐ C) Eine kürzere Bearbeitungsfunktion nach der Abfrage sichert die Erkennung.
- ☐ D) Ein zusätzliches Latch kann den Hinweis bis zur späteren Abfrage speichern.

Frage 03: Eigene Arbeit und Antwortzeit · 1 Punkt

Ein Job wird bei $r = 1\,\text{ms}$ freigegeben, rechnet von 2 bis 4 und von 6 bis 7 ms und endet dort. Seine relative Deadline ist $D = 7\,\text{ms}$. Welche Aussagen treffen zu?

- ☐ A) Der eigene Prozessorbedarf beträgt $C = 3\,\text{ms}$.
- ☐ B) Die Antwortzeit beträgt $R = 3\,\text{ms}$.
- ☐ C) Die absolute Deadline liegt bei $d = 7\,\text{ms}$.
- ☐ D) Der angegebene Job hält seine Deadline ein.

Frage 04: Eine überschrittene RMS-Schranke · 1 Punkt

Drei unabhängige periodische Aufgaben haben $D_i = T_i$ und $U = 85\,\%$. Das Modell hat einen Prozessor, vollständige Präemption, keine Sperren oder Selbstsuspendierung und keine Zusatzkosten. Die Auslastung beruht auf sicheren Ausführungszeitschranken. Die Liu-und-Layland-Schranke liegt bei etwa 78 %. Welche Aussagen treffen zu?

- ☐ A) Mindestens eine RMS-Deadline ist durch diese Zahlen bereits als verletzt bewiesen.
- ☐ B) Eine Antwortzeitanalyse kann das konkrete Set unter RMS genauer prüfen.
- ☐ C) Der EDF-Auslastungstest weist das Set unter den genannten Annahmen nach.
- ☐ D) Die RMS-Schranke gilt unverändert auch für einen kooperativen Aufrufring.

Frage 05: EDF im Idealmodell · 1 Punkt

Es gelten unabhängige periodische Jobs auf einem Prozessor, $D_i = T_i$, vollständige Präemption, keine Sperren oder Selbstsuspendierung und keine Zusatzkosten. Welche Aussagen über Earliest Deadline First (EDF) treffen zu?

- ☐ A) Von bereiten Jobs erhält ein Job mit frühester absoluter Deadline Vorrang.
- ☐ B) $U \leq 1$ ist unter diesen Annahmen ein notwendiger und hinreichender Test.
- ☐ C) Ein RMS-Fristfehler beweist noch nicht, dass dasselbe Set unter EDF scheitert.
- ☐ D) Unberücksichtigte Interruptkosten können eine Übertragung des Tests auf Hardware verhindern.

Frage 06: Thread, Warteaufruf und Auswahl · 1 Punkt

Ein präemptiver FreeRTOS-Kernel verwendet feste Taskprioritäten. Alle genannten Warteaufrufe sind gültig. Welche Aussagen treffen zu?

- ☐ A) Ein Thread besitzt einen eigenen Stack und einen gesicherten Fortsetzungszustand.
- ☐ B) Eine höhere Ready-Task muss auf die Rückkehr aus der niedrigeren Threadfunktion warten.
- ☐ C) `osDelay` macht den Aufrufer Blocked; Zeitablauf macht ihn zunächst Ready.
- ☐ D) `osThreadYield` macht eine dauerhaft bereite hohe Task für niedrigere Tasks Blocked.

Frage 07: Tickphase · 1 Punkt

Ein Kernel hat 100 Ticks/s. Ein Thread ruft `osDelay(1)` eine Millisekunde vor der nächsten Tickgrenze auf. Die Tickverarbeitung selbst ist unverzögert. Welche Aussagen treffen zu?

- ☐ A) Die Mindestwartezeit beträgt aufgrund des Arguments immer zehn Millisekunden.
- ☐ B) Der Thread kann bereits nach etwa einer Millisekunde Ready werden.
- ☐ C) Beim nächsten Tick muss der Thread unabhängig von höheren Ready-Tasks Running werden.
- ☐ D) Die übliche aktive `HAL_Delay` setzt den Thread in denselben Kernel-Wartezustand.

Frage 08: Mutex und Ereignissemaphor · 1 Punkt

Es geht um CMSIS-RTOS2 im verwendeten FreeRTOS-Adapter. Handles sind gültig und die ISR-Priorität erlaubt Kernelaufrufe. Welche Aussagen treffen zu?

- ☐ A) Ein Mutex-Acquire ist in einer ISR erlaubt, wenn der Timeout null ist.
- ☐ B) Den erworbenen Mutex gibt im normalen Besitzvertrag sein Besitzerthread frei.
- ☐ C) Ein ISR-zulässiges Semaphor-Release kann eine wartende Task Ready machen.
- ☐ D) `volatile` macht eine Folge aus Laden, Ändern und Schreiben unteilbar.

Frage 09: Ressourcenabhängigkeiten · 1 Punkt

Für feste Prioritäten gilt $H > M > L$. L hält einen von H benötigten Mutex. M greift nicht auf ihn zu. Welche Aussagen treffen zu?

- ☐ A) Prioritätsvererbung kann die Verdrängung des Halters L durch M verhindern.
- ☐ B) Eine von allen eingehaltene globale Erwerbsordnung verhindert den gegenläufigen Lockzyklus.
- ☐ C) Ein Timeout beim zweiten Lock gibt ein bereits gehaltenes erstes Lock nicht automatisch frei.
- ☐ D) Prioritätsvererbung löst einen geschlossenen Ressourcenwartezyklus auf.

Frage 10: Nachrichtenkopie und Pufferbesitz · 1 Punkt

Eine FIFO-Queue kopiert beim erfolgreichen Put die vereinbarten Elementbytes. Welche Aussagen treffen zu?

- ☐ A) Eine eingereihte Wertkopie mit zehn wird durch spätere Änderung der Senderkopie auf 99 nicht zu 99.
- ☐ B) Beim Einreihen eines Pointers kopiert die Queue auch den vollständigen dahinterliegenden Bildpuffer.
- ☐ C) Zwei Get-Consumer derselben Queue erhalten automatisch beide jede Nachricht.
- ☐ D) Nach einem fehlgeschlagenen Pointer-Put bleibt der Producer für den Puffer verantwortlich.

Frage 11: Kernelaufruf aus einer ISR · 1 Punkt

Die logische Kernelaufrufgrenze sei fünf, mit passender NVIC-Gruppierung. Kleinere IRQ-Zahlen sind dringlicher. Alle Handles sind gültig. Welche Aussagen treffen zu?

- ☐ A) IRQ-Priorität drei darf wegen ihrer höheren Dringlichkeit Queue-Put aufrufen.
- ☐ B) IRQ-Priorität sieben darf einen CMSIS-Mutex mit Timeout null erwerben.
- ☐ C) IRQ-Priorität sieben darf ein ISR-zulässiges Queue-Put mit Timeout null versuchen.
- ☐ D) Ein erfolgreicher Put lässt den Worker noch innerhalb der laufenden ISR Threadcode ausführen.

Frage 12: Kernrollen auf dem H755 · 1 Punkt

Cortex-M7 führt eine Bare-Metal-Hauptschleife aus, Cortex-M4 einen eigenen FreeRTOS-Kernel. Welche Aussagen treffen zu?

- ☐ A) Die beschriebene Rollenaufteilung ist ein AMP-Modell.
- ☐ B) Ein M4-Queue-Handle wird durch Ablage in SRAM4 zu einem direkt nutzbaren M7-Kernelobjekt.
- ☐ C) Ein lokaler M4-Mutex sperrt automatisch jeden konkurrierenden M7-Zugriff.
- ☐ D) Die getrennten Firmwarekontexte schließen Interferenz über gemeinsam genutzte Busse aus.

Frage 13: Cache-Sichtbarkeit · 1 Punkt

M7 verwendet Write Back; M4 greift auf SRAM zu. Beide verändern verschiedene Wörter derselben M7-Cachezeile. Welche Aussagen treffen zu?

- ☐ A) Ein volatile-Load verwirft vor dem Lesen automatisch die lokale Cachekopie.
- ☐ B) DMB kann Zugriffe ordnen, ohne Dirty-Daten automatisch in SRAM zurückzuschreiben.
- ☐ C) Clean einer alten Dirty-Zeile kann ein inzwischen von M4 verändertes Nachbarwort überschreiben.
- ☐ D) Wortausrichtung allein isoliert die beiden Schreibbereiche für Cachewartung voneinander.

Frage 14: MPU-Grenzen · 1 Punkt

Es geht um die aktive Armv7-M-MPU des M7. Passende Regionen sind aktiviert; Sonderzustände wie NMI sind nicht betrachtet. Welche Aussagen treffen zu?

- ☐ A) Bei überlappenden passenden Regionen hat die höhere Regionsnummer Vorrang.
- ☐ B) Das Shareable-Bit erzeugt auf dem H755 einen automatischen M7/M4-Cacheabgleich.
- ☐ C) Die M7-MPU prüft automatisch auch DMA- und M4-Zugriffe auf SRAM4.
- ☐ D) Eine wirksame No-Access-Region gilt auch für einen gewöhnlichen privilegierten M7-Interrupt-Handler.

Frage 15: Tracequellen und Datenqualität · 1 Punkt

Ein Team plant eine Timing-Untersuchung mit CoreSight. Welche Aussagen treffen zu?

- ☐ A) ITM-Softwaremarker können den untersuchten Ablauf durch zusätzliche Arbeit beeinflussen.
- ☐ B) Eine ETM-Kontrollflussrekonstruktion benötigt das zum Lauf passende Maschinenbild.
- ☐ C) Ein Debuggerhalt während der Aufnahme verändert die Bedingungen des beobachteten Laufs.
- ☐ D) Ein verlorener Traceabschnitt darf ohne weitere Evidenz nicht als bekannte Zeitfolge interpoliert werden.

Frage 16: Ein lokales Zählerfenster · 1 Punkt

Ein vorzeichenloser 32-Bit-Zykluszähler läuft kontinuierlich bei 400 MHz. Das Intervall ist bestätigt kürzer als ein Umlauf. Anfang ist `0xFFFFFFF0`, Ende `0x00000030`. Welche Aussagen treffen zu?

- ☐ A) Die Modulo-Differenz beträgt 64 Takte.
- ☐ B) Das beobachtete Intervall entspricht 0,16 µs.
- ☐ C) Bei einem zwischen den Lesungen weiterlaufenden Zähler kann Interruptarbeit im Intervall enthalten sein.
- ☐ D) Ein einzelnes solches Intervall beweist die WCET der umschlossenen Funktion.

Frage 17: HSEM und lokale Teilnehmer · 1 Punkt

Zwei M4-Tasks benutzen dieselbe HSEM-Nummer und beide FastTake. Die andere Kernseite verwendet dieselbe globale Besitzregel. Welche Aussagen treffen zu?

- ☐ A) HSEM-Besitz wird durch Kernkennung und ProcessID beschrieben.
- ☐ B) FastTake erzeugt für jeden M4-Task automatisch eine andere ProcessID.
- ☐ C) Ein lokaler Mutex kann die beiden M4-Tasks vor dem HSEM-Erwerb serialisieren.
- ☐ D) Eine Freigabebenachrichtigung allein ersetzt keinen erfolgreichen erneuten Take.

Frage 18: Watchdog und Fortschrittsnachweis · 1 Punkt

IWDG wird ohne Fenster betrieben. WWDG und ein Supervisor beobachten das System. Welche Aussagen treffen zu?

- ☐ A) Ein IWDG ohne Fenster erkennt jeden zu frühen Refresh.
- ☐ B) Ein WWDG-Refresh im Fenster beweist die korrekte Ausführung aller Validierungsroutinen.
- ☐ C) Regelmäßige Ausführung der Idle-Task beweist den Fortschritt aller erforderlichen Worker.
- ☐ D) Ein zu früher WWDG-Refresh kann einen Reset auslösen, ohne dass zuvor ein EWI bedient wird.

Frage 19: Architektur und Entscheidungsregeln · 1 Punkt

Ein Edge-Steuergerät besitzt einen lokalen Wirkungspfad, Telemetrie und eine AUTOSAR-Classic-Komponentenbeschreibung. Welche Aussagen treffen zu?

- ☐ A) Die drei Vergleichswerte 10,0, 10,1 und 40,0 besitzen eine exakte Zweier-Gleichheitsmehrheit.
- ☐ B) MCAL und Complex Driver gehören im Classic-Bild zur Basissoftware unterhalb der RTE.
- ☐ C) Drei Runnables einer Softwarekomponente müssen drei getrennten Betriebssystemtasks entsprechen.
- ☐ D) Der lokale Wirkungspfad muss seine eigene Frist auch bei ausfallender Telemetrie erfüllen.

Frage 20: Capstone: Datenvertrag und Timing · 1 Punkt

Eine FIFO-Queue führt zu einem Publisher und einer Latest-Value-Mailbox. M7 kopiert neue Stände und filtert sie. Welche Aussagen treffen zu?

- ☐ A) Ein erfolgreicher Queue-Put belegt Annahme, noch nicht Verarbeitung oder Publikation.
- ☐ B) Das wiederholte Lesen derselben Publikationsnummer ist keine neue verschieden kopierte Publikation.
- ☐ C) Der Filter verwendet die tatsächlich kopierte Folge, einschließlich ihrer möglichen Auslassungen.
- ☐ D) Passende finale Datenbilanzen beweisen zugleich die Einhaltung aller Zeitfristen.

Teil B: Papieraufgaben · 40 Punkte · etwa 40 Minuten

Zeigen Sie Rechenwege, beschriften Sie Zeitachsen und nennen Sie Einheiten. Verwenden Sie bei Bedarf zusätzliches Papier. In diesem Teil werden die angegebenen Teilpunkte vergeben; nachvollziehbare richtige Zwischenschritte können Punkte erhalten. Derselbe fortgeführte Rechenfehler wird nicht in jedem Folgeschritt erneut abgezogen. Alle Zahlen sind Lehrannahmen.

B1: RMS und Antwortzeitanalyse · 10 Punkte · etwa 10 Minuten

Zwei unabhängige periodische Aufgaben laufen auf genau einem Prozessor. Alle Jobs sind vollständig präemptierbar; es gibt keine Sperren, Selbstsuspendierung, Freigabejitter oder zusätzlichen Interrupt-/Wechselkosten. Die vorgegebenen C_i sind sichere obere eigene Ausführungszeiten. Es gilt $D_i = T_i$; beide Aufgaben werden erstmals bei null freigegeben.

Aufgabe	C_i in ms	$T_i = D_i$ in ms
τ_1	2	5
τ_2	3	6

B1.1 (3 Punkte): Berechnen Sie U und vergeben Sie die festen RMS-Prioritäten mit Begründung.
B1.2 (2 Punkte): Die Liu-und-Layland-Schranke für zwei Aufgaben beträgt etwa 82,84 %. Was ergibt ihr Vergleich mit Ihrem U? Unterscheiden Sie „nicht nachgewiesen“ von „Fristverletzung bewiesen“.
B1.3 (5 Punkte): Prüfen Sie anschließend beide Aufgaben mit der Antwortzeitanalyse:

$$R_i^{(0)} = C_i, \qquad R_i^{(k+1)} = C_i + \sum_{j \in hp(i)} \left\lceil \frac{R_i^{(k)}}{T_j} \right\rceil C_j.$$

$hp(i)$ bezeichnet die höher priorisierten Aufgaben; $\lceil x \rceil$ rundet auf. Iterieren Sie bis zum Fixpunkt oder einer Deadlineüberschreitung. Zeigen Sie alle Iterationswerte, prüfen Sie jede Frist und erläutern Sie die Zählung bei einem Fenster von genau 5 ms. Zeitintervalle sind halboffen; Abschluss auf der Deadline ist zulässig.

B2: Prioritätsinversion auf der Zeitachse · 10 Punkte · etwa 10 Minuten

Ein Prozessor, feste Prioritäten $H > M > L$, einmalige Jobs, vollständige Präemption, null Wechsel- und API-Kosten. L erwirbt bei null den einzigen betrachteten Schutz; der erfolglose Anforderungsversuch von H kostet keine eigene CPU-Zeit. L hält keine weiteren Schlösser und wartet nicht auf Geräte.

Job	Freigabe	Eigene Arbeit
L	0 ms	insgesamt 4 ms bis zur Schutzfreigabe, danach fertig
H	1 ms	fordert denselben Schutz, nach Erwerb 1 ms Arbeit
M	2 ms	6 ms Arbeit, ohne Zugriff auf den Schutz

Für H gilt die relative Deadline $D_H = 6\,\text{ms}$.
B2.1 (4 Punkte): Zeichnen Sie die CPU-Belegung bis 11 ms einmal ohne und einmal mit Prioritätsvererbung des Schutzes. Beschriften Sie alle Intervalle.
B2.2 (4 Punkte): Berechnen Sie für beide Varianten Hs Lockwartezeit und Antwortzeit sowie seine absolute Deadline. Beurteilen Sie die Frist.
B2.3 (2 Punkte): Welche Verzögerung entfernt die Vererbung, welche bleibt? Warum ist dies unter den angegebenen Voraussetzungen kein Deadlock?

B3: Queue, Mailbox und Sichtbarkeit · 10 Punkte · etwa 10 Minuten

B3.1 (3 Punkte): Eine anfangs leere FIFO-Wertqueue hat drei nutzbare Plätze. Nacheinander erfolgen Put 10, Put 20, Put 30, Put 40, Get, Get. Alle Aufrufe haben Timeout null; ein voller Put verwirft den neuen Wert ohne Queueänderung. Nennen Sie den verworfenen Wert, beide entnommenen Werte und die logische Restfolge mit Belegung.
B3.2 (4 Punkte): Ein anderer, konsistenter finaler Prüfpunkt einer Ereigniskette hat $I = 12$ Eingaben, $D_q = 3$ volle-Queue-Drops und keine technischen Putfehler. Die Queue ist leer, nichts ist in Bearbeitung und kein Worker verwirft nach Entnahme. M7 hat $S = 5$ verschiedene publizierte Stände kopiert, darunter den letzten; $U = 0$ ungelesene aktuelle Stände. Es gibt keinen Zählerüberlauf. Berechnen Sie Annahmen A, Publikationen P und ungelesene Ersetzungen O. Schreiben Sie die drei Bilanzen mit Zahlen aus:

$$I = A + D_q + E_{\text{put}}, \qquad A = Q + F + P + D_{\text{task}}, \qquad P = S + O + U.$$

E_{put} sind technische Putfehler, Q Queue-Rest, F in Bearbeitung und D_{task} Worker-Verwürfe.
B3.3 (3 Punkte): In einem getrennten Sichtbarkeitsfall hält M7 neue Nutzdaten nur in einer Dirty-Write-Back-Cachekopie; SRAM enthält alte Daten. M4 liest SRAM. HSEM serialisiert die Zugriffe, DMB wird ausgeführt. Garantiert dies schon den neuen M4-Wert? Nennen Sie eine passende Cache-/Speicherstrategie und erläutern Sie, welche Besitz- und Reihenfolgeregel auch damit nötig bleibt.

B4: Timing und Fehlerreaktion · 10 Punkte · etwa 10 Minuten

B4.1 (4 Punkte): Eine gemeinsame Modelluhr liefert: Ereignis bei 0 µs, ISR-Eintritt bei 2 µs, Worker Ready bei 5 µs, ISR-Ende bei 7 µs, Workerstart bei 10 µs, geforderter Abschluss bei 14 µs. Die relative Deadline beträgt 12 µs. Berechnen Sie ISR-Dauer, Ready-bis-Running-Wartezeit und Gesamtantwortzeit und prüfen Sie die Frist. Warum dürfen Sie die vollständige ISR-Dauer und das Ready-Warten nicht zusätzlich zueinander auf die übrigen Zeitanteile aufsummieren?
B4.2 (4 Punkte): WWDG-Lehrmodell: $f_{\text{PCLK}} = 100\,\text{MHz}$, Vorteiler $P = 8$, Reload $R = 127$, Fenster $W = 80$. Erlaubt ist $63 < T \leq 80$; Reset erfolgt beim Schritt auf 63. Der erste Abwärtsschritt folgt ideal einen vollen Tick nach Start. Berechnen Sie mit $\Delta t = 4096P/f_{\text{PCLK}}$ Tickdauer, Fensteröffnungs- und Resetzeitpunkt. Bewerten Sie einen Refresh nach idealen 18 ms. Runden Sie Zeiten auf drei Nachkommastellen; benutzen Sie ungerundete Werte für Zwischenrechnungen.
B4.3 (2 Punkte): Ein Supervisor füttert allein aufgrund einer laufenden Idle-Task. Warum genügt dies nicht als Fortschrittsnachweis der erforderlichen Worker? Ein aktiver High-Ausgang soll auch bei Reset und Boot inaktiv bleiben. Nennen Sie eine geeignete Beschaltungs- und Startregel für einen isolierten Lehrmarker, falls der GPIO beim Reset hochohmig wird.