

Mikrocomputertechnik 1

Duale Hochschule Baden-Württemberg Stuttgart - Studiengang Elektro- und Informationstechnik

Prof. Dr.-Ing. Daniel Klünder

Folie

1 / 97

Einleitung und Grundlagen

Folie

2 / 97

Modul: Mikrocomputertechnik 1

- Studiengang: Elektro- und Informationstechnik
- Schwerpunkt: RISC-V Architektur und Hardware-nahe Programmierung
- Zielsetzung: Verständnis des Datenpfads von der Logik bis zur Software

Notizen

Herzlich willkommen zur Vorlesung Mikrocomputertechnik 1 (MCT 1). Wir vollziehen den Brückenschlag zwischen abstrakter Software und greifbarer Hardware: Sie lernen nicht nur, wie man programmiert, sondern was im Silizium passiert, wenn eine Instruktion ausgeführt wird. Ziel ist ein Verständnis eines modernen Mikroprozessors — am Beispiel der RISC-V-Architektur.

Folie

3 / 97

Agenda für den Kickoff

1. Orga & Abstraktion
2. Datenrepräsentation
3. Kombinatorik & ALU
4. Zeit & Sequenz
5. Register File & Speicher



Notizen

Heute legen wir das Fundament: von Datenrepräsentation über kombinatorische Logik und ALU bis zu Takt, sequenziellen Speichern, Register File und der Anbindung an den RAM — die Bausteine des späteren RISC-V-Datenpfads.

Folie

4 / 97

Lernziele

- Dieselben Bitmuster als vorzeichenlos und als Zweierkomplement lesen, einschließlich der einen Null und des Bereichs -2^{n-1} bis $2^{n-1} - 1$.
- Byte-Reihenfolge und Alignment als getrennte Begriffe verwenden.
- Eine steigende Taktflanke und Setup/Hold als Eigenschaft **dieses** Flip-Flop-Lehrmodells beschreiben.

Notizen

Prüfrage: Warum sind 0000 und 1000 in 4-Bit-Sign-Magnitude verschiedene Codierungen derselben Zahl Null, ohne dass daraus eine C-Vergleichsregel folgt?

Folie

5 / 97

Organisatorisches & Spielregeln

- Klausur am Semesterende · Übungsblätter essenziell

Block	UE	Themen
1	4	Kickoff & Datenrepräsentation · Logik-Refresher
2	4	RISC-V Basis · Erster Code
3	4	Speicher & Kontrollfluss · Algorithmen
4	4	Funktionen & Stack · Unterprogramme
5	4	Single-Cycle-Datenpfad · Unter der Haube

Block	UE	Themen
6	4	Steuerwerk · Signal-Analyse
7	4	Performance & Pipelining · Hazards live
8	4	I/O & System · Interaktion
9	4	Wrap-Up (C-to-Assembly) · Finale

Notizen

Das Modul schließt mit einer schriftlichen Klausur ab — Theorie und Praxis. Neun Blöcke à Theorie und Praxis (insgesamt 36 UE; Block 9: 1+3). Wichtigster Rat: Mikrocomputertechnik lernt man nicht durch bloßes Zuhören. Nutzen Sie die Übungszeiten intensiv: Fehler einbauen, debuggen, Venus und Ripes ausreizen. Wer die Übungsblätter aktiv bearbeitet, hat in der Klausur einen klaren Vorteil.

Folie

6 / 97

Literatur

Sarah L. Harris, David Money Harris

Digital Design and Computer Architecture — RISC-V Edition

- Konsequenter Bottom-Up-Aufbau (von der Logik zur Software)
- Begleitende Lektüre für tieferes Verständnis
- Vertiefung: Patterson / Hennessy — *Computer Organization and Design* (RISC-V)

Notizen

Harris & Harris in der RISC-V-Edition ist unsere zentrale Referenz — didaktisch stark, vom Transistor bzw. von der Digitaltechnik bis zur Software. Wir orientieren uns an der Buchstruktur. Patterson/Hennessy eignet sich zur Vertiefung von Architektur und Performance.

Folie

7 / 97

Die Werkzeuge im Praktikum

- Venus: RISC-V-Assembler testen
- Ripes: Datenpfad / Pipeline
- GNU Toolchain: Assembler & C

1. Code in Venus
2. Debug im Terminal
3. Hex → Ripes
4. Datenpfad verfolgen

Notizen

Zwei Simulatoren im Labor: Venus für Assembler, Register und Software-Fokus. Ripes zeigt den hardwareseitigen Datenpfad — im Einzelschritt sehen Sie Multiplexer, ALU und Registerschreibungen. Die GNU Toolchain kommt bei Assembler- und C-Übungen dazu. In der Vorlesung nutzen wir die Tools, um Theorie sofort sichtbar zu machen.

2. Warum Abstraktion?

Strukturierung von Komplexität

- Verstecken von irrelevanten Details
- Schaffung standardisierter Schnittstellen
- Ermöglichung von Arbeitsteilung
- Das Fundament der Informatik und der Rechnerarchitektur

Notizen

Erstes Kernkonzept: Abstraktion. Bevor wir uns in Bits und Gattern verlieren: Warum denken wir in Schichten, Modellen und Hierarchien? Ohne Abstraktion wären moderne IT-Systeme — Smartphone wie Rechenzentrum — unmöglich.

Das Komplexitätsproblem

- Schiere Menge: moderne Prozessoren mit Milliarden Transistoren
- Dimension: Strukturen im Bereich weniger Nanometer
- Kognitive Limits: kein Mensch behält Milliarden Bauteile im Kopf
- Fehleranfälligkeit: ein falsch verbundener Transistor kann das System zerstören


Herausforderung: Wie organisiert man die Entwicklung eines solchen Systems?

Notizen

Stellen Sie sich den Entwurf eines modernen SoCs vor: zig Milliarden Transistoren. Transistor für Transistor zu planen übersteigt jede kognitive Kapazität. Ein Designfehler kann Millionen Chips wertlos machen. Die Ingenieursfrage seit den 1970ern: Wie baut man Maschinen, deren Komplexität unsere eigene Kapazität weit übersteigt?

Die Lösung: Teile und Herrsche

- Divide and Conquer · Kapselung · klare Schnittstellen
- Hierarchien aus Sub-Modulen · Wiederverwendbarkeit




Notizen

Antwort auf extreme Komplexität: Divide and Conquer. Aus Transistoren ein Gatter — danach interessiert nur noch das Verhalten von außen. Aus Gattern ein Addierer — wieder kapseln. Strikte Schnittstellen ermöglichen parallele Arbeit: Das Addierer-Team muss das OS-Team nicht kennen. Das führt zur formellen Definition von Abstraktion.

Was ist Abstraktion?

- Irrelevante Details ausblenden · Fokus auf das Wesentliche
- Black Box: *was*, nicht zwingend *wie* · Verträge (API/ISA)



Notizen

Abstraktion heißt bewusstes Weglassen. Beim Autofahren: Pedal drücken beschleunigt — Einspritzung und Zündung bleiben Black Box. In der Informatik ebenso: In Python eine Variable deklarieren, ohne Elektronen im Silizium zu verfolgen. Ohne Abstraktion gäbe es keine moderne Software. Achtung: Abstraktion entbindet nicht von Verantwortung — in MCT1 schauen wir gezielt *unter* die Haube.

Das Schichtenmodell der IT

- Fokus MCT1: Digitaltechnik · Mikroarchitektur · ISA




Notizen

Das Schichtenmodell ordnet die Welt von der Physik bis zur App. Die meisten Ingenieurinnen und Ingenieure arbeiten nur auf ein bis zwei Ebenen. In MCT1 liegen wir bewusst „in der Mitte“: Digitaltechnik als Fundament, Mikroarchitektur als konkrete Hardware-Realisierung, Architektur/ISA als Vertrag zwischen Soft- und Hardware. Genau diese drei Schichten (hier hervorgehoben) bilden unseren roten Faden.

3. Datenrepräsentation

Datenrepräsentation — Überblick

- Von Pegeln zu logischen Werten
- Wortbreiten und Hexadezimal
- Zweierkomplement für die ALU



Notizen

In diesem Block: Datenrepräsentation. Komplexität kapseln wir durch Abstraktion — die Hardware kennt aber nur physikalische Zustände, meist Spannungspegel. Bevor wir einen Prozessor bauen oder RISC-V-

Assembler schreiben, definieren wir, wie die Architektur diese Zustände als Daten interpretiert: Bündelung von Nullen und Einsen, lesbare Darstellung für Menschen, und wie die Hardware negative Zahlen auf Bitebene löst.

Folie

16/97

Alles ist eine Zahl

- Nur Spannungszustände → Bits
- Text, Bild, Befehl: alles Zahlen
- Kontext entscheidet die Deutung

```
01001000 ... 01101111  
Text? Zahlen? Instruktion?  
→ Kontext!
```

Notizen


Für den Prozessor ist absolut alles eine Zahl. String, JPEG, ausführbarer Befehl — auf dem Datenbus nur Nullen und Einsen. Physikalisch gibt es keinen Unterschied zwischen Pixel und Instruktion; die Interpretation liegt bei Architektur und Software. Unsere Aufgabe: Schaltungen entwerfen, die diese Bitströme korrekt und schnell verarbeiten.

Folie

17/97

Das Bit und das Byte

- Bit: kleinste Informationseinheit (Binary Digit, 0 oder 1)
- Nibble: genau 4 Bits (Halb-Byte)
- Byte: genau 8 Bits — kleinste adressierbare Speichereinheit
- Skalierung: Kilobyte (KB), Megabyte (MB), Gigabyte (GB)



Notizen

Vokabeln fürs Semester: Bit, Byte (8 Bits) als Standard-Container des Speichers — kleinste abrufbare Menge aus dem RAM. Das Nibble (4 Bits) wirkt zunächst unwichtig, wird aber bei der Hex-Umrechnung zum zentralen Werkzeug.

Folie

18/97

Das Word (Wortbreite)

- Word: natürliche Datenbreite einer Architektur
- Bits, die der Prozessor typischerweise in einem Schritt verarbeitet
- RISC-V RV32I: Wortbreite exakt 32 Bits
- Half-Word: 16 Bits (2 Bytes)
- Double-Word: 64 Bits (relevant für RV64)

Byte 3	Byte 2	Byte 1	Byte 0
8 Bit	8 Bit	8 Bit	8 Bit

→ zusammen **1 Word = 32 Bit**

Notizen

Das Word klassifiziert den Prozessor: Breite der internen Busse und der ALU. Desktop-Chips oft 64 Bit; wir arbeiten mit RV32I — 32-Bit-Worte, 32-Bit-Register. Das Word ist das Standard-Datenpaket unserer Architektur.

Folie

19/97

Das Problem mit Binärzahlen

- 32 Bit schwer lesbar
- Ein Bit kippen → Absturz

```
...0001010001...0110011
...0001010000...0110011
    ^
```

Notizen

Hardware liebt Binär (Strom an/aus). Menschen nicht: 32 Bits flimmern. Ein gekipptes Bit in der Mitte kann das Programm abstürzen lassen. Wir brauchen eine kompaktere Repräsentation mit gleichem Wert.

Die Lösung: Das Hexadezimalsystem

- Basis 16 (statt 2 oder 10)
- 16 Symbole: 0–9 und A–F (Werte 10–15)
- Extrem kompakte Schreibweise für lange Binärketten
- Basis 16 ist Zweierpotenz (2^4) → einfache Umrechnung aus Binär

Notizen

Hexadezimal löst das Lesbarkeitsproblem. Nach 9 kommen A–F (10–15). Warum 16 und nicht Dezimal? Weil 2^4 — die Umrechnung Binär → Hex ist fast magisch einfach.

Der magische Vierer-Block (Nibble)

- 4 Bits: genau $2^4 = 16$ Zustände
- 1 Hex-Ziffer: ebenfalls 16 Zustände
- **1 Hex-Ziffer = exakt 4 Bits** — ohne Modulo/Division
- 32-Bit-Word: exakt 8 Hex-Ziffern ($32/4 = 8$)


Binär		Hex		Dezimal
0000	=	0	=	0
0101	=	5	=	5
1010	=	A	=	10
1111	=	F	=	15

Notizen

Der Trick: Nibble und Hex-Ziffer haben dieselbe Kardinalität — 1-zu-1-Zuordnung. Statt Potenzen über das ganze Wort: jeden 4-Bit-Block durch eine Ziffer ersetzen. 32 Bit → 8 Zeichen, kompakt und präzise.

Mustererkennung: Visuelle Umrechnung

1. Lange Binärkette nehmen
2. Von rechts nach links in 4-Bit-Blöcke zerschneiden
3. Jeden Block unabhängig übersetzen
4. Hex-Ziffern wieder aneinanderfügen



Notizen

Algorithmus: von rechts (LSB) in Vierergruppen; bei Bedarf links mit Nullen auffüllen. 1111 → F, 1010 → A. Nach wenigen Übungen lesen Sie Binär fließend als Hex.

Notation und Präfixe im Code

- Ohne Präfix: fast immer Dezimal
- Präfix 0b: Binär
- Präfix 0x: Hexadezimal
- Gilt in C, C++, Java, Python und RISC-V-Assembler

```
// Ein und derselbe Wert in drei Schreibweisen:
int dezimal = 42;
int binaer  = 0b101010;
int hex     = 0x2A;
```

Notizen

Compiler und Assembler brauchen die Basis: 10 ist dezimal zehn, 0b10 ist zwei, 0x10 ist sechzehn. 0x wird zur Standardnotation für Adressen und Bitmasken.

Interaktive Übung: Konvertierung

Ziel: Hex-Wert 0xCAFEBADE in Binär

Hex	Dezimal	Binär
C	12	1100
A	10	1010
F	15	1111
E	14	1110
B	11	1011

Resultat: 0b 1100 1010 1111 1110 1011 1010 1011 1110


Notizen

„Cafe Babe“ ist eine bekannte Magic Number (u. a. Java-Klassendateien). Hex → Binär geht blockweise im Kopf; Dezimal über 2^{31} wäre mühsam. Hex ist der natürliche Begleiter der Hardware-Entwicklung.

4. Negative Zahlen in der Hardware

Negative Zahlen — Überblick

- Kein Minus-Transistor · Sign-Magnitude vs. Zweierkomplement
- Fallstrick: Sign Extension



Notizen

Wie rechnet ein Computer? Er addiert. Subtraktion ist Addition einer negativen Zahl: $5 - 3 = 5 + (-3)$. Es gibt keinen Minus-Transistor — nur 0 und 1. Wir brauchen eine Kodierung, mit der die Hardware negative Werte korrekt verarbeitet.

Das Vorzeichen-Problem der Hardware

- Mathematik: Negativität durch Symbol (–)
- Hardware: nur Low/High
- Kein „Negativ-Transistor“
- Subtraktion soll über denselben Addierer (ALU) laufen
- Gesucht: binäre Kodierung, die Additionen mit negativen Operanden erlaubt

Notizen

Auf Papier reicht ein Querstrich. Auf dem Chip: 32 Bits im Register. Zwei getrennte Rechenwerke (Addierer + Subtrahierer) wären teuer und stromhungrig. Ziel: eine Additionsschaltung, die durch die richtige Bitkodierung auch Subtraktion leistet.

Ansatz 1: Vorzeichen & Betrag (Sign-Magnitude)

- Intuitivste, „menschliche“ Idee
- MSB (ganz links) als Vorzeichen-Flag
- 0 → positiv, 1 → negativ
- Restliche Bits: absoluter Betrag



Notizen

Frühzeit der Computer: MSB zweckentfremden als Plus/Minus-Schalter, Rest = Betrag. Sign-Magnitude ist leicht lesbar — führt in der Schaltungstechnik aber in die Sackgasse.

Die +0 und die -0

- Hypothetische 4-Bit-Sign-Magnitude-Codierung
- 0000 und 1000: verschiedene Bitmuster, numerisch beide Null
- Bitmustervergleich: ungleich
- Numerischer Vergleich: gleich
- C vergleicht Werte, nicht rohe Codierungen

Codierung	Bitmustervergleich	numerischer Wert
0000	Referenz	0
1000	verschieden von 0000	0

Notizen

Das ist ausdrücklich kein C-Programm. `int a = +0` und `int b = -0` sind in C dieselbe Zahl; `a == b` ist wahr, weil C numerisch vergleicht. Ein naiver Hardware-Gleichheitsvergleich der Bitmuster würde 0000 und 1000 unterscheiden. Genau dieser doppelte Nullcode macht Sign-Magnitude für eine ALU unhandlich.

Ansatz 2: Das Zweierkomplement

- Industriestandard für Signed Integers
- MSB erhält **negatives** mathematisches Gewicht
- Übrige Bits: klassische positive Gewichte
- Genau eine Darstellung der Null (0000...)
- Standard-Addierer bleiben unverändert nutzbar

$$N = -x_{n-1} \cdot 2^{n-1} + \sum_{i=0}^{n-2} x_i \cdot 2^i$$

Notizen

Zweierkomplement: MSB zählt z. B. bei 8 Bit als -128 , nicht als Fahne. Nur eine Null. Vorteil: der Addierer addiert stur Bits — das Ergebnis stimmt durch den Kodierungstrick.

Bildung des Zweierkomplements

1. Positive Zahl in Binär schreiben
2. Jedes Bit invertieren (Einerkomplement / NOT)
3. Exakt +1 addieren
4. Übertrag über das MSB hinaus: ignorieren


```
1. Positiver Binärwert
2. Bits kippen (NOT)
3. +1 addieren
```

Notizen

Mechanischer Algorithmus, in Hardware leicht: invertieren, dann +1. Damit ist die Zahl negiert.

Rechenbeispiel: Aus +5 wird -5

- 8 Bit: invertieren, dann +1 · MSB = 1 negativ



Notizen

Durchrechnen: +5 → invertieren → +1 → 1111 1011. Das MSB wird automatisch 1 — die „Negativ-Erkennung“ bleibt praktisch erhalten.

Die Symmetrie: Von -5 zu +5

- Derselbe Algorithmus in beide Richtungen
- -5: 1111 1011 → invertieren → 0000 0100 → +1 → 0000 0101 (= +5)
- Zweimal negieren führt zum Ursprung zurück

$-(-5) = +5$

Der Algorithmus kümmert sich nicht darum, ob der Startwert positiv oder negativ war!

Notizen

Symmetrie: keine neuen Regeln für die Rückrichtung. Eine simple Schaltung reicht, um Vorzeichen zu drehen.

Folie

34 / 97

Das Zahlenrad und der Überlauf (Overflow)

- Register begrenzt (z. B. 8 Bit) — wie ein Kilometerzähler
- Unsigned: 0 bis 255
- Signed (Zweierkomplement): -128 bis $+127$
- Kleinster Wert -128 hat kein positives Gegenstück in 8 Bit
- $+127 + 1 \rightarrow 1000\ 0000 (= -128)$
- Registerarithmetik: modulo 2^n , ISA-Regel ohne Trap in RV32I

Notizen


Bei RV32I arbeitet die Register-ALU modulo 2^{32} . Das ist definiert und setzt kein Flag. In C ist vorzeichenbehafteter Überlauf von `int` undefiniertes Verhalten — eine andere Ebene als die ISA. Der asymmetrische Bereich entsteht, weil eine der 2^n Codierungen für die Null verbraucht ist und das MSB das Gewicht -2^{n-1} trägt.

Folie

35 / 97

Vorzeichenerweiterung (Sign Extension)

- 8-Bit $\rightarrow$ 32-Bit-Register: Vorzeichenbit nach links kopieren
- RISC-V: `lb` (Load Byte mit Sign Extension)




Notizen

Häufiger Laborfehler: -5 als 8 Bit laden und links mit Nullen auffüllen $\rightarrow$ MSB wird 0 $\rightarrow$ positive $+251$.
Richtig: Vorzeichenbit nach links kopieren (Sign Extension).

5. Byte-Reihenfolge (Endianness)

Byte-Reihenfolge — Überblick

- RAM als lineares Array von Bytes
- Adressen als „Hausnummern“
- Byte-Adressierbarkeit als Standard
- Big-Endian vs. Little-Endian



Notizen

Daten liegen in Registern — müssen aber aus dem RAM geladen und zurückgeschrieben werden. Organisation und Byte-Reihenfolge: Endianness. In Venus schauen Sie oft direkt in den Speicher — dieses Modell brauchen Sie zum Debuggen.

Der Speicher als lineares Array

- Jede Zelle: exakt 1 Byte (8 Bits)
- Jede Zelle: eindeutige Adresse 0, 1, 2, ...
- Byte-Adressierbarkeit
- RV32I: Adressen selbst 32 Bit → bis ca. 4 GB adressierbar

Adresse	Inhalt
0x00	Byte (8 Bit)
0x01	Byte (8 Bit)
0x02	Byte (8 Bit)
0x03	Byte (8 Bit)

Notizen

Mentales Modell: endloses Regal, jedes Fach ein Byte. 32-Bit-Adressen → rund 4 Milliarden Hausnummern
 ≈ 4 GB — das klassische 32-Bit-Limit.

Das Platzproblem im Speicher

- Register: 32-Bit-Word (4 Bytes), z. B. 0xDEADBEEF
- Speicherfach: nur 1 Byte
- Lösung: Word auf 4 aufeinanderfolgende Adressen aufteilen
- Streitfrage: Welches Byte kommt an die kleinste Adresse?

DE (MSB) AD BE EF (LSB)

Wohin mit EF – Adresse 0x00 oder 0x03?

Notizen

32-Bit-Word passt nicht in ein 8-Bit-Fach → vier aufeinanderfolgende Bytes. Reihenfolge: Kopf (DE) zuerst oder Schwanz (EF) zuerst?

Big-Endian vs. Little-Endian

- Big-Endian: MSB an die kleinste Adresse (wie von links nach rechts lesen)
- Little-Endian: LSB an die kleinste Adresse
- Name aus *Gullivers Reisen* (an welcher Seite das Ei aufschlagen?)
- Netzwerke oft Big-Endian; viele PCs Little-Endian

Notizen

Historischer „Glaubenskrieg“. Big-Endian: Speicher-Dump sieht aus wie die Zahl. Little-Endian: LSB zuerst. Die Namen sind ein Insider-Witz aus Gulliver:

Die Begriffe Big-Endian und Little-Endian stammen aus Jonathan Swifts Satire *Gulliver's Travels* (1726). In der Geschichte führen die Königreiche Lilliput und Blefuscu einen Krieg über die Frage, ob man ein gekochtes Ei vom kleinen Ende (Little-Endian) oder vom großen Ende (Big-Endian) aufbrechen soll.

In der Informatik wurden diese Begriffe 1980 von Danny Cohen übernommen, um die Reihenfolge der Bytes in der digitalen Datenverarbeitung zu beschreiben:

Big-Endian: Das bedeutendste Byte wird zuerst gespeichert. Little-Endian: Das unbedeutendste Byte wird zuerst gespeichert. Die Analogie dient als humorvolle Beschreibung für technische Unterschiede in der Byte-Reihenfolge, die keine fundamentale Überlegenheit einer Methode über die andere implizieren, sondern lediglich unterschiedliche Konventionen darstellen.

Endianness in der Kursumgebung

- Gewählte Kurs- und Simulatorumgebung: **Little Endian**
- Der Zeiger bezeichnet die erste adressierte Speicherstelle
- Dort liegt das niederwertigste Byte eines Mehrbytewerts
- Alignment ist ein anderes Thema (Einheit 3)



Abbildung 1: Vier Bytezellen für 0x12345678 in Little und Big Endian

- Beispiel 0xDEADBEEF ab Adresse 0x00:

Adresse	Byte
0x00	EF (LSB)
0x01	BE
0x02	AD
0x03	DE (MSB)

- Ein Zeiger auf das Wort zeigt auf das LSB.


Notizen

Im Labor: DEADBEEF erscheint im Speicher als EF BE AD DE — kein Simulatorfehler, sondern korrektes Little-Endian. MSB auf der höchsten Adresse. Damit sind Sie für den Speicherdump in Venus gerüstet.

6. Kombinatorische Logik

Kombinatorische Logik — Überblick

- Kein Gedächtnis: Ausgang nur von aktuellen Eingängen
- Fundament für ALU und Routing (MUX)



Notizen

Zweiter großer Block: Wir wissen, wie Daten als Bits kodiert werden — jetzt: durch welche Strukturen fließen sie? Kombinatorische Logik kennt kein Gedächtnis und keine Zeitachse: Der Ausgang hängt nur von den aktuellen Eingängen ab. Darauf bauen wir ALU und Routing-Infrastruktur auf.

Kombinatorik vs. Sequenzielle Logik

- Kombinatorisch: Ausgang nur von aktuellen Eingängen; gedächtnislos
- Beispiele: Gatter, Multiplexer, Addierer, ALU
- Sequenziell: Ausgang hängt auch vom vorherigen Zustand ab
- Taktung: Flip-Flops/Register speichern Zustände

Eigenschaft	Kombinatorisch	Sequenziell
Gedächtnis	Nein	Ja
Takt-Abhängigkeit	Nein	Ja (meist)
Primärer Zweck	Rechnen / Routen	Speichern (Zustand)

Notizen

Zwei Fundamentalkategorien: Kombinatorik wie eine Waage — reagiert nur auf den Ist-Zustand (Addierer, MUX). Sequenziell hat Gedächtnis (Flip-Flop behält eine 1). Der Prozessor vereint beides: Register speichern, kombinatorische ALUs rechnen.

Folie

45/97

Refresher: Die grundlegenden Logikgatter

- Logikgatter = elementare Bausteine der Hardware-Abstraktion
- AND · OR · XOR · NOT — IEC-60617-Symbole
- Ab jetzt: Gatter als Black Boxes mit bekanntem Verhalten




Abbildung 2: IEC-60617 Logikgatter AND, OR, XOR und NOT

Notizen

Kurzer Digitaltechnik-Rückblick. Wir sprechen nicht mehr über einzelne MOSFETs in einem NAND — wir arbeiten auf Gatterebene. XOR wird zentral für die Addition. Die Schaltsymbole folgen IEC 60617 (rechteckig: &, ≥1, =1, NOT mit Negationskreis).

Das „Weichen“-Problem im Datenpfad

- Datenströme fließen über Busse
- Oft muss gewählt werden: z. B. Konstante oder Registerwert an die ALU?
- Gesucht: elektronisch schaltbare „Eisenbahnweiche“
- Steuerung über ein separates Steuersignal




Abbildung 3: Digitale Weiche als 2:1-Multiplexer im Datenpfad

Notizen

Routing-Problem: Manchmal $R1 + R2$, manchmal $R1 + 5$ (Immediate). Der zweite ALU-Eingang muss umschaltbar sein — Register-File oder Instruktionswort. Wir brauchen eine digitale Weiche.

Der Multiplexer (MUX)

- Lösung für das Weichen-Problem
- Mehrere Dateneingänge (z. B. A , B), ein Ausgang Y
- Select-Signal S bestimmt den durchgeschalteten Eingang
- Symbol: Rechteck (IEC 60617) mit Select-Eingang
- Häufigster Routing-Baustein in der Architektur




Abbildung 4: 2:1-Multiplexer mit Eingängen A/B, Select S und Ausgang Y

Notizen

2-zu-1-MUX: Eingänge A und B, Ausgang Y, Select S. Bei $S = 0$ fließt A nach Y, bei $S = 1$ fließt B. Die Control-Unit steuert die Weiche.

Die Logik des 2:1-Multiplexers

- Wahrheitstabelle beschreibt das Verhalten
- Boole'sche Gleichung: $Y = (\bar{S} \wedge A) \vee (S \wedge B)$
- $S = 0$: Term mit B wird 0 $\rightarrow Y = A$
- $S = 1$: Term mit A wird 0 $\rightarrow Y = B$

Select (S)	Eingang A	Eingang B	Ausgang Y
0	0	X	0
0	1	X	1
1	X	0	0
1	X	1	1

Notizen

$\wedge$ = AND, $\vee$ = OR. Bei $S = 0$ wird $\overline{S} = 1$, also $Y = A$; der B -Term fällt weg. „X“ = Don't Care: Der nicht gewählte Eingang ist egal.

Folie

49/97

Der Multiplexer in reiner Hardware

- Keine Magie: reine Gatter-Logik
- NOT für $\overline{S}$
- Zwei AND-Gatter sperren bzw. freigeben A und B
- OR führt die freigegebenen Pfade zusammen




Abbildung 5: 2:1-Multiplexer aus NOT-, AND- und OR-Gattern nach IEC 60617

Notizen

S geht einmal direkt (Pfad B) und einmal invertiert (Pfad A) in die AND-Gatter — Verriegelung: immer nur ein Pfad offen. Das OR sammelt das aktive Signal.

Die Brücke zur Software: MUX = IF/ELSE

- Software: `if/else` als Kontrollfluss
- Hardware: kein sequenzieller Sprung — alles existiert gleichzeitig
- MUX filtert das unerwünschte Ergebnis weg
- Ternärer Operator `? :` $\approx$ Software-MUX

```
// MUX als ternärer Operator:  
int Y = (S == 1) ? B : A;  
  
// Alternativ:  
if (S == 1) {  
    Y = B;  
} else {  
    Y = A;  
}
```

Notizen

Software springt in einen Zweig. Hardware: A und B liegen permanent an; der MUX wählt, was weiterfließt. Der ternäre Operator bildet genau dieses Verhalten ab.

Vom 1-Bit- zum 32-Bit-Bus-Multiplexer

- RISC-V: komplette 32-Bit-Wörter schalten
- 32-Bit-MUX = 32 parallele 1-Bit-MUX
- Ein gemeinsames Select-Signal S für alle Slices
- In Diagrammen: Bus mit Querstrich und Breite (/32)




Abbildung 6: 32-Bit-Bus-Multiplexer mit gemeinsamem Select-Signal

Notizen

Ein Blockschaltbild-MUX meint eine Batterie aus 32 Weichen. Ein Bit S klappt alle synchron um — das ganze Word von B fließt durch.

Folie

52 / 97

7. Addition in Hardware

Folie

53 / 97

Addition in Hardware — Überblick

- Vom Routing zur mathematischen Verarbeitung
- Mechanische Regeln der binären Addition
- Halbaddierer als Grundbaustein
- Kaskadierung für große Wortbreiten




Abbildung 7: Addierer-Blockschaltbild mit Summe und Carry

Notizen

Signale leiten wir mit dem MUX — jetzt rechnen. Keine Magie: Grundschul-Additionsregeln mit Gattern nachbauen. Zuerst 1 Bit, dann 32 Bit.

Binäre Addition (mentales Modell)

<i>A</i>	<i>B</i>	Summe	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

- Summe $\leftrightarrow$ XOR · Carry $\leftrightarrow$ AND

```
  1011  (11)
+ 0011  ( 3)
-----
  1110  (14)
```

Notizen

Bei $1 + 1$ gibt es keine „2“ — wir schreiben 0 und Carry 1. Spaltensumme = XOR-Wahrheitstabelle, Carry = AND. Mathematik wird zu Logik.

Der Halbaddierer (Half-Adder)

- Nur zwei Gatter: XOR und AND
- Eingänge: A , B
- Ausgänge: Summe S , Carry Out C_{out}
- $S = A \oplus B$, $C_{out} = A \wedge B$
- Problem: kein Carry-In von einer vorherigen Stelle




Abbildung 8: Halbaddierer aus XOR- und AND-Gatter

Notizen

„Halb“, weil nur zwei Operanden — reicht für die LSB-Stelle. Weiter links brauchen wir drei Eingänge: A , B und den Übertrag der rechten Spalte.

Der Volladdierer (Full-Adder)

- Drei Eingänge: A , B , C_{in}
- Ausgänge: Summe S , C_{out}
- Intern: typisch zwei Halbaddierer + OR
- Standard-Rechenzelle in jedem Prozessor




Abbildung 9: Volladdierer aus zwei Halbaddierern und OR-Gatter

Notizen

C_{in} kommt von der vorherigen Stelle. Als Systemarchitekten: Volladdierer fortan als Black Box — elementarer ALU-Baustein.

Kaskadierung: Ripple-Carry-Adder (RCA)

- 32 Volladdierer · Carry von Bit i nach $i + 1$




Abbildung 10: Ripple-Carry-Adder: Kaskade von vier Volladdierern

Notizen

32 Volladdierer nebeneinander, Carry-Kette von Bit 0 bis 31 — exakt wie mit dem Stift. Name: Ripple-

Das Problem der Laufzeit (Ripple Delay)

- Signale brauchen Gatterlaufzeiten
- FA 31 wartet auf Carry von FA 30 $\rightarrow \dots \rightarrow$ FA 0
- Carry „plätschert“ (*ripple*) durch alle Stufen
- Längster kritischer Pfad begrenzt die Taktfrequenz
- Lösung in der Praxis: den Übertrag **vorausberechnen**

Notizen

Logisch korrekt, physikalisch langsam bei 32/64 Bit. Der kritische Pfad diktiert den Takt. Wie man den Übertrag parallel statt sequenziell gewinnt, zeigt die nächste Folie.

Der „echte“ Addierer: Carry-Lookahead (CLA)

- Idee: Carry nicht durchreichen, sondern **vorhersagen**
- Pro Bit zwei Hilfssignale (nur aus A_i, B_i — ohne Warten):
 - Generate: $G_i = A_i \wedge B_i$ (erzeugt Carry unabhängig von C_i)
 - Propagate: $P_i = A_i \oplus B_i$ (reicht C_i weiter)
- Carry-Formel: $C_{i+1} = G_i \vee (P_i \wedge C_i)$
- Alle G_i, P_i parallel $\rightarrow$ Carry-Netzwerk berechnet $C_1 \dots C_{32}$ in wenigen Gatterstufen
- Preis: mehr Hardware; Speedup oft von $O(n)$ auf $O(\log n)$

Notizen

Generate und Propagate kennt man schon aus dem Volladdierer — CLA baut daraus ein flaches Logiknetz für alle Überträge. So bleibt die Summe korrekt, aber der kritische Pfad wächst nicht linear mit der Wortbreite. Moderne CPUs nutzen Varianten (CLA, Carry-Select, Prefix-Addierer); didaktisch bleibt der RCA das mentale Modell, CLA die Brücke zur Realität.

8. Die Arithmetic Logic Unit (ALU)

Die ALU — Überblick

- Mathematischer Motor jedes Prozessors
- Arithmetik: Add, Sub
- Logik: And, Or, Xor, ...
- Vereint Addierer und Routing (MUX)
- Reagiert auf Control Signals aus der Instruktion




Abbildung 11: ALU-Blockschaltbild mit Operanden, Steuerung, Ergebnis und Zero-Flag

Notizen

MUX + Volladdierer → ALU. In Software $C = A + B$ landet hier. Multifunktional: addieren, subtrahieren, bitweise Verknüpfen.

Ein Taschenrechner ohne Tasten

- Keine „Plus-Taste“ — Auswahl über Steuersignale
- Trick: intern oft alle Operationen parallel
- Ergebnis fließt durch Addierer, AND, OR, ...
- MUX am Ende wählt das gewünschte Ergebnis
- Select kommt von der Control Unit

Notizen

Daten fließen parallel in alle Rechenpfade; der MUX wirft unerwünschte Ergebnisse weg. Effizient in Silizium, anders als sequentieller Software-Kontrollfluss.

Folie

63 / 97

Struktur einer 1-Bit-ALU

- Parallel: AND · OR · FA → MUX → Y (ALUControl)




Abbildung 12: 1-Bit-ALU: parallele AND/OR/FA-Pfade mit Ausgangs-MUX

Notizen

Beispiel-Kodierung: 00 AND, 01 OR, 10 Addierer; 11 oft Reserve. Genau dieses Muster skaliert auf 32 Bit.

Folie

64 / 97

Subtraktion elegant integrieren

- $A - B = A + \overline{B} + 1 \cdot \text{MUX vor } B, C_{in} = 1$




Abbildung 13: Subtraktion in der ALU: NOT und MUX vor dem Volladdierer

Notizen

Aus dem Zweierkomplement-Block: Bits kippen und +1. Der MUX vor B liefert $\overline{B}$; das +1 kommt als Carry-In. Reines Routing macht aus dem Addierer einen Subtrahierer.

Folie

65/97

Das Zero-Flag (Null-Erkennung)

- Status-Flags neben dem Ergebnis Y
- Zero-Flag (Z): 1, wenn Ergebnis exakt 0
- Hardware: oft großes NOR über alle Ergebnis-Bits
- Vergleich $A == B$: rechne $A - B$; $Z = 1$ gleich

```
// Software:
if (A == B) { ... }

// Hardware-Idee:
Ergebnis = A - B;
if (Zero_Flag == 1) { ... }
```

Notizen

Wichtigstes Flag für bedingte Sprünge in RISC-V. Control Unit liest Z und entscheidet über den Kontrollfluss.

Folie

66/97

Die 32-Bit RISC-V ALU

- 32 Slices · gemeinsame ALUControl · Carry wie RCA




Abbildung 14: 32-Bit-ALU als Kaskade von 1-Bit-Slices

Notizen

32 Scheiben, Carry verbunden, gemeinsame Steuerung — der Motor für Integer-Arithmetik und Logik.

Das ALU-Schaltsymbol

- Interne Gatter final abstrahiert (Black Box)
- Klassisches Symbol: „hosenförmiges“ V / Trapez
- Oben: Operanden A , B (32 Bit)
- Unten: Ergebnis (32 Bit)
- Seitlich: ALUControl und Flags (z. B. Zero)




Abbildung 15: Klassisches ALU-Schaltsymbol als Trapez mit Operanden, Steuerung und Zero-Flag


Notizen

Kreis zur Abstraktion: Transistor → Gatter → Addierer → 32-Bit-ALU. Ab der nächsten Einheit zeichnen wir nur noch das V-Symbol — Sie wissen, dass dahinter Multiplexer umklappen und Carry-Ketten laufen.

9. Die Notwendigkeit der Zeit

Die Notwendigkeit der Zeit — Überblick

- Die vierte Dimension der Computerarchitektur
- Warum kombinatorische Logik allein keinen Computer ergibt
- Zeitliche Synchronisation in Hardware
- Fließende vs. diskrete Daten
- Vorbereitung auf sequenzielle Schaltungstechnik



Notizen

Letzter großer Grundlagenblock: MUX und ALU haben wir — aber kein Gedächtnis. Wir fügen die Dimension Zeit hinzu und führen den Takt (Clock) als Herzschlag des Systems ein.

Das Problem der reinen Kombinatorik


- Reagiert sofort auf Eingangsänderungen
- Kein Mechanismus, ein Ergebnis „einzufrieren“
- Fallen die Eingänge weg, ist das Ergebnis weg
- Laufzeitunterschiede → temporäre Glitches
- Fazit: Mit einer ALU allein lassen sich keine Programme ausführen

Notizen

Metapher: ALU wie ein Rohrsystem — ohne Pumpe läuft es leer. Für $C = A + B$ und später $D = C + 5$ brauchen wir Schleusen: Ergebnisse müssen überleben, wenn sich die Eingänge ändern.

Die Lösung: Zustandsspeicherung

- Bauteile, die Ladungen/Daten über Zeit halten
- Globale Synchronisation aller Speicherelemente
- Speicherelemente = Dämme/Schleusen im Datenpfad
- ALU-Ergebnisse werden zwischengespeichert
- Weiterfluss erst beim Öffnen der Schleusen



Notizen

Datentresore im Datenpfad — nicht asynchron jeder für sich, sondern global synchron: im selben Nanosekundenbruchteil öffnen, aufnehmen, verriegeln. Dirigent: der Taktgeber.

Das Taktsignal (Clock / CLK)

- Oszillator = Herzschlag / Metronom des Prozessors
- Periodisches Rechtecksignal ($0 \leftrightarrow 1$)
- Periode T : Dauer eines Zyklus (z. B. 1 ns)
- Frequenz $f = 1/T$ (z. B. 1 GHz)
- Alle Speicherelemente hören auf dieses globale Signal

Notizen

CLK vom Quarz-Oszillator: Bei 3 GHz tickt das Metronom drei Milliarden Mal pro Sekunde — jeder Tick ein Schritt vorwärts für die gesamte CPU.

Flankensteuerung (Edge-Triggering)

- Reaktion nicht auf konstanten Pegel, sondern auf den Übergang
- Steigende Flanke: $0 \rightarrow 1$
- Fallende Flanke: $1 \rightarrow 0$
- RISC-V / die meisten CPUs: Speichern primär bei steigender Flanke

```
Clock: 00000000111111110000000011111111
          ^       ^       ^       ^
          Rise   Fall   Rise   Fall
(Prozessor speichert typisch nur beim Rise)
```


Notizen

Edge-Triggering: Bei konstantem CLK-Pegel passiert im Speicher nichts. Nur im Moment der steigenden Flanke öffnet der Tresor kurz, nimmt D auf und verriegelt wieder — danach hat die ALU Zeit bis zum nächsten Tick.

10. Sequenzielle Logik

Sequenzielle Logik — Überblick

- Entwurf elementarer Speicherzellen
- Rückkopplung zur Zustandserhaltung
- Physikalische Grenzen des Speicherns
- Vom Flip-Flop zum Register
- Setup-/Hold-Time als zeitliche Parameter



Notizen

Aus kombinatorischen Gattern per Rückkopplung ein Gedächtnis bauen → D-Flip-Flop. Kurz: warum

Das Rückkopplungs-Konzept

- Kombinatorik: Fluss Eingang → Ausgang
- Gedächtnis: Ausgang wieder auf den eigenen Eingang zurückführen
- Bistabile Kippstufe / Latch hält sich selbst
- Zustand bleibt, bis ein externes Signal ihn überschreibt



Notizen

OR mit Feedback: kurze 1 am Eingang → Ausgang 1 → rückgekoppelt → bleibt 1, auch wenn der Impuls weg ist. Basis aller Speicherzellen — wir abstrahieren das sofort zum D-FF.

Das D-Flip-Flop (D-FF)

- Wichtigster 1-Bit-Speicher der Architektur
- D (Data): neuer Wert
- Q: aktuell gespeicherter Wert
- CLK (Dreieck): flankengesteuerter Takteingang
- Ignoriert D , bis die steigende Flanke an CLK eintrifft




Abbildung 16: Schaltsymbol D-Flip-Flop mit D, CLK, Q und Q

Notizen

Annahme unseres Lehrmodells: positive Taktflanke, kombinatorisches Lesen des Registerfiles und synchrones Schreiben. Das ist eine Schaltungseigenschaft, keine Vorschrift der RISC-V-ISA. Symbol: Rechteck, D links, Q rechts, Dreieck = steigende Flanke.

Folie

78/97

Das Verhalten der Kamera (Metapher)

- Motiv vor der Linse = Eingang D
- Foto in der Hand = Ausgang Q
- Auslöser = Taktflanke
- Nur im Klick-Moment: $D \rightarrow Q$

Zeit	D	Q	CLK	Ergebnis
1	1	0	0	Q bleibt 0
2	1	0	↑	Q wird 1
3	0	1	1	Q bleibt 1

Notizen

Kamera-Metapher prägt sich ein: Motiv ändert sich, Foto nicht — bis zum nächsten Auslöser. In Zeile 2 übernimmt Q den Wert von D nur an der steigenden Flanke.

Folie

79/97

Physikalische Limits: Setup- und Hold-Time

- Setup: D stabil *vor* der Flanke · Hold: *danach*
- Verletzung → Metastabilität · ALU muss rechtzeitig fertig sein




Notizen

Zu hoher Takt → ALU zu langsam → Setup verletzt → undefinierte Zustände / Absturz. Deshalb gibt es eine maximale sinnvolle Frequenz.

Vom 1-Bit-D-FF zum 32-Bit-Register

- RV32I arbeitet mit 32-Bit-Words
- Ein D-FF speichert 1 Bit
- Lösung: 32 D-FFs parallel
- Gemeinsames CLK-Signal an alle — synchroner „Auslöser“



Notizen

32 Kameras, ein gemeinsamer Auslöser — ein 32-Bit-Zustandsspeicher.

Das Write-Enable-Signal (WE)

- Problem: sonst Speichern bei *jedem* Takt
- Oft soll ein Register unverändert bleiben
- WE / EN: Erlaubnis-Pin
- WE = 0: Flanke ignorieren; WE = 1: bei Flanke speichern

```
if (RISING_EDGE(clock)) {
    if (WriteEnable == 1) {
        Register = DataIn;
    }
}
```

Notizen

Sicherungshebel am Auslöser: Nur wenn die Control Unit WE = 1 setzt, überschreibt die Flanke den Inhalt.

Das abstrahierte Register-Symbol

- Komplexität → Black Box „Register“
- Symbol: stehendes Rechteck
- Ports: Data In (D), Data Out (Q), CLK (Dreieck), WE
- Baustein für Registersatz und Program Counter




Abbildung 17: Abstrahiertes Register-Symbol mit D , WE , CLK und Q


Notizen

Ab jetzt: Viereck mit D , Q , WE und Dreieck. Innere Rückkopplungen und Setup-Zeiten bleiben im Hintergrund — wir nutzen das Register als Baustein.

11. Das Register File (Registersatz)

Das Register File — Überblick

- Extrem schnelle „Werkbank“ der ALU
- Zusammenschluss vieler Register
- Bindeglied Software-Variablen Hardware
- Multi-Porting: gleichzeitig lesen und schreiben
- RISC-V-Konvention: u. a. hartverdrahtetes $x0$



Notizen

ALU = Taschenrechner, Register File = Schreibtisch daneben. Kleiner, ultraschneller On-Chip-Speicher — jede Assembler-Rechnung liest und schreibt hier.

Was ist ein Registersatz?

- RAM: groß, aber weit weg und langsam
- ALU braucht Daten ohne Wartezeit
- Register File: lokales Array direkt auf dem Die
- Adressierung per Assembler (z. B. $x5$)
- Zwischenspeicher für intensiv genutzte Variablen


Notizen

Physik der Distanz: RAM-Zugriff ist teuer. Register File = Werkbank — Daten einmal holen, dann schnell rechnen, ohne ständig ins Lager zu laufen.

Architektur des Register Files

Befehl `add x3, x1, x2` in einem Durchlauf:

- Lesen: $A1/A2 \rightarrow RD1/RD2$ · Schreiben: $A3, WD3$, freigegeben durch $WE3$



Notizen

A1/A2 wählen die Quellregister → Daten an RD1/RD2 zur ALU. Ergebnis zurück auf WD3; A3 und Write-Enable WE3 wählen das Zielregister.

Interner Aufbau: Lesen (kombinatorisch)

- Intern: 32 Register ($x0-x31$)
- Jeder Leseausgang: großer 32-zu-1-MUX
- 5-Bit-Adressen $A1/A2 = \text{Select}$
- Lesen **ohne Takt** — asynchron/kombinatorisch



Notizen

Sobald A1 wechselt, schaltet der MUX um — Wert fließt sofort nach RD1. Lesen ist reine Kombinatorik.

Folie

88 / 97

Interner Aufbau: Schreiben (sequenziell)

- $WD3$ liegt parallel an allen 32 Registern
- Decoder: 5-Bit- $A3 \rightarrow$ genau ein WE-Pin aktiv
- Schreiben erst bei steigender Flanke

```
A3 = 00101 (Register 5), WE3 = 1
```

```
Reg 0 WE = 0
```

```
...
```

```
Reg 5 WE = 1    ← nur x5 speichert
```

```
...
```

Notizen

Alle sehen dieselben Daten; nur das dekodierte Register hat $WE = 1$ und übernimmt bei der Flanke.

Folie

89 / 97

Die RISC-V-Register ($x0-x31$)

- RV32I: exakt 32 Architekturregister à 32 Bit
- Assembler: $x0 \dots x31$ (plus ABI-Aliase: $sp, ra, \dots$)
- 5 Bit Adresse reichen: $2^5 = 32$

Register	Alias	Zweck
$x0$	zero	hartverdrahtete 0
$x1$	ra	Return Address
$x2$	sp	Stack Pointer
$x10-x17$	a0-a7	Argumente / Rückgabewerte

Notizen

Kompakte Instruktionkodierung: je 5 Bit für $rs1, rs2, rd$. ABI-Namen vertiefen wir im Praktikum.

Das Hardwired-Zero-Register ($x0$)

- Fest auf logisch 0 verdrahtet
- Schreiben wird ignoriert — Wert bleibt 0
- Spart Spezialbefehle (RISC-Philosophie)
- Beispiel „Copy“: `add x2, x1, x0` $x2 = x1 + 0$

```
add x2, x1, x0    # Kopie: x2 ← x1
```


Notizen

Kein eigener MOVE-Befehl nötig — Addition mit Null recycelt die ALU-Hardware. Typisch RISC: wenige Instruktionen, clever genutzt.

12. Speicherarchitektur

Speicherarchitektur — Überblick

- Big Picture: CPU und Außenwelt (RAM)
- Flaschenhals des gemeinsamen Busses
- Zwei Denkschulen: Von Neumann vs. Harvard
- Vorbereitung auf den Single-Cycle-Datenpfad in Ripes



Notizen

Register File speichert nur 32 Werte — Programme und große Arrays liegen im RAM. Zwei Anschlussschulen; im Simulator nutzen wir die eine, im PC oft die andere (bzw. Hybride).

Wo liegen die Programme?


- Register File: 32 Wörter — zu wenig für Code
- Programm und große Daten: im RAM
- RAM: byte-adressierbar, Gigabytes
- CPU: Instruction Fetch aus dem RAM
- Daten: Load/Store zwischen CPU und RAM

Notizen

Binary landet im RAM; die CPU holt den ersten Befehl (Fetch). Load holt Daten — wieder RAM. Ständiger Ansprechpartner für Code und Daten.

Die Von-Neumann-Architektur

- 1940er (John von Neumann)
- Gemeinsamer Adressraum für Code und Daten
- Ein gemeinsamer Bus ist ein zusätzliches Ressourcenmodell
- Der Buskonflikt entsteht erst, wenn Fetch und Datenzugriff denselben Port brauchen
- Ein gemeinsamer Adressraum allein erzwingt diesen Konflikt nicht




Notizen

Gemeinsamer Adressraum, getrennte Zugriffsports und physisch getrennte Speicher sind drei verschiedene Aussagen. Der Flaschenhals gehört zum Ein-Bus-Modell, nicht schon zum gemeinsamen Adressraum. Harvard in dieser Folie meint getrennte Ports.

Die Harvard-Architektur

- Getrennte Speicher für Instruktionen und Daten
- Zwei physische Busse zur CPU
- Vorteil: Fetch und Datenzugriff parallel möglich
- Nachteil: starre Grenzen zwischen den Speichern



Notizen

Harvard in diesem Bild: getrennte Speicher und getrennte Ports. Ein gemeinsamer Adressraum wäre davon noch unabhängig.

Der RISC-V-Kompromiss im Labor

- Ripes: Harvard (getrennte Memories)
- Ziel: Single-Cycle ohne Buskonflikt

```
1. Fetch (IM)
2. Register lesen
3. ALU
4. Store (DM)
```

Notizen

Damit schließen wir den Kickoff: Sie haben die Bausteine für den vollständigen RISC-V-Datenpfad.

Abschlussblatt

- Begriffe: Zweierkomplement, Byte-Reihenfolge, Alignment, kombinatorisch, sequenziell.
- Modellannahme: positive Flanke und Little Endian der Kursumgebung.
- Typischer Fehler: C-Vergleich mit einem Bitmustervergleich von Sign-Magnitude gleichsetzen.
- Übung: Labor 1, Zahlenrad und Speicherbytes zu `0x12345678`.

Notizen

Verbindliche Festlegungen stehen in `referenz/kursvertrag.md`.