Probeklausur: Mikrocomputertechnik 1

Bearbeitungszeit: 90 Minuten · Gesamtpunktzahl: 90 Punkte

Prof. Dr.-Ing. Daniel Klünder

Beantworten Sie die nachfolgenden Fragen im Multiple-Choice-Format. Bei jeder Frage können eine, mehrere oder alle Antwortmöglichkeiten richtig sein. Jede Teilaufgabe wird mit einem Punkt bewertet – dieser wird nur bei vollständig korrekter Antwort vergeben.

Name:

_____

Matrikelnummer:

_____

Kurs / Studiengruppe:

_____

Hilfsmittel: Das offizielle RISC-V Green Card / Reference Sheet wird ausgeteilt. Alle Aufgaben sind auf Papier ohne Simulator oder Compiler lösbar.

Stoffumfang: Vorlesungen 1–7 und deren Wiederholung in Einheit 9.

Markieren Sie bei den Fragen 1–20 jeweils alle richtigen Optionen. Eine vollständig richtige Auswahl erhält einen Punkt, jede andere Auswahl null Punkte. Es gibt keine Teilpunkte und keinen Punktabzug. Ab Aufgabe 2 sind Rechenwege beziehungsweise Begründungen anzugeben; dort sind Teilpunkte möglich.

Aufgabe	Inhalt	Punkte	Richtzeit	erreicht
1	20 Multiple-Choice-Fragen, Vorlesungen 1–7	20	20 min	
2	Zahlendarstellung, Logik und Register	10	10 min	
3	Array und Schleife in RV32I	16	16 min	
4	Funktionsaufruf und Stacktrace	10	10 min	
5	Datenpfad und Steuerwerk	12	12 min	
6	Pipeline und Laufzeit	12	12 min	
7	Maschinencode und Bytefolge	10	10 min	
	Summe	**90**	**90 min**	

Die Richtzeiten umfassen Lesen und Bearbeiten und dienen der Zeiteinteilung.

Gemeinsame Annahmen: RV32I ohne komprimierte Instruktionen, 32-Bit-Register, Little Endian und Byteadressierung. Echte Instruktionen sind vier Byte lang. Registerarithmetik behält die unteren 32 Bit. Normale Funktionsaufrufe verwenden die ILP32-Konvention: skalare Ergebnisse in `a0`, Stackzeiger während standardkonformer Funktionen auf 16 Byte ausgerichtet. Die Arrayelemente sind 32-Bit-Wörter. Datenadressen und Speicherbereiche sind gültig, soweit nicht ausdrücklich nach einer Bereichsgrenze gefragt wird.

Datenpfad und Pipeline sind die jeweils ausdrücklich angegebenen Lehrmodelle. Zeit- und Adresswerte sind Aufgabenannahmen, keine gemessenen Eigenschaften eines Prozessors oder Simulators.

Aufgabe 1: Multiple Choice (20 Punkte)

Fragen 1–4

Frage 1: ISA und Umsetzung (1 Punkt)

Zwei Prozessoren führen denselben RV32I-Code korrekt aus, benötigen dafür aber verschieden viele Takte. Welche Aussagen treffen zu?

- ☐ A: Beide können dieselbe ISA mit unterschiedlichen Mikroarchitekturen implementieren.
- ☐ B: Die unterschiedliche Taktzahl verlangt unterschiedliche RV32I-Instruktionscodierungen.
- ☐ C: Die Laufzeit lässt sich allein aus den Assemblerzeilen bestimmen.
- ☐ D: Die ISA beschreibt das sichtbare Verhalten, nicht jede interne Taktfolge.

Frage 2: Bitmuster und Zahlenwert (1 Punkt)

Das achtbittige Muster `1111 1011` wird ohne Änderung der Bits betrachtet. Welche Aussagen treffen zu?

- ☐ A: Als vorzeichenloser Wert stellt es die Zahl 251 dar.
- ☐ B: Als Zweierkomplementwert stellt es die Zahl −5 dar.
- ☐ C: Mit Vorzeichenerweiterung wird daraus `0xFFFFFFFB`.
- ☐ D: Mit Nullerweiterung wird daraus `0x000000FB`.

Frage 3: Logik und gespeicherter Zustand (1 Punkt)

Ein Multiplexer und ein positiv flankengetriggertes Register werden ohne Reset betrachtet. Welche Aussagen treffen zu?

- ☐ A: Ein Multiplexer übernimmt seine neue Auswahl erst an der nächsten Taktflanke.
- ☐ B: Ein Multiplexer kann seinen Ausgang nach einer Auswahländerung zwischen Flanken ändern.
- ☐ C: Das Register folgt bei dauerhaft hohem Takt jeder Änderung seines Dateneingangs.
- ☐ D: Ohne neue aktive Flanke bleibt der gespeicherte Registerwert erhalten.

Frage 4: Register und Immediates (1 Punkt)

Für RV32I ohne Erweiterungen: Welche Aussagen treffen zu?

- ☐ A: Nach `addi x0, x0, 7` enthält das Register `x0` den Wert sieben.
- ☐ B: Das Immediate −2048 ist bei `addi` direkt codierbar.
- ☐ C: Die Anweisung `addi t0, t1, 2048` verwendet ein zulässiges Immediate.
- ☐ D: Eine Addition über die 32-Bit-Grenze hinaus löst einen Überlauf-Trap aus.

Fragen 5–8

Frage 5: Instruktionsformate (1 Punkt)

Vergleichen Sie `sub t0, t1, t2` und `sw t0, -4(t1)`. Welche Aussagen über die Maschinenwörter treffen zu?

- ☐ A: Das R-Format von `sub` enthält die Felder `rd`, `rs1` und `rs2`.
- ☐ B: Das S-Format von `sw` benennt im Feld `rd` das gespeicherte Register.
- ☐ C: Bei `sw` ist das Immediate auf zwei Teile des Befehlsworts verteilt.
- ☐ D: Bei `sw` bezeichnet `rs2` die Quelle der zu speichernden Daten.

Frage 6: Speicher und Erweiterung (1 Punkt)

Das Wort `0x00000080` liegt ab Adresse `0x2000` in Little Endian. Die Zugriffe sind gültig. Welche Aussagen treffen zu?

- ☐ A: An Adresse `0x2000` liegt das Byte `0x00`.
- ☐ B: `lb t0, 0(a0)` mit `a0=0x2000` liefert `0xFFFFFF80`.
- ☐ C: `lbu t0, 0(a0)` mit `a0=0x2000` liefert `0x00000080`.
- ☐ D: Das Basisregister `a0` wird durch den Load um ein Byte erhöht.

Frage 7: Bedingte Sprünge (1 Punkt)

Vor dem Branch gilt `t0=0xFFFFFFFF` und `t1=1`. Welche Aussagen treffen zu?

- ☐ A: `blt t0, t1, ziel` nimmt den Branch.
- ☐ B: `bltu t0, t1, ziel` nimmt den Branch.
- ☐ C: `beq t0, t1, ziel` nimmt den Branch.
- ☐ D: `bgeu t0, t1, ziel` nimmt den Branch.

Frage 8: Indirekter Aufruf (1 Punkt)

Die echte Vier-Byte-Instruktion `jalr ra, 5(ra)` steht bei `PC=0x1000`; vorher enthält `ra` den Wert `0x2000`. Welche Aussagen treffen zu?

- ☐ A: Die Berechnung des Ziels verwendet bereits den neuen Linkwert `0x1004`.
- ☐ B: Nach der Instruktion enthält `ra` den Linkwert `0x1004`.
- ☐ C: Die nächste Instruktion liegt an Adresse `0x2004`.
- ☐ D: Vor dem Sprung wird der alte Inhalt von `ra` automatisch gesichert.

Fragen 9–12

Frage 9: Aufrufkonvention (1 Punkt)

Eine normal aufgerufene ILP32-Funktion verändert `s0` und ruft mit `jal ra, helfer` eine weitere Funktion auf. Welche Aussagen treffen zu?

- ☐ A: Sie muss ihren eingehenden `s0`-Wert vor der eigenen Rückkehr wiederherstellen.
- ☐ B: Der Helfer muss alle vom Aufrufer noch benötigten `t`-Register erhalten.
- ☐ C: Das Pseudokommando `ret` stellt den alten Stackpointer automatisch wieder her.
- ☐ D: Sie muss ihre äußere Rückkehradresse über den Helferaufruf hinweg erhalten.

Frage 10: Load im Datenpfad (1 Punkt)

Der Single-Cycle-Datenpfad führt `lw t0, 12(t1)` aus. Welche Aussagen treffen zu?

- ☐ A: Die ALU addiert zum Basiswert den vorzeichenerweiterten Byteoffset zwölf.
- ☐ B: Der zweite ALU-Operand ist der aus `t0` gelesene alte Registerwert.
- ☐ C: Die gelesenen Speicherdaten bilden den Rückschreibwert für `t0`.
- ☐ D: Der Wert aus `t0` wird bei diesem Befehl in den Datenspeicher geschrieben.

Frage 11: Branch-Entscheidung im Datenpfad (1 Punkt)

Ein `beq` steht bei `PC=0x8000`; ImmGen liefert den fertigen Byteoffset 20 und die Operanden sind gleich. Welche Aussagen treffen zu?

- ☐ A: Der nächste PC ist wegen `PC + 4 + Offset` gleich `0x8018`.
- ☐ B: Die ALU-Subtraktion liefert für den Vergleich `Zero=1`.
- ☐ C: Die Auswahl `PCSrc` entsteht aus `Branch` und `Zero`.
- ☐ D: Der nächste PC ist wegen `PC + Offset` gleich `0x8014`.

Frage 12: Hauptsteuerung und ALU-Steuerung (1 Punkt)

Im Kursmodell werden `add` und `sub` mit gleichem Opcode, aber unterschiedlichen gültigen Funktionsfeldern ausgeführt. Welche Aussagen treffen zu?

- ☐ A: Die beiden Befehle benötigen unterschiedliche Werte des Signals `RegWrite`.
- ☐ B: Die ALU-Detailsteuerung unterscheidet sie anhand der Funktionsfelder.
- ☐ C: Die vier Bits von `ALUControl` sind ein vorgeschriebenes RISC-V-Instruktionsfeld.
- ☐ D: Der siebenbittige Opcode unterscheidet bereits beide Rechenoperationen.

Fragen 13–16

Frage 13: Auswahl und Schreibfreigabe (1 Punkt)

Ein korrekt gesteuerter `sw t0, 4(t1)` hat `RegWrite=0`. Welche Aussagen über `MemtoReg` treffen zu?

- ☐ A: Der Steuerungswert X kennzeichnet einen zwingend hochohmigen elektrischen Pegel.
- ☐ B: Die Werte null und eins lassen den sichtbaren Zustand dieses Stores unverändert.
- ☐ C: Die Auswahl des Rückschreibwerts ist wegen der gesperrten Registerübernahme unerheblich.
- ☐ D: Auch bei `RegWrite=1` kann keine Rückschreibquelle ein Register verändern.

Frage 14: Laufzeitvergleich (1 Punkt)

Zwei Ausführungen haben jeweils `N=100` Maschineninstruktionen. A hat `CPI=1` und eine Taktperiode von `4 ns`, B hat `CPI=2` und `1 ns`. Welche Aussagen treffen zu?

- ☐ A: Die Ausführung A benötigt insgesamt eine Zeit von 400 ns.
- ☐ B: Die Ausführung A ist wegen ihres kleineren CPI schneller.
- ☐ C: Die Ausführung B benötigt insgesamt eine Zeit von 200 ns.
- ☐ D: Der Quotient Zeit A durch Zeit B beträgt zwei.

Frage 15: Sprungvorhersage (1 Punkt)

Ein isolierter Branch hat die tatsächliche Folge T, T, N (genommen, genommen, nicht genommen). Ein Einbitprädiktor startet mit N und speichert nach jedem Branch dessen tatsächliche Richtung als nächste Vorhersage. Welche Aussagen treffen zu?

- ☐ A: Die Richtungen werden in der Reihenfolge N, T, T vorhergesagt.
- ☐ B: Die Richtungen werden in der Reihenfolge N, N, T vorhergesagt.
- ☐ C: Die Vorhersage ist bei allen drei Ausführungen unzutreffend.
- ☐ D: Die nächste Vorhersage nach dem letzten Branch ist genommen.

Frage 16: Logisch und arithmetisch schieben (1 Punkt)

Die folgenden RV32I-Befehle werden unabhängig voneinander mit `t0=0x80000008` und `t2=35` betrachtet. Welche Aussagen treffen zu?

- ☐ A: `srai t1, t0, 3` ergibt das Muster `0xF0000001`.
- ☐ B: `srli t1, t0, 3` ergibt das Muster `0xF0000001`.
- ☐ C: `srl t1, t0, t2` verschiebt mit dem gesamten Betrag 35.
- ☐ D: `srl t1, t0, t2` verwendet einen Schiebebetrag von drei.

Fragen 17–20

Frage 17: Load-Use mit Forwarding (1 Punkt)

Eine anfangs leere Fünfstufen-Kurspipeline mit EX-Forwarding führt `lw t0, 0(s0)` und direkt danach `sub a0, t0, t1` aus. `s0` zeigt auf ein gültiges Wort. Welche Aussagen treffen zu?

- ☐ A: Der geladene Wert steht bereits nach EX zur Weiterleitung bereit.
- ☐ B: Ein Datenwartezyklus genügt für die korrekte Ausführung.
- ☐ C: Vom ersten IF bis zum letzten WB werden sieben Takte benötigt.
- ☐ D: Die Bubble erhöht die Zahl abgeschlossener Programmbefehle auf drei.

Frage 18: Der jüngste Produzent gewinnt (1 Punkt)

Die Fünfstufen-Kurspipeline führt mit Forwarding `add t0, t1, t2`, `addi t0, t0, 4` und `sub a0, t0, t4` aus. Anfangs gelten `t1=6`, `t2=5` und `t4=3`. Welche Aussagen treffen zu?

- ☐ A: Der Verbraucher `sub` muss das ältere Ergebnis elf verwenden.
- ☐ B: Für `sub` hat der Treffer aus EX/MEM Vorrang vor MEM/WB.
- ☐ C: Der letzte Befehl schreibt den Wert zwölf nach `a0`.
- ☐ D: `add` und `addi` erzeugen verschiedene Versionen von `t0`.

Frage 19: Benutzte Quellregister (1 Punkt)

Auf `lw t0, 0(s0)` folgt `addi a0, x0, 5`; die Adresse ist gültig. `t0` heißt auch `x5`. Beim `addi` sind die Instruktionsbits 24–20 gleich `00101`. Welche Aussagen treffen zu?

- ☐ A: Zwischen diesen Befehlen besteht keine Registerdatenabhängigkeit.
- ☐ B: Die Bits `00101` bezeichnen beim `addi` das Quellregister `x5`.
- ☐ C: Ein Wartezyklus ist allein wegen dieser Bitübereinstimmung nötig.
- ☐ D: `addi` liest `x0` und den Inhalt von `t0` als seine beiden Quellen.

Frage 20: Flush bei genommenem Branch (1 Punkt)

Ein `beq` wird in EX als genommen erkannt. Bis dahin wurde sequenziell geholt: Ein jüngerer `sw` steht in ID, ein jüngerer `addi` in IF. Welche Aussagen treffen zu?

- ☐ A: Beide jüngeren Einträge müssen ihre Gültigkeit verlieren.
- ☐ B: Der verworfene Store darf den Datenspeicher nicht verändern.
- ☐ C: Die zwei verworfenen Einträge erhöhen die abgeschlossene Befehlszahl N.
- ☐ D: Ein Flush hält die jüngeren Befehle bis zur nächsten Taktflanke nur an.

Aufgabe 2: Zahlendarstellung, Logik und Register (10 Punkte)

a) Stellen Sie −37 als achtbittigen Zweierkomplementwert in Binär- und Hexadezimalschreibweise dar. Zeigen Sie den Rechenweg ausgehend von +37. (3 Punkte)

b) Addieren Sie die achtbittigen Muster `0111 1111` und `0000 0001`. Geben Sie Ergebnis und hinausfallenden Übertrag an. Liegt bei signed Interpretation ein Überlauf vor? Begründen Sie. (2 Punkte)

c) Ein Einbit-Multiplexer wählt bei $S = 0$ den Eingang A, bei $S = 1$ den Eingang B. Geben Sie die Boolesche Gleichung für Y an und füllen Sie die vier Tabellenzeilen aus. (3 Punkte)

S	A	B	Y
0	1	0	
1	1	0	
1	0	1	
0	0	1	

d) Ein positiv flankengetriggertes Einbitregister startet mit $Q = 0$. Setup und Hold sind eingehalten. Geben Sie Q nach jedem der beiden aufeinanderfolgenden Ereignisse an; die Schreibfreigabe ist jeweils eins. (2 Punkte)

Ereignis	Dateneingang D	Ausgang Q danach
Steigende Taktflanke	1	
Takt bleibt hoch, danach ändert sich D	0	

Rechenwege und Gleichung:

Aufgabe 3: Array und Schleife in RV32I (16 Punkte)

Die Blattfunktion `sum_first` soll die ersten `n` Elemente eines Arrays addieren und die Summe zurückgeben. Für `n=0` liefert sie null, ohne ein Arrayelement zu lesen.

Es gilt $0 \leq n \leq 4$. Ab `0x3000` liegen vier 32-Bit-Zweierkomplementwerte lückenlos: −2, 5, 7, −3. Bei Eintritt enthält `a0` die Basisadresse `0x3000`, `a1` die vorzeichenlose Länge `n`. Ein Element mit Index `i` steht vier mal `i` Byte hinter der Basis; die Indizes beginnen bei null. Die Funktion benötigt keine Unteraufrufe und darf ohne Stackframe auskommen.

a) Schreiben Sie eine vollständige RV32I-Blattfunktion `sum_first` mit Schleife und Rückkehr. Verwenden Sie `t0` für die unveränderte Arraybasis, `t1` für den Index und `t2` für die Summe; `t3`–`t5` dürfen Hilfswerte halten. Nutzen Sie für die Länge einen unsigned Vergleich und prüfen Sie die Grenze vor jedem Load. Verwenden Sie echte Instruktionen; als einzige Pseudoinstruktion ist `ret` erlaubt. Das Ergebnis gehört in `a0`. (12 Punkte)

Ihre Funktion:

b) Bestimmen Sie für `n=0` und `n=3` jeweils den Rückgabewert und die Zahl der Array-Loads. (2 Punkte)

c) Geben Sie die Byteadresse und den gespeicherten Zahlenwert des Elements mit Index zwei an. Begründen Sie die Skalierung des Index in der Adressrechnung. (2 Punkte)

Ergebnisse und Begründung:

Aufgabe 4: Funktionsaufruf und Stacktrace (10 Punkte)

Vor `PC=0x1000` gilt `a0=4`, `s0=99`, `sp=0x2000`. Der Stackbereich ist beschreibbar. Alle Zeilen sind echte Vier-Byte-Instruktionen; die angegebenen Adressen und Labels gelten für diesen Papierausschnitt.

```
0x1000: jal ra, F
0x1004: addi t0, a0, 0
F:
0x1100: addi sp, sp, -16
0x1104: sw ra, 12(sp)
0x1108: sw s0, 8(sp)
0x110C: addi s0, a0, 0
0x1110: jal ra, Double
0x1114: add a0, a0, s0
0x1118: lw s0, 8(sp)
0x111C: lw ra, 12(sp)
0x1120: addi sp, sp, 16
0x1124: jalr x0, 0(ra)
Double:
0x1200: slli a0, a0, 1
0x1204: jalr x0, 0(ra)
```

a) Tragen Sie den Zustand unmittelbar **nach** der jeweiligen Instruktion ein. `PC danach` bezeichnet die als Nächstes auszuführende Adresse. Geben Sie `a0` und `s0` dezimal, die übrigen Größen hexadezimal an. (5 Punkte)

gerade ausgeführt	PC danach	a0	s0	ra	sp
0x1110					
0x1124					

b) Geben Sie für beide Stores die effektive Adresse und das dort abgelegte 32-Bit-Wort in Hexadezimalschreibweise an. (2 Punkte)

c) Warum wird `ra` gesichert? Warum beträgt der Frame trotz nur zwei gesicherter Wörter 16 Byte? (2 Punkte)

d) Nur die Instruktion `lw ra, 12(sp)` wird durch eine wirkungslose Instruktion ersetzt; alle angegebenen Adressen bleiben unverändert. Welche Adresse wählt dann der erste Sprung bei `0x1124`? (1 Punkt)

Adressen, Wörter und Begründungen:

Aufgabe 5: Datenpfad und Steuerwerk (12 Punkte)

Verwenden Sie den Single-Cycle-Kursausschnitt für `add`, `sub`, `and`, `or`, `lw`, `sw` und `beq`. `ALUSrc` wählt 0 für die zweite Registerquelle oder 1 für das Immediate; `MemtoReg` wählt 0 für das ALU-Ergebnis oder 1 für Speicherlesedaten. Register- und Speicherschreiben haben getrennte Freigaben.

Interne Kurscodes: `ALUOp` = `00` für ADD, `01` für SUB-Vergleich, `10` für Auswertung der Register-Funktionsfelder. `ALUControl` = `0010` für ADD, `0110` für SUB. ImmGen liefert bei Branches den fertigen vorzeichenerweiterten Byteoffset; danach erfolgt kein weiterer Shift.

a) Füllen Sie die Hauptsteuerzeilen mit 0, 1 oder X (Don't Care). Bei einer unerheblichen Auswahl sind auch begründete konkrete Werte zulässig. (6 Punkte)

Befehl	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch
`lw`						
`beq`						

b) Geben Sie `ALUOp` und `ALUControl` für `lw` und `beq` an. (2 Punkte)

c) Ein `beq` steht bei `PC=0x4000`. Beide Quellen enthalten 13; ImmGen liefert −12. Bestimmen Sie `Zero`, `PCSrc` und den nächsten PC. (3 Punkte)

d) Ein anderer Load `lw t0, 12(t1)` liest mit `t1=0x2000` ein Speicherwort mit Wert 99. Durch einen Steuerfehler ist nur `MemtoReg=0` statt 1. Welchen Wert erhält `t0` und warum? (1 Punkt)

Rechenwege und Begründung:

Aufgabe 6: Pipeline und Laufzeit (12 Punkte)

Fünf Stufen: IF (Befehl holen), ID (decodieren und Register lesen), EX (rechnen), MEM (Datenzugriff), WB (Rückschreiben / Abschluss). Anfangs leere Pipeline, höchstens ein neuer Befehl pro Takt, getrennte Befehls- und Datenzugriffe; jeder Load braucht eine MEM-Stufe. Forwarding aus EX/MEM und MEM/WB und Load-Use-Erkennung sind vorhanden. Der jüngste passende Produzent ist maßgeblich; ist sein Wert noch nicht bereit, muss gewartet werden. Ein Schreibversuch auf `x0` erzeugt keine Forwardingquelle. Ein Load liefert seine Daten erst nach MEM. Der Stall hält PC und IF/ID und erzeugt eine Bubble in ID/EX; ältere Arbeit läuft weiter. Am Ende von WB geschriebene Registerwerte sind erst im Folgetakt in ID lesbar; ein gleichzeitiger WB→ID-Bypass fehlt.

Vor dem Ausschnitt steht `s0=0x3000`; dort liegt das Wort 7:

```
lw   t0, 0(s0)
addi t0, t0, 5
add  a0, t0, t0
```

a) Tragen Sie die Stufenfolge ein und kennzeichnen Sie den Stall. Wiederholtes ID beziehungsweise IF mit Stall-Markierung ist zulässig. (5 Punkte)

Befehl / Takt	1	2	3	4	5	6	7	8
`lw t0, 0(s0)`								
`addi t0, t0, 5`								
`add a0, t0, t0`								

b) Begründen Sie den Stall und erklären Sie, warum zwischen `addi` und `add` kein weiterer Stall nötig ist. (2 Punkte)

c) Welche Werte enthalten `t0` und `a0` nach Abschluss? (1 Punkt)

d) Ein **anderer** anfangs leerer Pipeline-Lauf umfasst 100 gültig abgeschlossene Maschineninstruktionen, acht Load-Use-Stallzyklen und drei genommene Branches. Die Branch-Auflösung erfolgt in EX; jeder genommene Branch kostet zwei zusätzliche Takte. Die Zusatzkosten überschneiden sich nicht, weitere Stalls gibt es nicht. Die Taktperiode beträgt 2 ns. Bestimmen Sie Gesamttakte, endlichen CPI, Gesamtzeit und Speedup gegenüber einer Ausführung derselben 100 Instruktionen mit CPI eins und 8 ns Taktperiode. Gezählt wird vom ersten IF bis Ende des letzten WB; Bubbles und verworfene Einträge zählen nicht zu den 100 Instruktionen. (4 Punkte)

Begründungen und Rechnungen:

Aufgabe 7: Maschinencode und Bytefolge (10 Punkte)

Es gelten RV32I, Little Endian und die gemeinsamen Annahmen. Die unten angegebenen Namen `x11` und `x14` bezeichnen Registernummern, nicht deren Inhalte. Ein Referenzblatt darf verwendet werden.

I-Format von Bit 31 nach Bit 0: `imm[11:0]`, `rs1`, `funct3`, `rd`, `opcode`.

S-Format von Bit 31 nach Bit 0: `imm[11:5]`, `rs2`, `rs1`, `funct3`, `imm[4:0]`, `opcode`.

Für `addi` gelten `funct3=000`, `opcode=0010011`; für `sw` gelten `funct3=010`, `opcode=0100011`.

Die Formate haben von links nach rechts die Feldbreiten I: 12, 5, 3, 5, 7 Bit beziehungsweise S: 7, 5, 5, 3, 5, 7 Bit.

a) Codieren Sie `addi x14, x11, -28`. Tragen Sie alle Felder binär ein und geben Sie das vollständige 32-Bit-Maschinenwort hexadezimal an. (4 Punkte)

imm[11:0]	rs1	funct3	rd	opcode

b) Codieren Sie `sw x14, -36(x11)`. Tragen Sie alle Felder binär ein und geben Sie das vollständige 32-Bit-Maschinenwort hexadezimal an. (3 Punkte)

imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode

c) Das Instruktionswort aus a) liegt ab Byteadresse `0x5400`. Geben Sie die vier Bytewerte mit ihren Adressen an. (2 Punkte)

d) Eine ältere Instruktion schreibt `x4`. In den Bits 24–20 des `addi` aus a) steht ebenfalls `00100`. Begründet allein diese Übereinstimmung eine Register-Datenabhängigkeit? Erklären Sie anhand des Formats. (1 Punkt)

Maschinenwörter, Byteadressen und Begründung: