Übungsblatt 2: Speicherhierarchie und Caches

Mikrocomputertechnik 3 · 40 Orientierungspunkte · ca. 75–90 Minuten

Aufgabe 1: Lokalität an einer Blockgrenze (4 Punkte)

Zwei unabhängige Lesefolgen, jeweils kalter Cache, 32-Byte-Lines, keine Verdrängung:

- A: `0x207C, 0x207C, 0x207C, 0x207C`
- B: `0x2078, 0x207C, 0x2080, 0x2084`

1. Welche Lokalität nutzt jede Folge? (2 P)
2. Geben Sie Hit/Miss je Zugriff und die vollständigen berührten Linebereiche an. Warum garantiert räumliche Lokalität nicht nur einen Miss? (2 P)

Ihre Lösung:

Aufgabe 2: AMAT aus einer Messspur im Modell (5 Punkte)

Hitzeit zwei Takte, zusätzliche Misspenalty sechzig Takte. AMAT ist die mittlere Speicherzugriffszeit; alle Anfragen sind abgeschlossen.

1. 120 Anfragen ergeben 108 Hits und zwölf Misses. Bestimmen Sie Missrate und AMAT. Kontrollieren Sie durch Summieren der Einzelzeiten. (3 P)
2. Berechnen Sie AMAT bei 75 Prozent Hitrate. (1 P)
3. Ist das Verhältnis beider Werte bereits ein Programmspeedup? (1 P)

Ihre Lösung:

Aufgabe 3: Andere Cachegeometrie (6 Punkte)

32-Bit-Byteadressen, 16 KiB Datenkapazität, 32 Byte je Line; Tags und Zustandsbits sind nicht in der Kapazität enthalten.

1. Bestimmen Sie Sets, Tag-, Index- und Offsetbits für Direct Mapped und 2-Way. (3 P)
2. Zerlegen Sie `0x3A5C91E6` für Direct Mapped und kontrollieren Sie durch Rückrechnung. (2 P)
3. Bestimmen Sie für die Dezimaladresse 1510 Blockbeginn, letztes Blockbyte und Offset. (1 P)

Ihre Lösung:

Aufgabe 4: Konflikte und Ersatzreihenfolge (6 Punkte)

Cachegeometrie wie Aufgabe 3, beide Caches anfangs leer. Nur diese sieben Reads zählen: `0x3000, 0x7000, 0x3004, 0x7004, 0x3000, 0x7000, 0x3008`.

1. Erstellen Sie eine Tabelle mit DM-Index, DM-Tag und Hit/Miss für Direct Mapped sowie Hit/Miss für 2-Way. Bestimmen Sie beide Quoten und die Ursache zusätzlicher Misses. (4 P)
2. Separates leeres 3-Way-Set, Blockfolge J, K, L, J, M. Geben Sie die Ordnung nach dem zweiten J und das Opfer bei M an: FIFO nach Ladealter, LRU nach letzter Nutzung. (2 P)

Ihre Lösung:

Aufgabe 5: Writeback tritt vor dem letzten Zugriff auf (5 Punkte)

Direct Mapped wie Aufgabe 3, Write-Back und Write-Allocate, keine Puffer. Anfangs ist Block `0x3000` gültig und sauber; sein betrachtetes Wort ist zwei, auch in der unteren Ebene. Block `0x7000` fehlt im Cache und enthält unten acht.

Folge: Store sechs nach `0x3000`; Load `0x7000`; Load `0x3000`; Store elf nach `0x3000`.

1. Notieren Sie nach jedem Schritt Blockbasis, Wortwert, Dirty, unteren Wert bei `0x3000` und eine mögliche Writeback-Adresse. (3 P)
2. Aus welchen alten Informationen entsteht die Writeback-Adresse? (1 P)
3. Wie wirkt No-Write-Allocate bei einem Store-Miss? Folgt die Regel aus Write-Back? (1 P)

Ihre Lösung:

Aufgabe 6: Ein rechteckiges C-Array (6 Punkte)

`uint32_t feld[12][8]`, vier Byte je Element, ausgerichtete Basis `0x3000`. Zwei unabhängige Modellspuren laden genau einmal jedes Element: A zeilenweise, B spaltenweise. Keine anderen Zugriffe oder Optimierungen.

1. Geben Sie die Adressformel und die ersten vier Adressen beider Spuren an. (2 P)
2. Direct Mapped, 128 Byte Datenkapazität, 32-Byte-Lines, vor jeder Spur kalt: Bestimmen Sie Set-Index und vollständige Hit/Miss-Bilanzen. (3 P)
3. Wie ändert sich B bei 512 Byte Kapazität und sonst gleichen Bedingungen? (1 P)

Ihre Lösung:

Aufgabe 7: Ein Cache-Controller auf Papier (8 Punkte)

16-Bit-Byteadressen, 32-Bit-Wörter. 2-Way-Cache mit vier Sets und 16 Byte je Line, Write-Back, Write-Allocate, LRU. Ein ungültiger Weg wird vor einem gültigen belegt. Bei einem Miss schreibt der Controller ein schmutziges Opfer zuerst zurück, lädt dann den ganzen Block und führt erst danach Load oder Store aus. Datenwerte sind dezimal, Adressen und Tags hexadezimal.

Cache, Ausschnitt Set 1 und 2. In Set 1 ist Weg 0 am längsten unbenutzt.

Set	Weg	V	D	Tag	Wort 0	Wort 1	Wort 2	Wort 3
1	0	1	0	`0x048`	10	11	12	13
1	1	1	1	`0x091`	40	41	99	43
2	0	1	0	`0x0E9`	70	71	72	73
2	1	0	0	`0x07D`	5	6	7	8

DRAM, Ausschnitt. Jede Zeile ist ein ausgerichteter 16-Byte-Block.

Blockadresse	`+0x0`	`+0x4`	`+0x8`	`+0xC`
`0x0D10`	30	31	32	33
`0x1210`	10	11	12	13
`0x1F60`	60	61	62	63
`0x2450`	40	41	42	43
`0x3210`	50	51	52	53
`0x3A60`	70	71	72	73

1. Bestimmen Sie Offset-, Index- und Tagbits. Zerlegen Sie `0x2458`, `0x1F64`, `0x0D1C` und `0x3214` in Tag, Index, Offset und Wortnummer. Berechnen Sie aus Tag und Index die Blockadressen der gültigen Cache-Lines. (2 P)
2. Führen Sie den Controller für die Zugriffe in Programmreihenfolge aus. LRU danach ist der Weg, den das betroffene Set als nächsten verdrängt. (4 P)
3. Geben Sie den Endzustand von Set 1 und 2 sowie alle geänderten DRAM-Wörter an. Welches DRAM-Wort ist am Ende veraltet? Warum ist das bei Write-Back zulässig? (2 P)

Nr.	Zugriff	Hit/Miss	Weg	Writeback	Nachgeladen	Wert	LRU danach
1	Load `0x2458`						
2	Load `0x1F64`						
3	Store 77 nach `0x0D1C`						
4	Load `0x3214`						
5	Load `0x0D1C`						
6	Load `0x2458`						

Ihre Lösung:

Optional: Aufgabe 6 im Cache-Simulator Ripes

Das folgende RV32I-Programm erzeugt die beiden Spuren aus Aufgabe 6. Die einzigen Datenzugriffe sind die 96 `lw`; `feld` liegt am Beginn des `.data`-Segments, in Ripes standardmäßig `0x10000000` statt `0x3000`.

```
# Ripes, RV32I: Spuren aus Aufgabe 6, uint32_t feld[12][8]
# MODUS 0 = Spur A (zeilenweise), MODUS 1 = Spur B (spaltenweise)

.data
feld:   .zero 384           # 12 * 8 Elemente * 4 Byte

.text
main:
        li   t0, 0          # MODUS hier umstellen: 0 = A, 1 = B
        la   s0, feld       # erstes Element der Außenschleife
        bnez t0, spur_b
        li   s1, 12         # A: außen 12 Zeilen
        li   s2, 8          #    innen 8 Spalten
        li   s3, 32         #    außen +32 Byte: nächste Zeile
        li   s4, 4          #    innen +4 Byte: nächstes Element
        j    start
spur_b:
        li   s1, 8          # B: außen 8 Spalten
        li   s2, 12         #    innen 12 Zeilen
        li   s3, 4          #    außen +4 Byte: nächste Spalte
        li   s4, 32         #    innen +32 Byte: nächste Zeile
start:
        li   a0, 0          # Summe aller Elemente
aussen:
        mv   t1, s0         # Adresse des ersten Elements
        mv   t2, s2         # Zähler der Innenschleife
innen:
        lw   t3, 0(t1)      # einziger Datenzugriff
        add  a0, a0, t3
        add  t1, t1, s4
        addi t2, t2, -1
        bnez t2, innen
        add  s0, s0, s3
        addi s1, s1, -1
        bnez s1, aussen
        li   a7, 10         # Ecall exit: Programm beenden
        ecall
```

Cache-Simulation. Ripes (Desktop oder ripes.dk), Prozessor *Single-cycle processor*, RISC-V 32 Bit: Pipeline-Modelle können beim Anhalten zusätzliche Zugriffe zählen. Ausgewertet wird nur der Datencache *L1 Data Cache*; der Befehlscache *L1 Instr. Cache* zählt die Befehlsabrufe. Ripes erwartet Sets, Ways und Words per Line als Exponent N von 2^N; ein Wort hat vier Byte. Ersetzung LRU, Wr. hit *Write-back*, Wr. miss *Write allocate* (ohne Wirkung, da das Programm nicht schreibt). Vor jedem Lauf MODUS setzen, Cache einstellen und *Reset* drücken; die Zähler stehen unter der Cache-Ansicht.

Lauf	MODUS	N: Sets, Ways, Words	Cache	Prognose: Hits, Misses	Ripes: Reads, Hits, Misses
1	0 = A	2, 0, 3	128 Byte, Direct Mapped		
2	1 = B	2, 0, 3	128 Byte, Direct Mapped		
3	1 = B	4, 0, 3	512 Byte, Direct Mapped		
4	1 = B	1, 1, 3	128 Byte, 2-Way, LRU		

1. Tragen Sie vor jedem Lauf Ihre Prognose aus Aufgabe 6 ein, danach die Ripes-Zähler. Warum zeigt der Datencache genau 96 Reads?
2. Lauf 2 im Einzeltakt (*Clock*): Notieren Sie für die ersten fünf Loads Adresse, Set, Tag und Hit/Miss. Welche Arrayzeile verdrängt Zeile 0? Warum trifft der erste Load der zweiten Spalte Zeile 0 nicht mehr an?
3. Lauf 4 hat die Kapazität von Lauf 2, aber zwei Wege. Erklären Sie sein Ergebnis im Vergleich zu Lauf 3: Konflikt oder fehlende Kapazität?
4. Die Set-Indizes stimmen mit Aufgabe 6 überein, die Tags nicht. Warum?

Ihre Lösung: