Übungsblatt 6: Hardware-Beschleunigung

Mikrocomputertechnik 3 · 32 Orientierungspunkte · ca. 60–75 Minuten

Musterlösung

Aufgabe 1: Ein kleineres Display mit höherer Bildrate (6 Punkte)

240×135 Pixel, RGB565 mit zwei Byte je Pixel, 45 vollständige Bilder/s. SPI überträgt ideal ein Bit je SCK, ohne Zusatzbytes oder Pausen.

1. Berechnen Sie Bildgröße und geforderte Nutzdatenrate. (2 P)
2. Bestimmen Sie ideale Bildraten bei zwölf und 36 MHz. Welche Leitung reicht rechnerisch? Verändert DMA diese Grenze? (1 P)
3. CPU 120 MHz, 96 Takte fester Aufwand je Meldung, SCK zwölf MHz. Berechnen Sie den Budgetbedarf bei einer Meldung je Byte und je 32 Byte. (2 P)
4. Wie lange brauchen ein MiB und ein MB ideal bei zwölf MHz? (1 P)

Musterlösung 1

1. $240 \cdot 135 \cdot 2 = 64800$ Byte; $45 \cdot 64800 = 2916000$ Byte/s beziehungsweise 23,328 Mbit/s. (2 P)
2. Zwölf MHz: etwa 23,15 Bilder/s; 36 MHz: etwa 69,44 Bilder/s. Nur 36 MHz reicht ideal für 45; DMA erhöht die Leitungsrate nicht. (1 P)
3. Bei 1,5 Millionen Byte/s: 144 Millionen Takte/s, 120 Prozent Bedarf, nicht erfüllbar. Bei 32 Byte je Meldung: 4,5 Millionen Takte/s, 3,75 Prozent. (2 P)
4. MiB: etwa 0,699051 s; MB: etwa 0,666667 s. (1 P)

Aufgabe 2: Andere Transferbreiten und Grenzen (6 Punkte)

DMA-sichtbare Modelladressen, gleiche Quell-/Zielbreite; COUNT zählt Elemente. Inkrement entspricht der Elementbreite.

1. Vier Sendebyte ab `0x21003000` nach festem TX-Register `0x41000008`: Notieren Sie alle Adresspaare. (1 P)
2. Zehn 32-Bit-Messwerte aus festem Register `0x41001000` ab `0x21004000`: erste vier Paare, Gesamtbytes und Startadresse des letzten Elements? (2 P)
3. Höchstens 4095 Byte pro Auftrag: Zerlegen Sie 25000 Byte in möglichst wenige Blöcke. (1 P)
4. Eine Hilfsfunktion liefert das Minimum aus Rest und Limit. Ergebnisse für $(9000, 4095)$, $(57, 4095)$ und $(0, 4095)$? Warum ist Limit null für eine fortschreitende Schleife ungeeignet? (1 P)
5. 32-Bit-Zugriffe müssen durch vier ausgerichtet sein: Prüfen Sie `0x21003006` und `0x21003008`. Genügt ein Zeigercast als Geräteabbildung? (1 P)

Musterlösung 2

1. Quellen `...3000` bis `...3003`, Ziel immer `0x41000008`. (1 P)
2. Quelle immer `0x41001000`; Ziele `0x21004000`, `...4004`, `...4008`, `...400C`. 40 Byte insgesamt, letztes Element ab `0x21004024`. (2 P)
3. Sechs volle Blöcke zu 4095 plus 430 Byte, sieben Aufträge. (1 P)
4. 4095, 57, null. Limit null verhindert den Abbau positiver Restmengen; null Elemente erlauben keinen undokumentierten Hardwarestart. (1 P)
5. `...3006` unausgerichtet, `...3008` ausgerichtet. Ein Cast konfiguriert weder Erreichbarkeit noch Adressübersetzung. (1 P)

Aufgabe 3: Abschlussmeldungen auf einer Zeitachse (5 Punkte)

Ein endlicher SPI-Sendeauftrag meldet DMA-Erfolg bei zehn µs. Der Vertrag garantiert danach keine weiteren Zugriffe auf den Quellpuffer. FIFO und Schieberegister beenden das letzte Leitungsbit erst bei 34 µs. CS muss bis zum Leitungsende aktiv bleiben.

1. Darf die CPU den Quellpuffer bei fünf µs verändern? Warum? (1 P)
2. Darf sie CS bei zwölf µs deaktivieren? Nennen Sie die nötige Bedingung. (1 P)
3. Darf sie den Puffer bei 15 µs neu befüllen? Würde dieselbe Aussage bei einer Circular-Mode-Umlaufmeldung gelten? (1 P)
4. Separater Fall: Timeout vor Abschluss, Stop angefordert, Stillstand innerhalb einer zweiten begrenzten Frist nicht bestätigt. Wie geht die Software mit Puffer und weiteren Aufträgen um? (2 P)

Musterlösung 3

1. Nein, DMA könnte einen gemischten Datensatz lesen. (1 P)
2. Nein, erst bestätigtes Leitungsende bei 34 µs erfüllt den CS-Vertrag. (1 P)
3. Beim endlichen Auftrag ja. Circular Mode kann wieder auf den Puffer zugreifen; die Umlaufmeldung gibt ihn nicht insgesamt frei. (1 P)
4. Neue Aufträge sperren, Abbruch und Fehlerstatus nach Plattformvertrag behandeln. Ohne bestätigten Stillstand bleibt der Puffer gesperrt; Timeout allein überträgt den Besitz nicht zurück. (2 P)

Aufgabe 4: Vier 64-Byte-Cachezeilen (6 Punkte)

Nicht kohärenter Write-Back-Cache mit 64-Byte-Zeilen. Clean schreibt dirty Daten zurück, Invalidate verwirft eine Cachekopie.

1. TX: Speicherbyte `37`, neue dirty CPU-Kopie `9B`. Was liest DMA ohne Wartung, wie wird sicher übergeben? (1 P)
2. RX: alte dirty Cachekopie `CC`, neu durch DMA im Speicher `66`. Was liefern Cache-Hit und späteres Writeback? Warum ist spätes blindes Clean falsch? (2 P)
3. Puffer ab `0x21003035`, Länge 150 Byte: exklusives Ende, letztes Byte, Wartungsintervall, Länge und mitbetroffene Randbytes? (2 P)
4. Fremde dirty Daten liegen an den Rändern. Nennen Sie eine Layoutregel. Ersetzt fence Cachewartung? Konfiguriert ein Linkername `DEVICE_RAM` bereits die Hardwareattribute? (1 P)

Musterlösung 4

1. DMA liest `37`. Neue Daten plattformgerecht veröffentlichen, Reihenfolge sichern, Quelle bis Rückgabe unverändert lassen. (1 P)

2. Cache-Hit kann `CC` liefern; Writeback überschreibt `66` mit `CC`. Spätes Clean veröffentlicht gerade den veralteten Stand. Vorbereitung und Übernahme müssen dem RX-Vertrag folgen. (2 P)

3. Ende `0x210030CB`, letztes Byte `0x210030CA`. Wartungsintervall:

   $$[\texttt{0x21003000}, \texttt{0x21003100})$$

   Länge 256 Byte. Je 53 Randbyte, insgesamt 106 außerhalb des Puffers. (2 P)

4. Ganze ausgerichtete Zeilen exklusiv reservieren. fence ordnet, ersetzt kein automatisches Clean; Linkernamen konfigurieren keine Cachebarkeit. (1 P)

Aufgabe 5: Stereo-Ping-Pong und zwei verlorene Samples (5 Punkte)

48000 Stereo-Frames/s; je Kanal wird ein 24-Bit-Sample in vier Byte gespeichert. Zwei DMA-Sendehälften zu je 3072 Byte werden A, B, A, B gelesen.

1. Datenrate und Halbzeit? Passen 0,5 ms Reaktion, sechs ms Arbeit und 0,4 ms Veröffentlichung? Passen neun ms Arbeit allein? (2 P)
2. Ein altes Half-Transfer-Flag wird erst bei zweimal Halbzeit plus 0,5 ms bearbeitet. Welche Hälfte wird dann gelesen, darf A beschrieben werden? (1 P)
3. Unabhängiger RX-Ring mit 16 Plätzen, Gesamtzähler P 39 und C 21. Samples sind ab null nummeriert. Bestimmen Sie Rückstand, Positionen, Moduloabstand und die bereits verlorenen unverarbeiteten Samples. (2 P)

Musterlösung 5

1. $48000 \cdot 2 \cdot 4 = 384000$ Byte/s; Halbzeit acht ms. 6,9 ms passen mit 1,1 ms Reserve; neun ms nicht. (2 P)
2. Bei 16,5 ms liest DMA wieder A. Das alte Flag ist keine aktuelle Schreibfreigabe. (1 P)
3. Rückstand 18, Schreibposition sieben, Leseposition fünf, Moduloabstand zwei. Nur Samples 23 bis 38 sind noch vorhanden; 21 und 22 wurden durch 37 und 38 überschrieben. (2 P)

Aufgabe 6: Ein vierzeiliges Bildrechteck (4 Punkte)

RGB565, Bildbreite 240 Pixel, Basis `0x21003000`. Rechteck ab $x = 7, y = 11$, fünf Pixel breit, vier Zeilen hoch; Ziel ab `0x21009000` dicht gepackt.

1. Bestimmen Sie Quell-Pitch, Bytes je kopierter Zeile, Quelllücke und Gesamtbytes. (1 P)
2. Berechnen Sie alle vier Quell- und Zielzeilenanfänge. Welche lineare Zerlegung ist nötig? (2 P)
3. Ein anderer Sensor liefert 40 Byte je fünf ms. Verlangt das zwingend DMA? Begründen Sie anhand Aufwand und Reaktionsfrist. (1 P)

Musterlösung 6

1. Pitch 480 Byte, Kopierzeile zehn Byte, Lücke 470 Byte, gesamt 40 Byte. (1 P)
2. Startoffset $11 \cdot 480 + 7 \cdot 2 = 5294 =$ `0x14AE`. Quellen `0x210044AE`, `0x2100468E`, `0x2100486E`, `0x21004A4E`. Ziele `0x21009000`, `0x2100900A`, `0x21009014`, `0x2100901E`. Vier lineare Zehn-Byte-Aufträge statt eines durchgehenden Quellblocks. (2 P)
3. Nein, 8000 Byte/s allein entscheiden nicht. Einfache Bedienung ist bei eingehaltenen Fristen möglich; DMA-Aufwand und übrige CPU-Arbeit mitbewerten. (1 P)

Optional: am Rechner prüfen

Implementieren Sie Blockzerlegung aus Aufgabe 2 und Cachebereichsrundung aus Aufgabe 4. Prüfen Sie zusätzlich Pufferstart `0x2100313F` mit zwei Byte: Wartungsbereich `0x21003100` bis exklusiv `0x21003180`. Verwenden Sie ausreichend breite Zwischenwerte vor der Addition.