Übungsblatt 5: Serielle Bussysteme

Mikrocomputertechnik 3 · 32 Orientierungspunkte · ca. 60–75 Minuten

Musterlösung

Aufgabe 1: Ein UART-Telegramm rekonstruieren (6 Punkte)

57600 Baud, ein Bit je Symbol, 8N1, Idle HIGH, Start LOW, Daten LSB-first. Nach dem Start folgen zeitlich $0, 1, 1, 0, 1, 1, 0, 1$.

1. Bestimmen Sie Bytewert und schriftliche Binärdarstellung mit höchstem Bit links. Zeichnen Sie den vollständigen Rahmen. (2 P)
2. Berechnen Sie Bitzeit, Rahmendauer und maximale Nutzdatenrate bei lückenlosen Rahmen. (3 P)
3. Welches Even-Parity-Bit wäre nötig? Wie viele Intervalle hätte 8E1? (1 P)

Musterlösung 1

1. Schriftlich `10110110`, Byte `0xB6` = 182. Rahmen: Start null, angegebene Daten, Stop eins. (2 P)
2. $T_b \approx 17{,}361$ µs, $T_f \approx 173{,}611$ µs, $57600/10 = 5760$ Byte/s. (3 P)
3. Fünf Einsen erfordern Paritätsbit eins; 8E1 hat elf Intervalle. (1 P)

Aufgabe 2: Frühe Abtastung und zwölf FIFO-Plätze (5 Punkte)

1. Stop-Sample bei $9{,}5T_r$, gültiges Sender-Stopintervall $[9T_s, 10T_s)$. Prüfen Sie $T_r = 0{,}97T_s$ und $T_r = 0{,}94T_s$. Beseitigt die nächste Startflanke den Frequenzfehler des Empfängers? (2 P)
2. Ein Empfangs-FIFO hat zwölf Plätze und enthält direkt nach einem Rahmenabschluss fünf Byte. Bei 57600 Baud folgen lückenlose 8N1-Rahmen, ohne Entnahmen. Wann ist er voll, wann erstmals überlaufen? Geben Sie Belegungen und eine konservative Servicefrist an. (3 P)

Musterlösung 2

1. Samples bei $9{,}215T_s$ innerhalb und $8{,}93T_s$ außerhalb des Stopintervalls. Ein neuer Start richtet die Phase aus, kalibriert den Takt aber nicht. (2 P)
2. Sieben weitere Abschlüsse: zwölf Byte bei $7 \cdot 10/57600 \approx 1{,}2153$ ms. Achter weiterer Abschluss: Overrun bei 1,3889 ms. Konservativ vorher Platz schaffen, einschließlich begrenzter Bedienungsverzögerung. (3 P)

Aufgabe 3: SPI mit anderem Modus und Protokoll (6 Punkte)

1. Acht-Bit-Schieberegister: Controller `0xA7`, Target `0x5D`. Beide schieben MSB-first nach links und nehmen das vorherige obere Gegenbit rechts auf. Bestimmen Sie beide Werte nach zwei, fünf und acht Takten. (2 P)
2. Modus 3: Welche Flanken tasten ab beziehungsweise ändern Daten? Bereitstellung 20 ns, Versatz sechs ns, Setup neun ns. Prüfen Sie das Halbperiodenbudget bei acht und sechzehn MHz. (2 P)
3. Ein Auftrag braucht zwei Kommandobytes und fünf Antwortbytes; für die Antwort werden fünf Dummy-Bytes gesendet. Bestimmen Sie Taktzahl, Zeit bei acht MHz und Nutzdatenrate der Antwort. (1 P)
4. Sechs Targets teilen SCK, MOSI, MISO; jedes besitzt ein CS. Wie viele Signalpins braucht der Controller? Was gilt für nicht ausgewählte MISO-Ausgänge? (1 P)

Musterlösung 3

1. Nach zwei: `0x9D`, `0x76`; nach fünf: `0xEB`, `0xB4`; nach acht: `0x5D`, `0xA7`. Gegenbits jeweils vor beiden Updates erfassen. (2 P)
2. Modus 3: steigend abtasten, fallend Daten ändern. Budget 35 ns; bei acht MHz 62,5 ns vorhanden, Reserve 27,5 ns; bei sechzehn MHz nur 31,25 ns, unzureichend. (2 P)
3. Sieben Bytezeiten, 56 Takte, sieben µs, etwa 714286 Byte/s Nutzdaten. Dummy und Antwort laufen gleichzeitig. (1 P)
4. Neun Signalpins ohne Versorgung/Masse; nicht ausgewählte Rückpfade freigeben. (1 P)

Aufgabe 4: Pull-ups bei 1,8 Volt (5 Punkte)

Lehrwerte: Versorgung 1,8 V, maximale LOW-Spannung 0,3 V, Sinkstrom höchstens zwei mA, Kapazität 150 pF, Anstiegszeit höchstens 400 ns. Nutzen Sie $R_{\min} = (V_{\mathrm{IO}} - V_{\mathrm{OL}})/I_{\mathrm{OL}}$ und $t_r = 0{,}8473 R_P C_B$.

1. Bestimmen Sie die Widerstandsgrenzen. (2 P)
2. Prüfen Sie 1,5 kΩ und 3,9 kΩ. (1 P)
3. Zwei parallele 1,5-kΩ-Pull-ups: Gesamtwiderstand und LOW-Strom? (1 P)
4. Gibt es bei 700 pF noch einen zulässigen Widerstandsbereich? (1 P)

Musterlösung 4

1. $R_{\min} = 750\ \Omega$, $R_{\max} \approx 3147{,}25\ \Omega$. (2 P)
2. 1,5 kΩ: etwa 190,64 ns, passend. 3,9 kΩ: etwa 495,67 ns, zu langsam. (1 P)
3. 750 Ω, zwei mA bei 0,3 V LOW: gerade an der vorgegebenen Stromgrenze. (1 P)
4. $R_{\max} \approx 674{,}41\ \Omega$, kleiner als die untere Grenze: kein zulässiger Bereich. (1 P)

Aufgabe 5: Zwei Messkanäle per I²C (5 Punkte)

Erfundener Gerätevertrag: 7-Bit-Adresse `0x2D`. Schreiben von `05` nach Register `12` aktiviert zwei Messkanäle. Vier während des Lesens stabile Datenbytes ab `28`: `F4 00 06 00`. Lesen nach Registerauswahl per Repeated START, SCL 250 kHz.

1. Notieren Sie den Aktivierungstransfer samt Adressbyte und ACK-Rollen. (1 P)
2. Notieren Sie den vollständigen Vier-Byte-Read einschließlich ACK/NACK-Rollen. (2 P)
3. Wie viele SCL-Takte benötigen die Bytephasen, welche ideale Mindestdauer ergibt sich? (1 P)
4. Unterscheiden Sie Address-NACK, letzten Read-NACK und Arbitration-Verlust. Darf ein Verlierer blind STOP erzeugen? (1 P)

Musterlösung 5

1. `S 5A A 12 A 05 A P`, alle drei ACKs vom Target. (1 P)
2. `S 5A A 28 A Sr 5B A F4 A 00 A 06 A 00 N P`. Target bestätigt Adresse/Index/Readadresse; Master bestätigt die ersten drei Datenbytes und beendet das vierte mit NACK. (2 P)
3. Sieben Bytephasen mal neun Takte: 63 Takte, 252 µs. START, STOP, Pausen und Stretching sind keine zusätzlich gezählten Zeiten. (1 P)
4. Address-NACK: Ablehnung; letzter Read-NACK: normaler Abschluss. Arbitration-Verlierer gibt frei; sein STOP könnte den Gewinner stören. (1 P)

Aufgabe 6: Messwerte und gültiger Status (5 Punkte)

1. Interpretieren Sie `F4 00 06 00` als zwei 16-Bit-Zweierkomplementwerte, jeweils höherwertiges Byte zuerst. Die Kanäle messen Temperaturabweichungen mit 1024 Schritten pro Kelvin. Bestimmen Sie Rohwerte und Abweichungen. (2 P)
2. Eine Decodierfunktion prüft zuerst den Transferstatus und verändert bei Fehler keinen Ausgang. Anfangsausgabe $[17, -8]$, Transferfehler nach einem Byte: Was bleibt erhalten? Sind rohe `00` oder `FF` eindeutige Fehlercodes? (1 P)
3. Differentieller Empfänger: $V_A = 1{,}8$ V, $V_B = 0{,}6$ V. Beide sinken um 0,4 V. Bestimmen Sie Differenz und Gleichtakt vorher/nachher. Welche elektrische Grenze bleibt zu prüfen? (1 P)
4. Ein ADC-Datenstrom benötigt 0,8 MB/s. Vergleichen Sie UART 57600 Baud 8N1, I²C 250 kHz und SPI 16 MHz als Kandidaten. Nennen Sie eine zusätzliche Geräteprüfung. (1 P)

Musterlösung 6

1. `F400` $= 62464 - 65536 = -3072$, `0600` $= 1536$. Abweichungen -3 K und $+1{,}5$ K. (2 P)
2. Ausgabe unverändert $[17, -8]$. Beide Rohbytes können gültige Daten sein. (1 P)
3. Differenz jeweils 1,2 V; Gleichtakt 1,2 V vorher und 0,8 V nachher. Zulässiger Gleichtaktbereich und ungleiche Störeinkopplung bleiben relevant. (1 P)
4. UART nur 5760 Byte/s; I²C schon vor Protokollaufwand unter 31250 Byte/s. SPI ideal zwei MB/s, damit ein Kandidat. Geräteprotokoll, Timing oder Pegel prüfen. (1 P)

Optional: am Rechner prüfen

Implementieren Sie die Zweierkomplement-Decodierung aus Aufgabe 6. Testen Sie zusätzlich `1234` und `FEDC`: erwartet 4660 und -292. Prüfen Sie, dass ein fehlgeschlagener Gesamttransfer beide alten Ausgabewerte erhält.