# Probeklausur: Mikrocomputertechnik 3

**Wrap-Up & Prüfungsvorbereitung · MCT3**

**Deckblatt**

| | |
|---|---|
| Name | |
| Matrikelnummer | |
| Kurs / Studiengruppe | |

**Hinweise zur Bearbeitung**

- **Dauer:** 90 Minuten
- **Erlaubte Hilfsmittel:** Nicht-programmierbarer Taschenrechner (keine Skripte, kein Smartphone)
- **Maximal erreichbare Punktzahl:** 100 Punkte

**Punkteübersicht**

| Aufgabe | Thema | Punkte |
|---|---|---|
| 1 | Speicherphysik, Hierarchie und Caches | 20 |
| 2 | Interrupts, Timer, PWM | 25 |
| 3 | DMA, CPU-Architekturen, Branch Prediction | 30 |
| 4 | Multicore, Busse und Edge AI | 25 |
| | **Summe** | **100** |

---

## Aufgabe 1: Speicherphysik, Hierarchie und Caches (20 Punkte)

### 1.1 SRAM vs. DRAM (5 Punkte)

Nennen Sie je zwei charakteristische Unterschiede zwischen SRAM und DRAM (Zellaufbau, Refresh, Dichte/Flüchtigkeit).

**Ihre Lösung**

### 1.2 AMAT-Berechnung (6 Punkte)

Ein SoC verfügt über einen L1-Cache und langsamen DRAM.

- Hit Time L1: 2 Taktzyklen
- Miss Penalty (DRAM): 150 Taktzyklen
- Hit Rate: 96 %

Berechnen Sie die Average Memory Access Time (AMAT) in Taktzyklen. Formel und Rechenweg angeben.

**Ihre Lösung**

### 1.3 Cache-Mapping (4 Punkte)

Erklären Sie *Thrashing* bei einem Direct-Mapped-Cache. Wie löst ein 4-Way Set-Associative Cache das Problem hardwareseitig?

**Ihre Lösung**

### 1.4 Hardwarenahes C und Lokalität (5 Punkte)

```
for (int col = 0; col < 1000; col++) {
    for (int row = 0; row < 1000; row++) {
        bild[row][col] = 255 - bild[row][col];
    }
}
```

Warum ist die Performance mit Caches schlecht? Wie muss der Code umgeschrieben werden?

**Ihre Lösung**

## Aufgabe 2: Interrupts, Timer und Aktorik (25 Punkte)

### 2.1 Interrupt-Controller (8 Punkte)

Nennen Sie für CLINT und PLIC je ein typisches Einsatzbeispiel und begründen Sie kurz die hardwareseitige Trennung.

**Ihre Lösung**

### 2.2 Hardware-Timer und PWM (10 Punkte)

Systemtakt 50 MHz, `PSC = 49`, `ARR = 10000`.

1. Berechnen Sie die PWM-Frequenz in Hz (vereinfachtes Modell $f_{\text{pwm}} = f_{\text{cnt}}/\text{ARR}$).
2. Welchen `CCR`-Wert brauchen Sie für 60 % Duty Cycle?

**Ihre Lösung**

### 2.3 Nested Interrupts (7 Punkte)

Was ist das *Clobbering* von `mepc`, wenn in einer ISR (nach erneut gesetztem `MIE=1`) ein weiterer Interrupt eintrifft? Welche Maßnahme ist nötig, bevor `MIE` in der ISR wieder auf 1 gesetzt wird?

**Ihre Lösung**

## Aufgabe 3: DMA, CPU-Architekturen und Branch Prediction (30 Punkte)

### 3.1 Direct Memory Access (8 Punkte)

DMA überträgt 10000 Bytes aus einem SRAM-Array an UART-TX.

1. Inkrement-Modi für `SRC_ADDR` und `DST_ADDR` (An/Aus)? Begründung.
2. Hauptvorteil gegenüber interrupt-basiertem Senden (Interrupt Storm)?

**Ihre Lösung**

### 3.2 Cache-Kohärenz bei DMA (5 Punkte)

L1-D-Cache mit Write-Back: Warum kann DMA *Stale Data* senden? Software-Abhilfe?

**Ihre Lösung**

### 3.3 Moderne CPU-Architekturen (7 Punkte)

```
1: add t0, t1, t2
2: sub t0, t4, t5
```

RAW oder WAR/WAW? Wie löst Register Renaming das Problem?

**Ihre Lösung**

### 3.4 2-Bit-Branch-Predictor (10 Punkte)

Ein 2-Bit saturierender Zähler startet in `11` (*Strongly Taken*). Kodierung: `00` Strongly NT, `01` Weakly NT, `10` Weakly T, `11` Strongly T. Vorhersage: `1x` → Taken, `0x` → Not Taken.

Sequenz der tatsächlichen Sprünge: **T, T, NT, NT, T**.

1. Geben Sie für jeden Schritt Startzustand, Vorhersage, Ist-Ergebnis und Folgezustand an.

2. Wie viele Treffer?

**Ihre Lösung**

## Aufgabe 4: Multicore, Busse und Edge AI (25 Punkte)

### 4.1 MESI-Protokoll (6 Punkte)

Beide Kerne haben Variable `x` in **S**. Core 1 führt `x = 42;` aus. Welche Bus-Nachricht? Zustände danach in Core 0 und Core 1?

**Ihre Lösung**

### 4.2 Hardware-Atomics (5 Punkte)

Warum führt `while(lock == 1); lock = 1;` zu einer Race Condition? Welche zwei RISC-V-A-Extension-Befehle lösen das?

**Ihre Lösung**

### 4.3 Serielle Busse (4 Punkte)

Warum ist I2C gegen Kurzschlüsse resilienter als SPI Push-Pull, wenn zwei Geräte gleichzeitig treiben — und welcher Geschwindigkeitsnachteil folgt daraus?

**Ihre Lösung**

### 4.4 KI-Hardware / Systolic Array (5 Punkte)

Warum ist ein Systolic Array (NPU) für neuronale Netze energieeffizienter als eine hochgetaktete General-Purpose-CPU?

**Ihre Lösung**

### 4.5 Quantisierung und Memory Wall (5 Punkte)

Ein Modell habe 250 000 Gewichte.

1. Vergleichen Sie den Speicherbedarf in Float32 vs. Int8.
2. Warum mildert Int8-Quantisierung die *Memory Wall* auf MCUs?

**Ihre Lösung**