Probeklausur: Mikrocomputertechnik 3

60 Minuten · Multiple Choice und Papieraufgaben

Beantworten Sie die nachfolgenden Fragen im Multiple-Choice-Format. Bei jeder Frage können eine, mehrere oder alle Antwortmöglichkeiten richtig sein. Jede Teilaufgabe wird mit einem Punkt bewertet – dieser wird nur bei vollständig korrekter Antwort vergeben.

Dieser Bewertungsmodus gilt für die 20 Fragen in Teil A: Markieren Sie alle richtigen Antworten und lassen Sie die falschen unmarkiert. Eine fehlende oder zusätzliche Markierung ergibt für die betreffende Frage null Punkte. In Teil B werden nachvollziehbare Rechenwege und Begründungen mit Teilpunkten bewertet.

Musterlösung

Bearbeitung und Punkte

- Bearbeitungszeit: etwa 60 Minuten
- Maximal erreichbare Punktzahl: 60 Punkte
- Hilfsmittel: nicht programmierbarer Taschenrechner
- Alle angegebenen Hardware- und Zahlenmodelle gelten nur für diese Aufgaben.

Teil	Umfang	Punkte	Zeitrichtwert
A	20 Multiple-Choice-Fragen, je vier Antworten	20	20 min
B1	Cacheadresse und mittlere Zugriffszeit	8	8 min
B2	PWM, UART und Watchdog	8	8 min
B3	Sensorprotokoll und DMA-Puffer	8	8 min
B4	Registerabhängigkeiten und Sprungvorhersage	8	8 min
B5	Edge-Rechnung und gemeinsame Daten	8	8 min
Gesamt		60	60 min

Die Zeitaufteilung ist ein Richtwert für eine geübte Bearbeitung. Teil A umfasst die Themen aller neun Vorlesungen. In Teil B sind Annahmen, Einheiten und Zwischenschritte anzugeben. KiB bedeutet 2^{10} Byte, MB 10^6 Byte; ein Byte enthält acht Bit.

Teil A: Multiple Choice (20 Punkte)

A1: SRAM und DRAM (1 Punkt)

Betrachten Sie die klassischen 6T-SRAM- und 1T1C-DRAM-Zellen. Welche Aussagen zu Halten und Lesen treffen zu?

- ☐ A. Zwei kreuzgekoppelte Inverter halten den SRAM-Zustand bei vorhandener Versorgung.
- ☐ B. Die SRAM-Zelle braucht bei vorhandener Versorgung regelmäßiges Auffrischen der Ladung.
- ☐ C. DRAM-Lesen verändert zunächst den Zellpegel und benötigt dessen Wiederherstellung.
- ☐ D. DRAM-Lesen entlädt den Zellkondensator bei jedem Anfangszustand vollständig.

A2: Flash und Codezugriff (1 Punkt)

Ein System speichert Programmcode in NOR-Flash. Welche Aussagen über Änderung, Platzierung und Ausführung sind richtig?

- ☐ A. Ein gewöhnlicher CPU-Store erlaubt beliebige Bitänderungen ohne Flash-Löschverfahren.
- ☐ B. Das C-Schlüsselwort const garantiert unabhängig vom Linkerskript einen physischen Flashort.
- ☐ C. Parallele NOR-Zellpfade verlangen unabhängig vom Controller einen parallelen Außenbus.
- ☐ D. Execute-in-Place benötigt einen speicherabbildbaren und ausführbaren Leseweg im System.

A3: Cacheorganisation (1 Punkt)

Ein direkt abgebildeter Cache enthält 1 KiB Nutzdaten mit 64 Byte je Zeile. Die Adressen bezeichnen einzelne Byte. Welche Aussagen gelten?

- ☐ A. Der Cache bietet sechzehn Plätze für die gespeicherten Datenzeilen.
- ☐ B. Sechs Adressbits wählen das Byte innerhalb einer Datenzeile aus.
- ☐ C. Sechs weitere Adressbits wählen den Cacheplatz für eine Datenzeile.
- ☐ D. Unterschiedliche Tags am selben Index können sich gegenseitig verdrängen.

A4: Cache-Schreibstrategie (1 Punkt)

Eine Write-Back-Datenzeile ist gültig und dirty. Welche Aussagen folgen daraus?

- ☐ A. Der untere Speicher enthält nach jedem lokalen Store bereits denselben aktuellen Wert.
- ☐ B. Beim Verdrängen muss der geänderte Inhalt gemäß dem Speichervertrag erhalten werden.
- ☐ C. Die dirty Markierung zeigt noch nicht zurückgeschriebene lokale Schreibzugriffe an.
- ☐ D. Write-Back erzwingt bei Store-Misses auch Write-Allocate.

A5: Timeranforderung (1 Punkt)

Im Machine-Mode-Lehrmodell gilt mtime größer oder gleich mtimecmp, aber die globale Interruptfreigabe MIE ist null. Welche Aussagen sind richtig?

- ☐ A. Die Timeranforderung kann warten, obwohl aktuell kein Timer-Trap angenommen wird.
- ☐ B. Die fehlende globale Freigabe löscht gleichzeitig den Inhalt des Timervergleichs.
- ☐ C. Die Rückkehr mit mret quittiert die Anforderung durch Ändern des Timervergleichs.
- ☐ D. Ein Vergleichstermin strikt in der Zukunft beseitigt die jetzige Vergleichsbedingung.

A6: Externe Interruptbehandlung (1 Punkt)

Betrachten Sie den PLIC-Pfad und einen Machine-Mode-Trap. Welche Aussagen über Behandlung und Kontext treffen zu?

- ☐ A. Der mcause-Code allein unterscheidet sämtliche externen Geräte-IDs des PLIC.
- ☐ B. Bei einer Level-Quelle wird die Geräteursache vor dem PLIC-Complete bearbeitet.
- ☐ C. Eine höhere PLIC-Quellenpriorität aktiviert automatisch verschachtelte Interrupts.
- ☐ D. Der Trap-Eintritt sichert alle allgemeinen Register automatisch in einem Stackrahmen.

A7: PWM-Zählmodell (1 Punkt)

Ein Timer erhält 100 MHz, teilt durch PSC plus eins und zählt inklusiv von null bis ARR. PSC ist 99, ARR 999. HIGH gilt für CNT kleiner als CCR, CCR ist 250. Welche Aussagen gelten?

- ☐ A. Die Zählfrequenz hinter dem Vorteiler beträgt ein Megahertz.
- ☐ B. Eine vollständige PWM-Periode enthält genau tausend Zählintervalle.
- ☐ C. Der HIGH-Anteil umfasst fünfundzwanzig Prozent der vollständigen Periode.
- ☐ D. Eine HIGH-Phase dauert unter diesen Annahmen zweihundertfünfzig Mikrosekunden.

A8: Watchdog und Fortschritt (1 Punkt)

Das Hauptprogramm hängt, während Timer und Versorgung weiterlaufen. Welche Aussagen über Hardware-PWM und Watchdog sind begründet?

- ☐ A. Eine weiterlaufende Interruptbehandlung beweist Fortschritt aller wichtigen Anwendungsteile.
- ☐ B. Der Timer kann das zuletzt konfigurierte PWM-Muster weiterhin am Ausgang erzeugen.
- ☐ C. Ein Watchdog-Reset garantiert bei jedem Baustein sofort einen niedrigen Aktorpegel.
- ☐ D. Ein Feed sollte an die nötigen Fortschrittsnachweise der überwachten Teile gebunden sein.

A9: UART-Rahmen (1 Punkt)

Zehn Byte werden ohne Pausen als UART 8N1 übertragen. Die Datenbits jedes Bytes werden LSB-first gesendet. Welche Aussagen sind richtig?

- ☐ A. Die zehn Rahmen benötigen zusammen hundert Bitzeiten auf der Leitung.
- ☐ B. Die Abtastzeitpunkte werden aus der vereinbarten Baudrate und lokalen Takten abgeleitet.
- ☐ C. Start- und Stoppbit gehören zum Rahmen und sind keine zusätzlichen Nutzdatenbits.
- ☐ D. LSB-first legt zugleich die Reihenfolge der Bytes eines mehrbyteigen Zahlenwerts fest.

A10: SPI-Datenwege (1 Punkt)

Controller und Target tauschen Daten per SPI aus. Welche Aussagen über Vollduplex, Flanken und Lesen sind richtig?

- ☐ A. Vollduplex verdoppelt bei gleichem SCK die Bitrate einer einzelnen Übertragungsrichtung.
- ☐ B. CPOL legt fest, welches Byte eines mehrbyteigen CPU-Zahlenwerts zuerst gespeichert wird.
- ☐ C. Controller und Target müssen die vereinbarten Abtast- und Änderungsflanken einhalten.
- ☐ D. Ein Leseauftrag kann Dummy-Sendedaten benötigen, damit der Controller Takt erzeugt.

A11: I²C-Signal und Protokoll (1 Punkt)

Betrachten Sie I²C mit korrekt ausgelegten Open-Drain-Anschlüssen. Welche Aussagen über Leitung und Leseabschluss treffen zu?

- ☐ A. Ein LOW-Treiber setzt sich gegen einen freigegebenen HIGH-Wunsch auf derselben Leitung durch.
- ☐ B. Ein freigebender Teilnehmer erzeugt den HIGH-Pegel durch seinen aktiven Push-Pull-Treiber.
- ☐ C. Das Richtungsbit zur Geräteadresse ist nicht der spätere Registerindex des Geräts.
- ☐ D. Ein Master-NACK nach dem letzten Lesebyte kann den vorgesehenen Leseabschluss anzeigen.

A12: DMA und Grenzen (1 Punkt)

Ein DMA-Controller übernimmt Datenkopien zu einer seriellen Peripherie. Welche Aussage über den Gesamtsystemweg ist richtig?

- ☐ A. Nach dem DMA-Start fällt unabhängig vom Treiber keinerlei weitere CPU-Arbeit an.
- ☐ B. DMA beseitigt nicht die durch die serielle Leitung begrenzte Übertragungsrate.
- ☐ C. Der DMA-Zählwert bezeichnet bei jeder möglichen Transferbreite dieselbe Bytezahl.
- ☐ D. Die interne DMA-Kanalpriorität legt zugleich die gesamte Buspriorität gegenüber der CPU fest.

A13: DMA-Puffer und Cache (1 Punkt)

Ein nicht kohärenter DMA liest einen von der CPU geänderten Write-Back-Puffer. Welche Aussagen über Übergabe und Besitz sind richtig?

- ☐ A. Dirty-Daten müssen vor Geräteübernahme über einen passenden Veröffentlichungsweg sichtbar werden.
- ☐ B. Bloßes Invalidieren veröffentlicht alle dirty Nutzdaten automatisch im unteren Speicher.
- ☐ C. Die DMA-Abschlussmeldung beweist unabhängig von der Peripherie das Ende des letzten Leitungsbits.
- ☐ D. Ein Software-Timeout gibt einen noch vom DMA genutzten Puffer nicht automatisch an die CPU zurück.

A14: Registerversionen (1 Punkt)

Ein Out-of-Order-Kern benennt Architekturregister in physische Versionen um. Welche Aussagen über die Wirkung sind richtig?

- ☐ A. Eine WAR-Namensabhängigkeit kann durch getrennte Registerversionen beseitigt werden.
- ☐ B. Eine WAW-Namensabhängigkeit kann durch getrennte Schreibziele beseitigt werden.
- ☐ C. Eine RAW-Datenabhängigkeit bleibt auf die passende erzeugte Wertversion angewiesen.
- ☐ D. Renaming erlaubt architektonische Bestätigung beliebig vor älteren fehlgeschlagenen Befehlen.

A15: Vorhersage und Update (1 Punkt)

Ein saturierender 2-Bit-Zähler startet in 10. Vorhersage ist T bei 10/11, sonst NT. T erhöht, NT senkt um eins. Der tatsächliche Sprung ist NT. Welche Aussage ist richtig?

- ☐ A. Die Vorhersage lautet NT, und das Ergebnis senkt den Zähler auf 00.
- ☐ B. Die Vorhersage lautet T, und der Zähler bleibt nach dem Ergebnis auf 10.
- ☐ C. Die Vorhersage lautet NT, und das Ergebnis setzt den Zähler auf 10.
- ☐ D. Die Vorhersage lautet T, und das tatsächliche Ergebnis senkt den Zähler auf 01.

A16: Vektorkapazität (1 Punkt)

Für RVV gilt VLEN 128 Bit, SEW 32 Bit, LMUL eins. Welche Aussagen über Kapazität und aktive Länge VL sind richtig?

- ☐ A. VLMAX beträgt in diesem Modell vier Elemente in einer Registergruppe.
- ☐ B. Vier aktive Elemente verlangen zwingend vier physische Rechen-Lanes.
- ☐ C. Die Schleife verarbeitet pro Iteration die vom Vektorlängenbefehl gelieferte VL.
- ☐ D. Bei angeforderten fünf Elementen ist VL zwei als erster Schritt zulässig.

A17: Dense-Schicht (1 Punkt)

Eine Dense-Schicht hat drei Eingänge, zwei Ausgänge, eine 2×3-Gewichtsmatrix und je einen Bias pro Ausgang. Eine Aktivierungsfunktion ist ausgeblendet. Welche Aussagen sind richtig?

- ☐ A. Eine vollständige Auswertung verwendet sechs produktbezogene MACs.
- ☐ B. Gewichte und Bias ergeben zusammen acht gespeicherte Parameter.
- ☐ C. Die beiden Ausgabesummen können als unabhängige Rechnungen organisiert werden.
- ☐ D. Jeder Bias geht genau einmal in die zugehörige Ausgabesumme ein.

A18: Quantisierungswert (1 Punkt)

Im Lehrmodell gilt der reale Wert gleich Skala mal (Code minus Nullpunkt). Skala ist 0,1, Nullpunkt -3, Code 12. Welcher reale Wert ist richtig?

- ☐ A. 1,2
- ☐ B. 1,5
- ☐ C. $-1{,}5$
- ☐ D. 15

A19: Kohärenz und False Sharing (1 Punkt)

Zwei Kerne schreiben jeweils ihre eigene Variable. Beide Variablen liegen in derselben kohärenten Write-Back-Cachezeile. Welche Aussagen sind richtig?

- ☐ A. Kohärenz hält den unteren Speicherstand nach jedem lokalen Store zwingend aktuell.
- ☐ B. Besitzerwechsel können trotz unterschiedlicher Variablen durch False Sharing entstehen.
- ☐ C. Schreiben auf eine geteilte Zeile benötigt die passende abgeschlossene Übernahme des Schreibrechts.
- ☐ D. Kohärenz macht jede aus mehreren Zugriffen bestehende Updategruppe automatisch atomar.

A20: Atomizität und Datenfreigabe (1 Punkt)

Betrachten Sie C11-Atomics und RISC-V-LR/SC unter ihren jeweiligen Speicherverträgen. Welche Aussagen treffen zu?

- ☐ A. Acquire auf den passenden Release-Wert kann zuvor geschriebene Nutzdaten veröffentlichen.
- ☐ B. Ein relaxed Flag veröffentlicht gewöhnliche konfliktierende Nutzdaten ohne weitere Synchronisation.
- ☐ C. Getrennte atomare Zähler-Loads und -Stores können dennoch ein logisches Update verlieren.
- ☐ D. Ein fehlgeschlagener SC schreibt nicht und liefert einen Status ungleich null.

Musterlösung Teil A

Je Frage ein Punkt ausschließlich für die vollständige richtige Auswahl. Keine Teilpunkte für einzelne Markierungen.

Frage	Richtige Antworten	Begründung
A1	A, C	SRAM hält durch Rückkopplung ohne periodischen Refresh. DRAM-Ladungsteilung verändert den Zellpegel, der danach restauriert wird, aber nicht stets vollständig entladen ist.
A2	D	XIP ist eine Fähigkeit des System-Lesewegs. Programmierregeln, C-Änderbarkeit, Zellverschaltung und äußere Schnittstelle sind getrennte Eigenschaften.
A3	A, B, D	1024/64 ergibt sechzehn Plätze: sechs Offsetbits und vier Indexbits. Verschiedene Speicherblöcke können auf denselben Platz abgebildet sein.
A4	B, C	Dirty bezeichnet geänderte Daten, die vor Verlust der Kopie erhalten werden müssen. Write-Allocate ist eine gesonderte Entscheidung, kein Synonym für Write-Back.
A5	A, D	Anforderung und Freigabe sind getrennt. mret verändert mtimecmp nicht, ein neuer Zukunftstermin beseitigt dagegen zunächst mtime größer oder gleich mtimecmp.
A6	B	Claim liefert die Geräte-ID, mcause zunächst die externe Kategorie. Geräteursache, Complete, Software-Kontextsicherung und Verschachtelungsfreigabe sind eigene Schritte.
A7	A, B, C, D	Teiler hundert ergibt 1 MHz. Tausend Intervalle je Periode und zweihundertfünfzig HIGH-Intervalle ergeben 25 Prozent und 250 Mikrosekunden.
A8	B, D	Weiterlaufende Flanken oder Interrupts beweisen keinen Anwendungsfortschritt. Der Aktorzustand während und nach Reset verlangt eine konkrete Plattformvereinbarung.
A9	A, B, C	8N1 enthält ein Startbit, acht Datenbits und ein Stoppbit. Die Bitfolge innerhalb eines Bytes bestimmt nicht die Bytefolge eines mehrbyteigen Werts.
A10	C, D	Vollduplex erlaubt gleichzeitige Richtungen, keine verdoppelte Einzelrichtungsrate. CPOL betrifft den Taktruhepegel, und Lesen benötigt ebenfalls passende Taktflanken.
A11	A, C, D	HIGH entsteht über den Pull-up, LOW wird aktiv gezogen. Geräteadressierung und Registerauswahl sind getrennt, und ein abschließendes Lese-NACK ist kein pauschaler Übertragungsfehler.
A12	B	DMA verändert den Kopier- und Bedienungsweg, nicht die Leitungskapazität. Transferbreite, CPU-Aufwand und verschiedene Arbitrierungsebenen bleiben gesondert zu prüfen.
A13	A, D	Bei diesem Sendepfad sind passende Cachebereinigung und Ordnung nötig, bloßes Verwerfen genügt nicht. Geräteabschluss, Leitungsende und Rückgabe nach Abbruch sind verschiedene Bedingungen.
A14	A, B, C	Renaming trennt Namen, nicht die Erzeugung eines benötigten Werts. Geordnete architektonische Bestätigung bleibt für präzise Fehlerzustände erforderlich.
A15	D	Vorhersage wird aus dem alten Zustand gebildet. Erst danach aktualisiert das tatsächliche NT den Zähler von 10 auf 01.

Frage	Richtige Antworten	Begründung
A16	A, C	VLMAX ist 128/32 gleich vier, keine physische Lanezahl. Bei AVL fünf liegt die erste zulässige Länge zwischen drei und vier, und die Schleife nutzt die tatsächlich gelieferte VL.
A17	A, B, C, D	Zwei Ausgänge mit je drei Produkten ergeben sechs MACs. Sechs Gewichte und zwei Biaswerte sind acht Parameter, die Ausgänge sind unabhängig.
A18	B	Nach Nullpunktkorrektur sind es 12 minus (−3), also fünfzehn. Skalierung mit 0,1 ergibt 1,5.
A19	B, C	Kohärenz betrifft Zeilen und Einzelzugriffe. False Sharing kann verschiedene Objekte betreffen, während atomare Updategruppen zusätzliche Mechanismen benötigen.
A20	A, C, D	Acquire und Release benötigen die passende Übergabebeziehung. Atomare Einzelzugriffe sind keine atomare Updategruppe, und ein SC-Fehler führt keinen Store aus.

Teil B: Aufgaben auf Papier (40 Punkte)

B1: Cacheadresse und mittlere Zugriffszeit (8 Punkte)

Lehrmodell: direkt abgebildeter Cache, 1 KiB Nutzdaten, 64 Byte pro Zeile, 32-Bit-Byteadressen. Die Metadaten zählen nicht zur Nutzdatenkapazität. Alle betrachteten Zugriffe sind Reads, der Cache ist zunächst leer.

1. Bestimmen Sie die Zahl der Cacheplätze sowie Offset-, Index- und Tagbits. (2 P)
2. Zerlegen Sie `0x00001234` in Tag, Index und Offset. Geben Sie die zugehörige vollständige Zeilenbasis an. (2 P)
3. Zugriffsfolge: `0x00001234`, `0x00001634`, `0x00001234`, `0x00001634`. Geben Sie für jeden Read Hit oder Miss an. Können beide Blöcke in einem zunächst leeren 2-Way-Cache gleicher Nutzdatenkapazität nebeneinander bleiben, wenn es keine weiteren Zugriffe gibt? Begründen Sie. (2 P)
4. Separater langfristiger Fall: Hitzeit zwei Takte, Hitrate 75 %, **zusätzliche** Misspenalty zwanzig Takte, Prozessorfrequenz 100 MHz. Berechnen Sie die mittlere Zugriffszeit AMAT in Takten und Nanosekunden. (2 P)

AMAT bedeutet Average Memory Access Time.

Musterlösung B1

1. $1024/64 = 16$ Plätze. Offset $\log_2(64) = 6$ Bit, Index $\log_2(16) = 4$ Bit, Tag $32 - 6 - 4 = 22$ Bit. (2 P)
2. Tag `0x4`, Index 8, Offset 52 beziehungsweise `0x34`. Basis `0x00001200`. (2 P)
3. Miss, Miss, Miss, Miss: beide Blöcke benutzen im direkt abgebildeten Cache Index acht, aber verschiedene Tags, und verdrängen sich. (1 P) Der 2-Way-Cache hat acht Sets mit je zwei Plätzen. Beide Blöcke fallen dort in Set null und passen in die beiden Ways. (1 P)
4. AMAT $= 2 + (1 - 0{,}75) \cdot 20 = 7$ Takte. Ein Takt bei hundert MHz dauert zehn ns, also 70 ns. (2 P) Die vorgegebene langfristige Hitrate ist nicht die Quote der kurzen Folge in Teil 3.

B2: PWM, UART und Watchdog (8 Punkte)

Timer-Lehrmodell: Eingang 48 MHz, Teiler $PSC + 1$, Zählbereich inklusiv null bis ARR, Active-High-Ausgang mit HIGH genau für $CNT < CCR$. Gegeben: $PSC = 47$, $ARR = 999$, $CCR = 300$. PSC ist der Vorteilerwert, ARR die obere Zählgrenze, CNT der aktuelle Zählerstand, CCR die Vergleichsschwelle; PWM bedeutet Pulsweitenmodulation.

1. Berechnen Sie Zählfrequenz, Intervalle pro Periode und PWM-Frequenz. (2 P)
2. Berechnen Sie HIGH-Dauer und Tastverhältnis. (2 P)
3. Separater UART-Fall: hundert Nutzdatenbyte als 8N1 bei 115 200 Baud, keine Pausen. Jedes Bit belegt eine Bitzeit. Wie viele Leitungsbits und welche Mindestdauer werden benötigt? (2 P)
4. Watchdogmodell: Ein Feed ist zeitlich nur 40 bis einschließlich 100 ms nach dem letzten Feed zulässig. Letzter Feed bei 1000 ms, jetzt 1075 ms. Eine überwachte Sensorverarbeitung meldet für die aktuelle Überwachungsrunde keinen neuen Fortschritt. Alle überwachten Teile müssen Fortschritt nachweisen. Ist der Zeitpunkt zulässig? Soll die Anwendung trotzdem feeden? Begründen Sie. (2 P)

UART 8N1 bezeichnet acht Datenbits, keine Parität und ein Stoppbit, zusätzlich ein Startbit. Ein Feed ist das Bedienen des Watchdogs.

Musterlösung B2

1. $f_{\text{cnt}} = 48 \cdot 10^6/(47 + 1) = 10^6$ Hz. $N = ARR + 1 = 1000$ Intervalle, $f_{\text{PWM}} = 10^6/1000 = 1000$ Hz. (2 P)
2. Ein Zählintervall dauert eine Mikrosekunde. $t_{\text{HIGH}} = 300$ µs, $D = 300/1000 = 30\,\%$. (2 P)
3. Hundert Rahmen mit je zehn Bit ergeben tausend Leitungsbits. $T = 1000/115200\,\text{s} \approx 8{,}681$ ms. (2 P)
4. Seit dem letzten Feed vergingen $1075 - 1000 = 75$ ms; der Zeitpunkt liegt im erlaubten Fenster. (1 P) Trotzdem nicht feeden: Der verlangte Fortschrittsnachweis fehlt. Eine zeitliche Erlaubnis beweist keine erfolgreiche Verarbeitung. (1 P)

B3: Sensorprotokoll und DMA-Puffer (8 Punkte)

I²C-Gerätevertrag: 7-Bit-Adresse `0x2A`, Registerindex `0x10`. Nach Registerauswahl per Write folgt ein Repeated START und ein Read von zwei Byte. Das erste Byte ist das höherwertige Byte eines 16-Bit-Zweierkomplementwerts. Die Skalierung ist 0,01 g pro Zählschritt. Erfolgreich empfangen wurden `FF`, dann `80`.

1. Geben Sie die gesendeten Adressbyte für Write und Read an. Wie quittiert der Master das erste und das letzte Lesebyte? (2 P)
2. Rekonstruieren Sie den vorzeichenbehafteten Rohwert und den Wert in g. (2 P)
3. Ein DMA liest pro Transfer ein Byte aus demselben Empfangsregister und schreibt in die nächsten Byte eines RAM-Arrays. Welche Adresse bleibt fest, welche wächst, wie viele Transfers braucht der Auftrag? Beweist dessen Abschluss bereits ein erfolgreiches vollständiges Sensorprotokoll? (2 P)
4. Nicht kohärentes Cachemodell: Zeilengröße 64 Byte, Pufferstart `0x20001018`, Länge zwei Byte. Bestimmen Sie das auf ganze Cachezeilen erweiterte Intervall mit exklusivem Ende. Ein unabhängiges dirty CPU-Objekt liegt bei `0x20001020`. Warum darf die betreffende Zeile nicht einfach verworfen werden? (2 P)

I²C bedeutet Inter-Integrated Circuit, DMA Direct Memory Access, CPU Central Processing Unit, RAM Random-Access Memory. ACK ist Quittierung, NACK Nichtquittierung; g steht hier für die Normfallbeschleunigung als Bezugseinheit.

Musterlösung B3

1. Write: $(\texttt{0x2A} \ll 1)|0 = \texttt{0x54}$, Read: $(\texttt{0x2A} \ll 1)|1 = \texttt{0x55}$. (1 P) Master-ACK nach dem ersten Byte, Master-NACK nach dem letzten Byte, anschließend STOP. Das letzte NACK ist der vorgesehene Abschluss. (1 P)
2. Zusammenfügung $\texttt{0xFF80} = 65\,408$ vorzeichenlos. Wegen des gesetzten Vorzeichenbits $65\,408 - 65\,536 = -128$. Skalierung $-128 \cdot 0{,}01 = -1{,}28$ g. (2 P)
3. Quelle fest, Ziel inkrementierend, zwei Ein-Byte-Transfers. (1 P) Nein. Auch Controllerstatus, Quittierungen und vollständiger Abschluss des I²C-Gerätevertrags müssen passen. (1 P)
4. Pufferende `0x2000101A`; erweiterter Bereich $[\texttt{0x20001000}, \texttt{0x20001040})$. (1 P) Das dirty Objekt liegt in derselben Zeile. Blindes Invalidieren könnte seine noch nicht veröffentlichten Änderungen verlieren. Benötigt wird ein geeigneter zeilenbezogener Besitz- und Übergabevertrag, beispielsweise getrennte exklusiv genutzte Zeilen. (1 P)

B4: Registerabhängigkeiten und Sprungvorhersage (8 Punkte)

Betrachten Sie diese vier RISC-V-Befehle in Programmreihenfolge:

```
add t0, t1, t2    # I1
sub t0, t3, t4    # I2
add t5, t0, t6    # I3
add t6, a0, a1    # I4
```

1. Klassifizieren Sie die Registerbeziehungen I1–I2, I2–I3 und I3–I4 als RAW, WAR oder WAW. Welche Beziehung transportiert einen benötigten Wert? (2 P)
2. Welche dieser Beziehungen kann Register-Renaming beseitigen? Garantiert das allein einen gleichzeitigen Start aller vier Befehle? Begründen Sie. (2 P)
3. Separater Vorhersagefall: 2-Bit-Zähler, anfangs `10`. Vorhersage T bei `10/11`, NT bei `00/01`. Tatsächliches T erhöht, NT senkt den Zähler um eins, saturierend zwischen null und drei. Ergänzen Sie die Tabelle, jeweils Vorhersage vor Update. (3 P)
4. Geben Sie Zahl und Anteil der richtigen Vorhersagen an. (1 P)

RAW = Read After Write, WAR = Write After Read, WAW = Write After Write. T bedeutet Sprung genommen, NT nicht genommen. Renaming vergibt physische Registerversionen.

Schritt	Zustand vorher	Vorhersage	Tatsächlich	Zustand danach
1	`10`		T	
2			NT	
3			NT	
4			NT	
5			T	
6			T	

Musterlösung B4

1. I1–I2: WAW auf `t0`; I2–I3: RAW auf `t0`; I3–I4: WAR auf `t6` (je 0,5 P). RAW verlangt den von I2 erzeugten Wert für I3 (0,5 P).
2. Renaming kann WAR und WAW auflösen, RAW bleibt. (1 P) Ressourcen, Bereitheit und die echte Datenabhängigkeit begrenzen weiterhin den Start; keine Garantie, dass alle vier gleichzeitig starten. (1 P)

Schritt	Zustand vorher	Vorhersage	Tatsächlich	Zustand danach
1	`10`	T	T	`11`
2	`11`	T	NT	`10`
3	`10`	T	NT	`01`
4	`01`	NT	NT	`00`
5	`00`	NT	T	`01`
6	`01`	NT	T	`10`

3. Je vollständig richtiger Ablaufzeile 0,5 P, zusammen 3 P.
4. Zwei Treffer, in Schritt eins und vier; $2/6 \approx 33{,}3\,\%$. (1 P)

B5: Edge-Rechnung und gemeinsame Daten (8 Punkte)

Die folgenden Teilaufgaben sind unabhängige Lehrmodelle.

1. Dense-Schicht ohne Aktivierungsfunktion:

$$W = \begin{bmatrix} 1 & 2 & -1 \\ 0 & -1 & 2 \end{bmatrix}, \quad x = \begin{bmatrix} 2 \\ 1 \\ 3 \end{bmatrix}, \quad b = \begin{bmatrix} 1 \\ -2 \end{bmatrix}.$$

   Bestimmen Sie $y = Wx + b$ und die Zahl produktbezogener MACs. (2 P)
2. Ein Modell enthält 120 000 reine Gewichte. Float32 benötigt vier Byte, Int8 ein Byte pro Gewicht. Berechnen Sie beide Bytezahlen und die prozentuale Ersparnis der Gewichtbytes. Beweist das zugleich passende Tensor-Arena und unveränderte Modellgüte? (2 P)
3. MESI-Modell mit Write-Back: Beide Kerne halten S:5, der untere Speicher enthält fünf. Kern 0 schreibt sieben. Danach liest Kern 1. Ein Fremdread auf M schreibt hier zunächst den aktuellen Wert in den unteren Speicher; beide Kopien werden S. Füllen Sie die Tabelle aus. (2 P)
4. Feste Arbeit, serieller Anteil $s = 0{,}25$, zwei gleiche Kerne, perfekte Verteilung des restlichen Anteils, kein Zusatzaufwand. Berechnen Sie den Speedup mit $S(N) = 1/(s + (1 - s)/N)$. (1 P)
5. Separater Hardwareablauf: Zwei Ausführungsinstanzen lesen denselben Zählerstand null, erhöhen jeweils ihren Registerwert und schreiben beide eins zurück. Warum liegt kein korrektes zweifaches Inkrement vor? Welche Art Operation oder Schutz wird benötigt? (1 P)

MAC = Multiply-Accumulate, Produkt zur laufenden Summe addieren. MESI = Modified, Exclusive, Shared, Invalid. S ist eine saubere geteilte, M eine geänderte exklusive, I eine ungültige Kopie. Eine Tensor-Arena ist ein Arbeitsbereich für die Modellverarbeitung.

Abgeschlossener Schritt	Kern 0	Kern 1	Unterer Speicher
Anfang	S:5	S:5	5
Kern 0 schreibt 7			
Kern 1 liest			

Musterlösung B5

1. $y_0 = 1 + 1 \cdot 2 + 2 \cdot 1 - 1 \cdot 3 = 2$, $y_1 = -2 + 0 \cdot 2 - 1 \cdot 1 + 2 \cdot 3 = 3$. Also $y = [2, 3]^T$ (1 P); sechs produktbezogene MACs (1 P).
2. Float32: $120\,000 \cdot 4 = 480\,000$ Byte; Int8: 120 000 Byte, Ersparnis 75 %. (1 P) Nein. Arbeitsbereich, Operatorunterstützung und Modellgüte mit repräsentativen Daten sind eigene Prüfungen; nur reine Gewichtbytes sind gezählt. (1 P)
3. Nach Write: Kern 0 M:7, Kern 1 I, unterer Stand fünf. Nach Read: beide S:7, unterer Stand sieben. Je Schritt 0,5 P für Kernzustände/Werte und 0,5 P für den unteren Stand. (2 P)
4. $S(2) = 1/(0{,}25 + 0{,}75/2) = 1/0{,}625 = 1{,}6$. (1 P)
5. Endwert eins statt zwei: Einzelzugriffe ergeben keine atomare Updategruppe. Eine atomare Read-Modify-Write-Operation oder eine geeignete Sperre muss das gesamte Inkrement schützen. (1 P) Kohärenz allein genügt nicht. Gewöhnliches konkurrierendes ungeschütztes C wäre bei einem Data Race undefiniert; der vorgegebene Ablauf ist ein Hardwaremodell.