Introducción a ZYNQ

Daniel Temalatzi Mojica

Instituto Tecnológico de Puebla

16 de mayo de 2019

Índices

- Introduccion
 - Conociendo ZYNQ
 - Conociendo VIVADO
- 2 Primeros pasos
 - Creando el hardware
 - Conociendo y personalizando el procesador
- Programando
 - Software Development Kit (SDK)


Conociendo ZYNQ

Qué es ZYNQ?

Definición

ZYNQ es un SoC (System on a Chip) el cual posee un **Hard-Processor** y una **FPGA**, ambos en un mismo chip.

Figura: Arquitectura de ZYNQ



Introduccion $0 \bullet 0$

Especificaciones

- Procesador ARM Dual-Core A9
- FPGA equivalente a la serie 7 de Xilinx
- 512 MB de RAM

Esas suelen ser las caracteristicas estandar de un SoC ZYNQ, sin embargo hay diversas variaciones por los distintos modelos, llegando a existir algunos con un solo nucleo A9.

Conociendo ZYNQ

Tarjetas más populares

Existen muchas tarjetas de desarrollo basadas en ZYNQ, sin embargo algunas sobresalen mas que otras.

Estas son algunas de ellas:

- ZYBO Z7 (Digilent)
- ARTY Z7 (Digilent)
- CORA Z7 (Digilent)
- ZEDBOARD (Avnet)

Qué es VIVADO?

VIVADO es la herramienta que nos proporciona Xilinx para poder diseñar sobre sus FPGA, es una herramienta bastante completa, a diferencia de ISE, en VIVADO contamos ya con todo lo necesario para poder cargar los *bitstreams* a la FPGA.

VIVADO tambien nos ayuda a poder exportar nuestro hardware (.hdf) para poder trabajar con el **SDK**.

Qué es el SDK?

Xilinx SDK (Software Development Kit) es el entorno de programación con el que podemos programar nuestros procesadores, ya sea los nucleos ARM de ZYNQ o el **Soft-Core** Microblaze.

El SDK cuenta ya con ejemplos practicos para poder comenzar a programar, contiene todo lo necesario para empezar, solo necesita nuestro hardware (.hdf), el cual obtenemos de VIVADO.

Creación del proyecto

Antes de poder comenzar a programar nuestro procesador ZYNQ es necesario configurarlo, para ello debemos crear un nuevo proyecto en VIVADO.

Figura: Nombre y ubicación.



Figura: Tarjeta que usaremos.

					New Project			~
efault P	art lefault Xilirix pa	rt or board	for your	project.				
Parts	Boards							
Reset A								
Vendon	Al	~	Name:	All			✓ Board Revi	Late
	Capture on							
Search	Q-			~				
Display Name				Preview	Vendor	File Version	Part	
1						digilentinc.com	1.0	жс720
Zybo						digitentine.com	1.0	жс720
	ard Zyng Evalu ughter Card C			nent Kit		em.avnet.com	1.4	жс720
PVNQ-2	n					www.digilentinc.com	1.0	ис720
	AC701 Evaluat				Mary 100	xiins.com	1.4	ис7а2

Creando el hardware

Figura: Creación de diseño de bloque.





Figura: Buscamos el procesador ZYNQ7



Creando el hardware

Figura: Corremos la automatización del bloque.



Figura: En la siguiente pantalla podemos personalizar nuestro procesador ARM.



Lista de opciones

Figura: Opciones de configuración



- Zynq Block Desing
- PS-PL Configuration
- Peripherial IO Pins
- MIO Configuration
- DDR Configuration
- SMC Timing Calculation
- Interrupts

Configurando ZYNQ

Existen muchas opciones de configuración para el procesador ZYNQ, sin embargo, en esta ocasión solo revisaremos algunas de ellas.

Zynq Block Desing

Este menu nos sirve como acceso directo a los apartados que deseamos configurar, de igual manera podemos activar o desactivar los puertos y protocolos que usaremos.

PS-PL Configuration

Aquí podremos configurar como interactua el PS (ARM) con la PL (FPGA).

Peripherial IO Pins

En este menu configuramos los puertos de entrada y salida del procesador, incluidos los protocolos UART,SPI,I2C,etc.

MIO Configuration

Esta sección es para configurar los puertos MIO, que nos indican a que lugar iran los IO, ademas de poder confiurar los timer internos del procesador.


Puertos PL

En algunas tarjetas el procesador ARM tiene puertos propios, ya sean leds, botones o puertos GPIO, sin embargo lo normal es que todos los puertos GPIO esten conectados directo a la FPGA por lo que es necesario "conectarlos" con el procesador ARM. Esto se hace posible gracias al protocolo AXI, el cual nos permite mandar información entre ambas partes del SoC (PS-Pl, PL-PS)

AXI GPIO

Figura: Configuración del core

Figura: IP AXI GPIO






Figura: Vista final

Finalizando el diseño

Tras terminar nuestro diseño tenemos que generar nuestro bitstream para exportarlo al SDK.

Primeros pasos

Una vez con el hardware exportado podemos comenzar a trabajar el software, en el SDK se programa en lenguaje C y C++.

A diferencia de *Microblaze* en ZYNQ se requiere de un **BSP** (**Board Support Package**), este nos da todas las librerias necesairas para poder usar el procesador.

Tambien se necesita de un bootloader, en este caso es llamado **FSBL** (**First Stage Bootloader**), lo que haces este archivo es programar la parte logica (FPGA) para que pueda interactuar con el procesador.

BSP




Figura: Board Support Package

FSBL

Figura: First Stage Bootloader




Creando imagen BOOT.BIN

Lo siguiente sera crear el BOOT.BIN, esta imagen contiene 2 archivos, el FSBL y el .bit

La imagen BOOT.BIN se puede guardar tanto en un Micro SD, como en la memorio QSPI que incluye la tarjeta, en este caso lo grabaremos en la memoria QSPI.

BOOT.BIN

Figura: Archivos para crear la imagen



Hola Mundo!

Figura: En la siguiente pantalla podemos personalizar nuestro procesador ARM.

ioκ N₁		
Templates		-G
Create one of the available templates t application project.	o generate a fully-functioning	
Available Templates:		
Dhrystone	Let's say 'Hello World' in C.	
Empty Application		
Hello World		
lwIP Echo Server		
lwIP TCP Perf Client		
lwIP TCP Perf Server		
lwIP UDP Perf Client		
lwIP UDP Perf Server		
Memory Tests		
OpenAMP echo-test		
OpenAMP matrix multiplication Demo		
OpenAMP RPC Demo		
Peripheral Tests		
RSA Authentication App		
Zynq DRAM tests		
7		

Hola