曦源项目汇报讲稿

面向边缘场景的高效大语言模型推理硬件加速

配套 V8 第 1 至 9 页。第一部分用于理解讲述逻辑，第二部分用于三分钟排练，第三部分提供文献与架构备答资料。

一 逐页讲稿详解版

第 1 页 研究背景与问题

各位老师好，我们的项目是面向边缘场景的高效大语言模型推理硬件加速。相较于服务器，边缘设备的存储容量、计算能力和内存带宽更有限，这使大模型部署面临三个相互关联的问题。

首先，模型权重规模大，推理过程中还会产生大量激活数据，容易超出边缘设备的存储和带宽承受能力。因此需要通过低比特量化等方法压缩数据，但压缩会引入数值误差，所以还必须研究如何保持模型质量。

其次，在长轮次对话中，随着累计 token 数增加，KV 缓存的存储量近似线性增长，生成每个新 token 时需要访问的历史信息也越来越多。因此，我们希望研究稀疏注意力和选择性 KV 访问，减少对当前生成贡献较小的计算与数据读取。

最后，软件层面减少了数据量或运算量，并不意味着硬件一定更快。压缩格式的解码、数据搬运、任务映射和控制都可能抵消收益。因此，第三个问题是：如何让算法和编码设计与实际硬件结构配合，将理论节省转化为实际执行收益。

第 2 页 前期调研与设计依据

根据刚才的三个问题，我们分别开展了相关调研。

在压缩与精度方面，SmoothQuant 通过等价变换，将激活离群值带来的量化难度转移到更容易量化的权重侧，以支持 W8A8 计算；KIVI 则根据 K、V 的分布差异采用不同量化维度，为 KV 缓存压缩提供了参考。

在注意力访问方面，PQCache 利用乘积量化近似检索重要 token，再读取对应 KV 进行计算；FlashAttention 通过分块和片上复用减少数据搬运。这些工作分别启发我们考虑“哪些历史信息需要访问”和“需要访问的数据如何更高效地搬运”。

在硬件实现方面，FlightLLM 研究了矩阵、向量计算模式及并行度配置；FlashAttention-2 强调改善任务划分和降低非矩阵运算开销；DSP-Packing 进一步提供了低位宽多乘积打包与符号误差修正的参考。这些认识对应到后续的映射、结果处理和资源复用设计。

第 3 页 总体架构与本阶段实现

基于这些调研，我们规划了从主机任务到硬件执行的整体流程。完整推理中，文字首先转换为 token 和数值向量，主机再把计算任务和数据交给硬件。

统一任务控制负责安排算子顺序，AXI 读写和缓存负责提供权重、激活及量化尺度；W4A8 矩阵核完成投影和 FFN 中的矩阵乘法，数值后处理负责恢复尺度、累加、舍入和饱和。Attention 结合当前查询和历史 KV 提取上下文，FFN 进一步变换特征。

在完整模型中，这些计算配合 Norm、RoPE 和残差连接，经过多层处理后，通过词表投影得到下一个 token 的分数，选取 token，再由主机解码成文字，并继续下一步生成。本阶段已完成图中低比特计算、后处理及有界算子链，后续逐步打通完整生成流程。

围绕这条执行链，我们重点优化了结果交付、计算映射和低比特资源利用三个环节。

第 4 页 部分和缓存分 bank 与并行后处理

先看计算结果能否及时保存和处理。原实现将部分和逐个写入单写端口缓冲区，再由单路尺度处理单元依次缩放和累加。这种组织的优点是地址和控制简单，便于逐项验证，但阵列已经并行算出结果后，保存和后处理仍然串行，形成了瓶颈。

结合调研中降低非矩阵处理和数据交换开销的思路，我们将部分和缓冲区改为按列分 bank，一拍保存一行结果，再用双路后处理并行恢复量化尺度。

这样，8 乘 8 满块的保存时间由 64 拍降到 8 拍。在 M8、N64、K4096 的配对实验中，计算核周期由 127007 拍降到 68966 拍，加速约 1.84 倍。

第 5 页 形状感知的 M/K 并行重映射

解决结果交付后，我们进一步看阵列是否被充分利用。原映射主要让物理 PE 行对应输出矩阵的行。当有效行数较少时，一部分 PE 行会闲置；原核虽然已有 M 等于 1 的向量路径，但 M 等于 2、4 及尾块仍有优化空间。

FlightLLM 关于 M、K、N 并行度配置的讨论，为这种形状适配提供了参考。我们根据有效行数，将空闲 PE 行用于 K 维分片计算，并同步调整激活、权重路由和归约子树，将属于同一逻辑输出、同一量化组的部分和合并，再进入尺度处理。

在 M 等于 2 的代表任务中，周期从 47627 拍降到 21929 拍，加速约 2.17 倍。

第 6 页 两个低比特乘积共享 DSP

在提升阵列利用率之外，我们还希望提高每个 DSP 的利用率。原实现中，每路乘积独立使用乘法资源，便于保持各路累加独立，但 INT8 乘 INT4 没有用满 DSP 乘法器的位宽。

参考 DSP-Packing 所讨论的共享操作数打包及误差修正方法，我们将两个权重错位打包，与同一个激活相乘，再拆出两路乘积，并修正低位负乘积对高位的影响，分别送入独立累加器。

在 8 乘 8 广播配置下，DSP 从 74 个降到 42 个，减少 43.2%，计算周期保持相同。

第 7 页 开源计算核对比

我们也进行了开源计算核的受控对比。在统一 64 路逻辑乘积通道和供数预算、计入冷加载与后处理后，代表性单行任务中，本工程使用 9510 拍，略低于 openTPU 的 9564 拍。多行任务仍有进一步优化空间。

第 8 页 实现进度与 FPGA 原型

目前，LINEAR、FFN、KV、有界 Attention 及自动 QKV 子链已经完成 RTL 验证。我们也将自研脉动阵列运行在实体 FPGA 上，完成固定输入的功能验证，并正在推进主机动态输入与完整 LINEAR 外存数据通路的接入。

第 9 页 下一阶段与验收标准

下一步先完成完整 LINEAR 的主机闭环，回读并核对全部输出；随后开展量化、稀疏与 KV 策略的联合评估，并逐步补齐核心层和阶段适配，验证模型压缩与硬件执行的协同效果。谢谢各位老师。

二 三分钟排练稿

下列时间用于分配排练节奏，实际时长请结合个人语速调整。

第 1 页 约 30 秒

各位老师好，我们研究边缘场景的大模型推理加速。这里有三个问题：一是权重和激活量大，而边缘存储、算力与带宽有限，需要压缩并保持精度；二是对话变长后，KV 缓存随累计 token 数线性增长，注意力访问负担加重，需要研究稀疏化和选择性访问；三是理论上少存、少算，还需要通过数据流和硬件映射转化为实际收益。

第 2 页 约 25 秒

针对这三点，我们进行了调研。SmoothQuant 通过平滑激活离群值改善量化，PQCache 通过检索重要 token 减少 KV 访问；FlightLLM 讨论矩阵与向量计算的并行配置。此外，FA2 和 DSP-Packing 分别为降低非矩阵开销、提高低位宽资源利用率提供了参考。

第 3 页 约 25 秒

据此，我们规划由主机提交数值任务，通过缓存供数、W4A8 矩阵核和后处理，配合 Attention、KV 与 FFN 执行。完整流程中，文字先转为 token 和向量，经过多层计算及词表投影，选出新 token，再解码成回复。本阶段先完成这些关键算子的执行基础，重点优化下面三个环节。

第 4 页 约 20 秒

首先是结果交付。原来单端口保存、单路后处理，控制简单，却限制了并行结果的交付。围绕减少非矩阵开销的思路，我们按列分 bank 并采用双路后处理，满块保存由 64 拍降到 8 拍，代表计算核加速 1.84 倍。

第 5 页 约 20 秒

第二是小行数任务的阵列利用率。原映射会闲置部分 PE 行。参考形状适配与并行度配置的思路，我们将这些行用于 K 维分片，同步重配操作数路由和组内归约。M 等于 2 时，代表任务加速 2.17 倍。

第 6 页 约 20 秒

第三是 DSP 利用率。原来每路乘积独立使用资源，低位宽没有用满 DSP。参考乘积打包与符号修正方法，我们让两个权重共享一个激活进行乘法。广播配置下，DSP 由 74 降至 42，减少 43.2%，周期相同。

第 7 页 约 15 秒

我们也进行了开源计算核的受控对比。在统一 64 路逻辑乘积通道和供数预算、计入冷加载与后处理后，代表性单行任务中，本工程使用 9510 拍，略低于 openTPU 的 9564 拍。多行任务仍有进一步优化空间。

第 8 页 约 15 秒

目前，LINEAR、FFN、KV、有界 Attention 及自动 QKV 子链已经完成 RTL 验证。我们也将自研脉动阵列运行在实体 FPGA 上，完成固定输入的功能验证，并正在推进主机动态输入与完整 LINEAR 外存数据通路的接入。

第 9 页 约 10 秒

下一步先完成完整 LINEAR 的主机闭环，回读并核对全部输出；随后开展量化、稀疏与 KV 策略的联合评估，并逐步补齐核心层和阶段适配，验证模型压缩与硬件执行的协同效果。谢谢各位老师。

三 文献与架构说明

代表文献的思想与项目联系

SmoothQuant

通过等价的通道缩放平滑激活离群值，将量化难度转移到权重侧，支持 W8A8

项目联系：为后续模型校准与精度保持提供参考；本工程当前格式为 W4A8

论文原文 https://arxiv.org/abs/2211.10438

KIVI

K 按通道、V 按 token 量化，结合分组低精度缓存和高精度残留部分，支持流式追加

项目联系：KV 压缩及量化维度的后续研究依据

论文原文 https://arxiv.org/html/2402.02750v2

PQCache

用乘积量化编码和码本近似检索重要 token，再读取对应 KV；结合缓存和通信重叠

项目联系：重要 token 选择和选择性 KV 访问的后续方向

论文原文 https://arxiv.org/html/2407.12820v2

FlashAttention

IO 感知分块与片上复用，减少中间矩阵在外存中的读写，标准版本保持精确稠密注意力

项目联系：说明减少数据搬运也能提速；选择性访问主要对应 PQCache，不能将 FlashAttention 本身称为稀疏化方法

论文原文 https://arxiv.org/abs/2205.14135

FlashAttention-2

减少非矩阵运算，改善跨线程块与 warp 内的工作划分，减少共享存储通信

项目联系：为优化一提供“并行计算之外还应优化结果处理与通信”的原则联系；分 bank 与双路后处理是本工程的具体实现

论文原文 https://arxiv.org/abs/2307.08691

FlightLLM

可配置稀疏 DSP 链、统一矩阵引擎、矩阵/向量模式及并行度分析，并结合片上 Decode 与编译映射

项目联系：对应总体架构、形状适配及优化二；本工程具体实现为 PE 行重映射、操作数路由和组内归约

论文原文 https://arxiv.org/html/2401.03868v2

DSP-Packing

推广多乘积打包到不同位宽，分析符号与结果提取误差，并讨论精确修正及近似过度打包

项目联系：优化三采用精确乘积提取与修正的路线；该论文为补充参考

论文原文 https://arxiv.org/html/2203.11028v1

FA2 对应的是降低非矩阵开销和改善并行划分的设计原则，分 bank 与双路后处理是本工程实现；DSP-Packing 为补充参考。

从输入文字到生成回复的流程

1 分词与 Embedding

将输入文字转为 token 编号，再查表得到向量。对应位置：完整流程的主机/模型前端，当前硬件图主要从数值任务入口开始。

2 主机提交任务

说明算什么、形状多大、数据在哪里。对应位置：主机任务接口、统一任务控制。

3 读取与分块

搬运权重、激活、尺度，按阵列可处理的块供数。对应位置：AXI 读写、分块供数与缓存。

4 低比特矩阵计算

以 4 位权重和 8 位激活进行点积与累加，用于 Q/K/V 投影及 FFN 投影。对应位置：W4A8 矩阵核。

5 数值后处理

按量化组乘回尺度、合并结果，进行舍入和饱和；下一算子需要时再量化。对应位置：数值后处理、动态量化。

6 Attention

Q 表示当前查询，K 用于计算相关性，V 提供被加权汇合的内容；历史 K/V 由缓存保存。对应位置：独立的有界 Attention/KV 引擎，当前 QK/AV 并未统一到 W4A8 阵列。

7 FFN

通过投影、SiLU/SwiGLU 等非线性和后续投影变换特征。对应位置：矩阵核与 FFN/动态量化模块配合。

8 完整层与多层执行

配合 Norm、RoPE、残差等，按模型结构反复执行各层。对应位置：部分算子已实现，完整 Block 与整模型调度仍需补齐。

9 词表投影与选 token

将最后的隐藏向量投影成词表分数，再用贪心或采样选出下一个 token。对应位置：完整生成流程的模型输出端，当前尚未打通。

10 文字解码与循环

主机将 token 序列解码成文字，并继续生成，直到结束条件满足。对应位置：最终用户界面；它不同于硬件中的 Decode 推理阶段。

固定模型结构、批量和缓存策略下，KV 缓存随保留 token 数近似线性增长。普通 Decode 中，生成单个新 token 的注意力工作量随历史长度增加；完整稠密 Prefill 的注意力工作量则随输入长度呈二次增长。

优化二中四个 K 分片的含义

原来的普通矩阵映射中，M 等于 2 时，只有前两行 PE 执行有效乘加；每个 PE 固定负责一个输出位置，沿 K 维逐拍累加。其余六个物理行没有分配到有效输出行。

优化后，物理行 0 至 3 负责逻辑行 M0 的四路 K 分片，物理行 4 至 7 负责逻辑行 M1 的四路 K 分片，再分别归约为对应输出。资源分配为 2 个逻辑行 × 4 个 K 分片 × 8 个输出列 = 64 个 PE。

每个逻辑行若同时使用八个 K 分片，两个逻辑行就需要十六个物理行；现有八行阵列也可分时执行，但这属于另一种 M/K 并行度取舍。