



武汉大学
Wuhan University

第五章 时序逻辑电路

5.2 集成触发器

5.3 时序逻辑电路的分析

武汉大学计算机学院 2024-2025第二学期



目录

Contents

概述

集成触发器

时序逻辑电路的分析

时序逻辑电路的设计

常用时序电路及其应用

5.2 集成触发器

概述

基本R-S触发器

电平触发的触发器

边沿触发的触发器

边沿触发

- 只在时钟信号的某一**边沿**（ $CP\uparrow$ 或 $CP\downarrow$ ）对输入信号作出响应并引起触发器状态变化
- 只有时钟**有效边沿之前瞬间**的输入信号才真正有效，其它时间的输入不影响触发器输出，提高了抗干扰能力


边沿触发的触发器

边沿D触发器

1. 基本结构

异步输入端: $\overline{S}_D$, $\overline{R}_D$

异步输入端对电路的作用与时钟信号无关



逻辑符号


- 当 $\overline{S}_D = 1$, $\overline{R}_D = 0$ 时,
 $Q = 0$, $\overline{Q} = 1$
- 当 $\overline{S}_D = 0$, $\overline{R}_D = 1$ 时, ➤ 当 $\overline{S}_D = 0$, $\overline{R}_D = 0$ 时,
 $Q = 1$, $\overline{Q} = 0$ 输出为不确定状态
- 当 $\overline{S}_D = 1$, $\overline{R}_D = 1$ 时, 触发器状态变化受输入信号D和时钟信号CP的控制

边沿触发的触发器

边沿D触发器

1. 基本结构

- “>” 表示边沿触发
- CP线顶端没有小圆圈表示“**上升沿触发**”



逻辑符号


2. 状态方程

$$Q^{n+1} = D$$

边沿触发的触发器

边沿D触发器

3. 功能表



逻辑符号

CP	D	Q^n	Q^{n+1}
0, 1	X	X	Q^n
	0	X	0
	1	X	1


表示CP的上升沿触发

触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号

边沿D触发器

4. 波形图

设触发器初态为 0，试对应输入波形画出 Q 的波形。



注意：

- (1) 触发器的翻转发生在CP的上升沿
- (2) 判断触发器次态的依据是CP上升沿前一瞬间输入端的状态


边沿触发方式的动作特点

- 触发器的次态变化（翻转）**只发生**在**CP**的上升沿或下降沿
- 触发器的次态仅取决于**CP**的上升沿或下降沿到达时输入的逻辑状态，而**与此前、后的状态无关**

边沿触发器只有在CP的**上升沿**或**下降沿**瞬间才能接收控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了“空翻”的现象

具有较强的抗干扰能力，可靠性高。


1. 基本 R - S 触发器



$\overline{R}_D$	$\overline{S}_D$	Q	$\overline{Q}$
1	1	保持	
0	1	0	1
1	0	1	0
0	0	不定	

$$\begin{cases} Q^{n+1} = S_D + \overline{R}_D Q^n \\ \overline{S}_D + \overline{R}_D = 1 \end{cases}$$

2. 钟控 $R-S$ 触发器



电平触发


R	S	Q_{n+1}
0	0	Q_n
0	1	1
1	0	0
1	1	不确定

$$Q^{n+1} = S + \bar{R}Q^n$$


$$RS = 0$$

3. J-K触发器

逻辑符号



钟控J-K触发器
电平触发




主从J-K触发器
脉冲触发

功能表

J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q_n}$

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

3. J-K触发器




主从J-K触发器
脉冲触发

功能表


R_D	S_D	Q_{n+1}
0	0	无效
0	1	0
1	0	1
1	1	JK 触发

4. D触发器

逻辑符号



钟控D触发器
 电平触发



边沿触发D触发器
 边沿触发


功能表

D	Q_{n+1}
0	0
1	1

$$Q^{n+1} = D$$

5. T触发器

逻辑符号



上升沿触发

功能表

CP	T	Q^{n+1}
0	Φ	Q^n
1	0	Q^n
1	1	$\overline{Q^n}$

$$Q_{n+1} = T\overline{Q_n} + \overline{T}Q_n$$

目录

Contents

概述

集成触发器

时序逻辑电路的分析

时序逻辑电路的设计

常用时序电路及其应用

5.3 时序逻辑电路分析

同步时序逻辑电路分析

异步时序逻辑电路分析

5.3.1 同步时序逻辑电路分析

一、目的

分析时序逻辑电路在输入信号的作用下，其状态和输出信号**变化的规律**，进而确定电路的**逻辑功能**

二、方法

利用**驱动方程**、**次态方程**和**输出方程**，求出在任何给定的**输入变量状态**和**存储电路状态**下时序电路的输出和次态

驱动方程：触发器输入端的逻辑表达式

次态方程：将驱动方程代入对应触发器特征方程得到的逻辑表达式

输出方程：时序电路输出信号的逻辑表达式

三、步骤

1. 了解电路的组成

电路的输入、输出信号、触发器的类型等

2. 根据给定的时序电路图,写出下列各逻辑方程式:

- 各触发器的驱动方程
- 各触发器的次态方程
- 时序电路的输出方程


3. 列出状态转换表或画出状态图和波形图

4. 确定电路的逻辑功能

5.3.1 同步时序逻辑电路分析

例1：分析以下电路的逻辑功能

下降沿触发的J-K触发器



1. 写方程组

输出方程

$$z = Q_3^n$$

驱动方程组

$$\begin{cases} J_1 = \overline{Q_3^n}, K_1 = 1 \\ J_2 = Q_1^n, K_2 = Q_1^n \\ J_3 = Q_1^n Q_2^n, K_3 = 1 \end{cases}$$

次态方程组

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$\begin{cases} Q_1^{n+1} = \overline{Q_3^n} \overline{Q_1^n} \\ Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \oplus Q_2^n \\ Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n} \end{cases}$$

5.3.1 同步时序逻辑电路分析

2. 根据方程组列出状态转移真值表

$$\begin{cases}
 Q_1^{n+1} = \overline{Q_3^n} \overline{Q_1^n} \\
 Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \oplus Q_2^n \\
 Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n}
 \end{cases}
 \quad Z = Q_3^n$$

现态
次态
输出

现态下的输出

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	
0	1	0	0	1	1	
0	1	1	1	0	0	
1	0	0	0	0	0	1

所有工作状态都包含在真值表中

5.3.1 同步时序逻辑电路分析


3. 根据状态转移真值表画状态转移图

状态转移真值表

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1

$$Z = Q_3^n$$


状态转移图




5.3.1 同步时序逻辑电路分析

4. 根据状态转移图画时序图

状态
转移
图



时序
图



5.3.1 同步时序逻辑电路分析

5. 检查电路能否重新启动

检查电路能否从**非工作状态**（未出现在状态转移真值表中的状态）**进入工作状态**

非工作状态：**101, 110, 111**

分别代入次态方程组和输出方程：

$$\begin{cases}
 Q_1^{n+1} = \overline{Q_3^n} \overline{Q_1^n} \\
 Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n = Q_1^n \oplus Q_2^n \\
 Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n}
 \end{cases}$$


$$Z = Q_3^n$$

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
1	0	1	0	1	0	1
1	1	0	0	1	0	1
1	1	1	0	0	0	1

电路可以由非工作状态进入工作状态，故可以自启

5.3.1 同步时序逻辑电路分析

6. 画出完整的状态图



5.3.1 同步时序逻辑电路分析

7. 判断电路功能

由时钟脉冲控制状态从**000-001-010-011-100-000**
循环变换


逢五进一

该电路是一个同步的**五进制计数器**

5.3.1 同步时序逻辑电路分析

例2：分析以下电路的逻辑功能

下降沿触发的J-K触发器



1. 写方程组

输出方程

$$Z = (X \oplus Q_2^n) \cdot \overline{Q_1^n}$$

次态方程组

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

驱动方程组

$$\begin{cases} J_1 = X \oplus \overline{Q_2^n}, K_1 = 1 \\ J_2 = X \oplus Q_1^n, K_2 = 1 \end{cases} \begin{cases} Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus \overline{Q_2^n}) \overline{Q_1^n} \\ Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n = (X \oplus Q_1^n) \cdot \overline{Q_2^n} \end{cases}$$

5.3.1 同步时序逻辑电路分析

2. 列状态转移真值表

$$\begin{cases} Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus \overline{Q_2^n}) \overline{Q_1^n} \\ Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n = (X \oplus Q_1^n) \cdot \overline{Q_2^n} \end{cases} \quad Z = (X \oplus Q_2^n) \cdot \overline{Q_1^n}$$

(1) 当X=0时

化简方程

$$\begin{cases} Q_1^{n+1} = \overline{Q_2^n} \overline{Q_1^n} \\ Q_2^{n+1} = Q_1^n \overline{Q_2^n} \end{cases}$$

$$Z = Q_2^n \overline{Q_1^n}$$

X=0时的状态转移真值表

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1

5.3.1 同步时序逻辑电路分析

2. 列状态转移真值表

$$\begin{cases} Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus \overline{Q_2^n}) \overline{Q_1^n} \\ Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n = (X \oplus Q_1^n) \cdot \overline{Q_2^n} \end{cases} \quad Z = (X \oplus Q_2^n) \cdot \overline{Q_1^n}$$

(2) 当X=1时

化简方程

X=1时的状态转移真值表

$$\begin{cases} Q_1^{n+1} = Q_2^n \overline{Q_1^n} \\ Q_2^{n+1} = \overline{Q_1^n} \overline{Q_2^n} \end{cases}$$

$$Z = \overline{Q_2^n} \overline{Q_1^n}$$



Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	1	0	1
1	0	0	1	0
0	1	0	0	0

5.3.1 同步时序逻辑电路分析

3. 画状态转移图

$X=0$ 时的状态转移真值表



Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1



$X=0$ 时的状态转移图

$X=1$ 时的状态转移真值表

Q_2^n	Q_1^n	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	1	0	1
1	0	0	1	0
0	1	0	0	0




$X=1$ 时的状态转移图



5.3.1 同步时序逻辑电路分析

4. 画时序图

$X=0$ 时的状态转移图



$X=1$ 时的状态转移图



$$Z = (X \oplus Q_2^n) \cdot \overline{Q_1^n}$$

5.3.1 同步时序逻辑电路分析

5. 检查是否能自启

非工作状态：**11**

分别代入次态方程组和输出方程：


$$\begin{cases} Q_1^{n+1} = J_1 \overline{Q_1^n} + \overline{K_1} Q_1^n = (X \oplus \overline{Q_2^n}) \overline{Q_1^n} \\ Q_2^{n+1} = J_2 \overline{Q_2^n} + \overline{K_2} Q_2^n = (X \oplus Q_1^n) \cdot \overline{Q_2^n} \end{cases} \quad Z = (X \oplus Q_2^n) \cdot \overline{Q_1^n}$$

Q_2^n	Q_1^n	X	Q_2^{n+1}	Q_1^{n+1}	Z
1	1	0	0	0	0
1	1	1	0	0	0


该电路能够自启

5.3.1 同步时序逻辑电路分析

6. 画出完整的状态转换图




$X=0$ 时的状态转移图



$X=1$ 时的状态转移图

Q_2^n	Q_1^n	X	Q_2^{n+1}	Q_1^{n+1}	Z
1	1	0	0	0	0
1	1	1	0	0	0



完整状态转移图

5.3.1 同步时序逻辑电路分析


7. 判断电路功能

该电路共有三个状态：

00、01和10

当时钟信号下降沿到来时：

- 若 $X=0$ ，按照加1规律从
00→01→10→00循环变化，
且每当转换为10状态(最大数)时，输出 $Z=1$
- $X=1$ 时，按照减1规律从
10→01→00→10循环变化，
且每当转换为00状态(最小数)时，输出 $Z=1$



完整状态转移图

该电路是一个加减可控的三进制计数器

5.3 时序逻辑电路分析

同步时序逻辑电路分析

异步时序逻辑电路分析

一、异步时序逻辑电路的特点

- 电路无统一的时钟信号
- 除了时钟脉冲外，没有其它输入信号，由时钟脉冲直接引起电路状态的变化
- 由次态逻辑产生各触发器的驱动信号及时钟信号

二、分析步骤

1. 了解电路的组成

电路的输入、输出信号、触发器的类型等

2. 根据给定的时序电路图,写出下列各逻辑方程式:

➤ 各触发器的时钟方程

➤ 各触发器的驱动方程

➤ 各触发器的次态方程

➤ 时序电路的输出方程

3. 列出状态转换表、画出状态图和波形图

4. 确定电路的逻辑功能

三、注意

1. 第一个触发器

每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定

2. 是否出现触发沿

逐个分析各触发器的时钟信号是否出现触发沿：


- 出现触发沿，求出该触发器的次态
- 未出现触发沿，记为 $CP_n=0$ ，该触发器保持原有状态

3. 时间延迟

各个触发器的状态转换存在一定的延迟。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态

5.3.2 异步时序逻辑电路分析

例1：分析以下电路的逻辑功能



1. 写方程组

时钟方程

$$\begin{cases} CP_0 = CP \uparrow \\ CP_1 = Q_0 \uparrow \end{cases}$$


电路基本情况：

- 采用两个上升沿触发的D触发器
- 时钟脉冲信号作为输入信号

- 时钟CP的上升沿触发FF₀
- Q₀由0→1时触发FF₁

5.3.2 异步时序逻辑电路分析

例1：分析以下电路的逻辑功能



1. 写方程组

时钟
方程

$$\begin{cases} CP_0 = CP \uparrow \\ CP_1 = Q_0 \uparrow \end{cases}$$

驱动方
程组

$$\begin{cases} D_0 = \overline{Q_0^n} \\ D_1 = \overline{Q_1^n} \end{cases}$$

输出方程

$$Z = \overline{Q_1^n} + \overline{Q_0^n} = \overline{Q_1^n} \overline{Q_0^n}$$

次态方程组

$$Q^{n+1} = D$$

$$\begin{cases} Q_0^{n+1} = D_0 = \overline{Q_0^n} (CP_0 \uparrow) \\ Q_1^{n+1} = D_1 = \overline{Q_1^n} (CP_1 \uparrow) \end{cases}$$

5.3.2 异步时序逻辑电路分析

2. 根据方程组列出状态转移真值表

$$\begin{cases} Q_0^{n+1} = D_0 = \overline{Q_0} (CP_0 \uparrow) \\ Q_1^{n+1} = D_1 = \overline{Q_1^n} (CP_1 \uparrow) \end{cases} \left| \begin{cases} CP_0 = CP \uparrow \\ CP_1 = Q_0 \uparrow \end{cases} \right| Z = \overline{Q_1^n + Q_0^n} = \overline{Q_1^n} \overline{Q_0^n}$$

Q_0 是FF₁的时钟信号
要根据 Q_0 的变化情况，确定是否更新 Q_1 的次态

计算过程：

- 将一组现态值带入次态方程组，计算出 Q_0^{n+1}
- 根据 $Q_0^n \rightarrow Q_0^{n+1}$ 的变化情况，即时钟 CP_1 的状态，确定是否计算更新 Q_1^{n+1}
- 若 $Q_0^n \rightarrow Q_0^{n+1}$ ：0→1，则计算更新 Q_1^{n+1} ，否则 $Q_1^{n+1} = Q_1^n$

5.3.2 异步时序逻辑电路分析

2. 根据方程组列出状态转移真值表

$$\begin{cases} Q_0^{n+1} = D_0 = \overline{Q_0} (CP_0 \uparrow) \\ Q_1^{n+1} = D_1 = \overline{Q_1}^n (CP_1 \uparrow) \end{cases}$$

$$\begin{cases} CP_0 = CP \uparrow \\ CP_1 = Q_0 \uparrow \end{cases}$$

$$Z = \overline{Q_1^n + Q_0^n} = \overline{Q_1^n} \overline{Q_0^n}$$

**Q₀由0变为1，
就是CP₁上升沿**

**CP₀的上升沿就
是CP的上升沿**

现 态		次 态		输出	时钟脉冲		
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	CP_1	CP_0	CP
0	0	1	1	1	↑	↑	↑
1	1	1	0	0	0	↑	↑
1	0	0	1	0	↑	↑	↑
0	1	0	0	0	0	↑	↑

更新

5.3.2 异步时序逻辑电路分析

2. 根据方程组列出状态转移真值表

$$\begin{cases} Q_0^{n+1} = D_0 = \overline{Q_0} (CP_0 \uparrow) \\ Q_1^{n+1} = D_1 = \overline{Q_1^n} (CP_1 \uparrow) \end{cases}$$

$$\begin{cases} CP_0 = CP \uparrow \\ CP_1 = Q_0 \uparrow \end{cases}$$

$$Z = \overline{Q_1^n + Q_0^n} = \overline{Q_1^n} \overline{Q_0^n}$$


**Q₀由1变为0，
CP₁非上升沿**

现 态		次 态		输出	时钟脉冲		
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	CP_1	CP_0	CP
0	0	1	1	1	↑	↑	↑
1	1	1	0	0	0	↑	↑
1	0	0	1	0	↑	↑	↑
0	1	0	0	0	0	↑	↑

5.3.2 异步时序逻辑电路分析

3. 根据状态转移真值表画出状态转移图


现 态		次 态		输出	时钟脉冲		
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	CP_1	CP_0	CP
0	0	1	1	1	↑	↑	↑
1	1	1	0	0	0	↑	↑
1	0	0	1	0	↑	↑	↑
0	1	0	0	0	0	↑	↑



5.3.2 异步时序逻辑电路分析


4. 画出系统时序图

现 态		次 态		输 出	时钟脉冲		
Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	Z	CP_1	CP_0	CP
0	0	1	1	1	↑	↑	↑
1	1	1	0	0	0	↑	↑
1	0	0	1	0	↑	↑	↑
0	1	0	0	0	0	↑	↑



5.3.2 异步时序逻辑电路分析


5. 逻辑功能分析



- 该电路共有四个状态，在时钟脉冲作用下，按照减1规律循环变化：**00→11→10→01→00**
- 是一个四进制减法计数器
- **Z** 是**借位**信号


第5章习题

14. 分析如习题图 5-8 所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程、输出方程及状态转换图，并说明电路能否自启动。



习题图 5-8


15. 试分析如习题图 5-9 所示逻辑电路的功能。



习题图 5-9

第5章习题

16. 试分析如习题图 5-10 所示的时序电路。



习题图 5-10



武汉大学
Wuhan University

谢谢!

2025-11-20

