



武汉大学
Wuhan University

第五章 时序逻辑电路

5.5 常用时序逻辑电路及其应用

武汉大学计算机学院 2024-2025第二学期



目录

Contents

概述

集成触发器

时序逻辑电路的分析

时序逻辑电路的设计



常用时序电路及其应用

5.5 常用时序逻辑电路及其应用

计数器

寄存器


双时钟可逆十六进制计数器74LS193



(a) 引脚排列图

减法计数脉冲输入端

加法计数脉冲输入端



(b) 逻辑功能示意图


双时钟可逆十六进制计数器74LS193

74LS193的逻辑功能表

CR	$\overline{LD}$	CP_U	CP_D	D_3	D_2	D_1	D_0	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	$\times$	0	0	0	0
0	0	$\times$	$\times$	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0
0	1	$\uparrow$	0	$\times$	$\times$	$\times$	$\times$	加 1 计数			
0	1	0	$\uparrow$	$\times$	$\times$	$\times$	$\times$	减 1 计数			
0	1	0	0	$\times$	$\times$	$\times$	$\times$	保持			

用集成计数器实现任意进制计数

若已有N进制计数器，现在要实现M进制计数器




$M < N$: 反馈清零法或反馈置数法

$M > N$: 多个芯片级联

在N进制计数器的顺序计数过程中，若设法使之跳过 $(N-M)$ 个状态，就可以得到M进制计数器，其方法有**清零法**（复位法）和**置数法**（置位法）

清零法适用于有
清零输入端（**异步**或**同步**）的计
数器

基本思想：计数器从全0状态 S_0 开始计数，计满 M 个状态后产生清零信号，使计数器恢复到初态 S_0 ，然后再重复上述过程。




异步清零

S_M 状态进行译码产生置零信号并反馈到异步清零端 ($\overline{R_D}$), 使计数器立即返回 S_0 状态。

S_M 状态只在极短的瞬间出现, 通常称它为“暂态”

暂态




步骤:

- (1) 写出状态 S_M 的二进制代码
- (2) 求归零逻辑: S_M 中所有 1 对应的端口求与 (高电平有效) 或者求与-非 (低电平有效)
- (3) 画出电路连线图

同步清零

当计数器处于 S_{M-1} 状态时，产生同步清零信号，在下一个时钟脉冲使芯片转换到零状态。



步骤：

- (1) 写出状态 S_{M-1} 的二进制代码
- (2) 求归零逻辑： S_{M-1} 中所有1对应的端口求与（高电平有效）或者求与-非（低电平有效）
- (3) 画出电路连线图

例1 用74LS193构成一个十二进制计数器

分析:

- 74LS193是十六进制计数器，要构成十二进制计数器，可采用反馈清零法。

方法: 利用异步清零端

步骤:


(1) 写出 S_M 的二进制编码:

$$S_M = S_{12} = 1100$$


(2) 求归零逻辑:

$$CR = Q_3^n Q_2^n$$


(3) 画出电路图



反馈清零法



$$CR = Q_3^n Q_2^n$$




- **清0法**中，计数器每次都是从全0状态 S_0 开始计数
- **置数法**可以通过预置功能使计数器从某个预置状态 S_i 开始计数，计满 M 个状态后产生置数信号，使计数器又进入预置状态 S_i ，然后再重复上述过程。

反馈置数法

i 的二进制代码

异步置数：
在暂态 S_{i+M} 产生置数信号，
并马上将预置数置于计数器

同步置数： 在状态 S_{i+M-1} 产生置数信号，要等下一个 CP 到来时，才将预置数置入计数器，故无暂态




置数完成后，计数器从被置入的状态重新开始计数



例2 采用反馈置数法，用74LS193构成一个十进制计数器
分析：

- 74LS193是**异步置数**计数器，共有**16**个状态，要构成十进制计数器，可从中选取**10**个**连续**的状态。

- 选定十个状态 $Q_3Q_2Q_1Q_0$ 为：
0011→**1100** ($i=3, M=10$)
- 写出反馈态 S_{i+M} 的二进制代码，即 $S_{i+M}=1101$ 。
- 求置数逻辑： $\overline{LD} = \overline{Q_3Q_2Q_0}$
- 预置态 $S_i=0011$ ，画出电路图



反馈置数法



若要求实现的计数器计数值 M 超过单片计数器的计数范围，则必须将多片计数器级联。

方法（一） 分解法

若 M 可分解为 $M = M_1 \times M_2 \times \cdots M_n$ ，则用 n 片计数器分别组成 M_1 、 M_2 、 $\cdots M_n$ 进制计数器，然后再将它们级联而成

级联方法：

并行进位法：所有芯片共用一个时钟信号，低位芯片的进位输出控制相邻高位芯片的使能端（同步方式）

串行进位法：低位芯片的进位输出作为相邻高位芯片的CP（异步方式）

若要求实现的计数器计数值 M 超过单片计数器的计数范围，则必须将多片计数器级联。


方法（二）扩展法

先将 n 片计数器级联组成最大计数值 $N > M$ 的计数器，然后采用整体清0或整体置数的方法实现模 M 计数器。

多个芯片级联 ($M > N$)

例3 用74LS193设计一个**256**进制的计数器。

分析：74LS193是16进制计数器，两片74LS193级联可以实现256进制计数器。



当低位计数器计数为**1111**时，低位计数器的进位输出端产生一个**低电平脉冲**信号；当下一个时钟脉冲上升沿到来时，低位计数器的进位输出端变为**高电平**值，相当于高位计数器的时钟端有一个**上升沿**，高位计数器计数增加1。

0000 0000

0000 0001

0000 0010

....

0000 1111

0001 0000

0001 0001

....

0001 1111

0010 0000

0010 0001

0010 0010

....

0010 1111

0011 0000

0011 0001

....

0011 1111

....

1111 1111

5.5 常用时序逻辑电路及其应用

计数器

寄存器

5.5.2 寄存器

寄存：把二进制数据或代码**暂时存储**


功能特点：暂存数据或代码，一般不对存储内容进行处理

结构特点：通常由D触发器构成

分类 { 基本寄存器（数码寄存器）
移位寄存器

输入输出方式 { **并行方式：** 每一位数据对应一个输入端（输出端），在CP作用下，各位**同时**输入（输出）
串行方式： 只有一个输入端（输出端），CP作用下，各数码**逐位**输入（输出）


一、工作原理



时钟脉冲 CP 上升沿到来，加在并行数据输入端的数据 $D_3 \sim D_0$ ，就立即被送到触发器输出端：

$$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$$

一、工作原理



具有异步清零端的基本寄存器

当 $\overline{CR} = 0$ 时，寄存器清零： $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = 0000$

当 $\overline{CR} = 1$ 时，时钟上升沿，寄存器置数：

$$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = D_3 D_2 D_1 D_0$$

当 $\overline{CR} = 1$ 时，除了时钟上升沿之外的其它时间，寄存器状态保持不变

二、集成的基本寄存器


1. 由多个边沿D触发器组成的集成寄存器

4位上升沿集成触发器74LS175

$\overline{R}_D$: 异步清零控制端

$D_0 \sim D_3$: 并行数据输入端

$Q_0 \sim Q_3$: 并行数据输出端



(b) 引脚图

二、集成的基本寄存器

1. 由多个边沿D触发器组成的集成寄存器

74LS175的功能表


清零	时钟	输 入				输 出				工作模式
$\overline{R_D}$	CP	D_0	D_1	D_2	D_3	Q_0	Q_1	Q_2	Q_3	
0	×	×	×	×	×	0	0	0	0	异步清零
1	↑	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	数码寄存
1	1	×	×	×	×	保 持		保 持		数据保持
1	0	×	×	×	×	保 持		保 持		数据保持

上升沿送数、异步清零

二、集成的基本寄存器


2. 具有输入使能功能的锁存型寄存器

在时钟上升沿锁存数据



2. 具有输入使能功能的锁存型寄存器

保存数据



二、集成的基本寄存器

2. 具有输入使能功能的锁存型寄存器

具有锁存功能的寄存器的功能表


$\bar{R}$	$\bar{E}$	CP	D	Q^{n+1}
0	$\times$	$\times$	$\times$	0
1	0	$\uparrow$	D	D
1	1	$\uparrow$	$\times$	Q^n

二、集成的基本寄存器

3. 具有输出缓冲功能的寄存器

当 $\overline{OE}=0$ 时，锁存在触发器的数据才会传到输出端


三态门输出控制端



锁存型寄存器

移位： 将寄存器所存储的各位数据，在每个移位脉冲的作用下，向左或向右移动一位


根据移位的方向，分成：**左移**、**右移**和**双向**移位寄存器



(a)



(b)




(c)

一、工作原理


(1) 单向移位寄存器

- D_I : 串行数据输入端 D_O : 串行数据输出端;
- $Q_0 \sim Q_3$: 并行数据输出端
- CP : 时钟端



一、工作原理

(1) 单向移位寄存器



触发器的驱动方程：

$$D_0 = D_I, D_1 = Q_0^n, D_2 = Q_1^n, D_3 = Q_2^n$$

代入D触发器的特征方程： $Q^{n+1} = D$

得到： $Q_0^{n+1} = D_I, Q_1^{n+1} = Q_0^n, Q_2^{n+1} = Q_1^n, Q_3^{n+1} = Q_2^n$

一、工作原理

(2) 双向移位寄存器


移位控制端：M

左移串行输入端： D_{SL}

右移串行输入端： D_{SR}

次态方程：

$$\begin{cases} Q_0^{n+1} = \bar{M}D_{SR} + MQ_1^n \\ Q_1^{n+1} = \bar{M}Q_0^n + MQ_2^n \\ Q_2^{n+1} = \bar{M}Q_1^n + MQ_3^n \\ Q_3^{n+1} = \bar{M}Q_2^n + MD_{SL} \end{cases}$$



一、工作原理

(2) 双向移位寄存器

次态方程：

$$\begin{cases} Q_0^{n+1} = \bar{M}D_{SR} + MQ_1^n \\ Q_1^{n+1} = \bar{M}Q_0^n + MQ_2^n \\ Q_2^{n+1} = \bar{M}Q_1^n + MQ_3^n \\ Q_3^{n+1} = \bar{M}Q_2^n + MD_{SL} \end{cases}$$

移位控制端：M

左移串行输入端： D_{SL}

右移串行输入端： D_{SR}

M=0时， $Q_0^{n+1}=D_{SR}$ ， $Q_1^{n+1}=Q_0^n$ ， $Q_2^{n+1}=Q_1^n$ ， $Q_3^{n+1}=Q_2^n$


右移

M=1时， $Q_0^{n+1}=Q_1^n$ ， $Q_1^{n+1}=Q_2^n$ ， $Q_2^{n+1}=Q_3^n$ ， $Q_3^{n+1}=D_{SL}$

左移

二、集成移位寄存器

4位双向移位寄存器74LS194



二、集成移位寄存器

4位双向移位寄存器74LS194


74LS194的逻辑功能表

输 入				现 态				输 出				功能说明
$\overline{CR}$	M_1	M_0	CP	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	×	×	×	×	×	×	×	0	0	0	0	异步清零
1	0	0	×	×	×	×	×	Q_0^n	Q_1^n	Q_2^n	Q_3^n	数据保持
1	0	1	↑	×	×	×	×	D_{SR}	Q_0^n	Q_1^n	Q_2^n	同步右移
1	1	0	↑	×	×	×	×	Q_1^n	Q_2^n	Q_3^n	D_{SL}	同步左移
1	1	1	↑	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	同步置数

二、集成移位寄存器

74LS194级联构成多位寄存器


例 利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器




三、移位寄存器的应用

实现数码串/并转换

串/并转换是指将串行输入的数据，经转换电路之后变成并行输出，常用于计算机通信中的数据接收方。




三、移位寄存器的应用 实现数码串/并转换




Step2: $\overline{CR}$ 端加高电平。当第一个CP上升沿到来时，
输出端： $Q_0Q_1Q_2Q_3Q_4Q_5Q_6Q_7=01111111$
 $Q_7=1$ ， $M_1M_0=01$ ，寄存器处于串行右移工作方式

三、移位寄存器的应用 实现数码串/并转换


$$Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 Q_7 = D_0 0111111$$

$Q_7=1$, $M_1M_0=01$, 寄存器处于右移工作方式

三、移位寄存器的应用 实现数码串/并转换



Step4: 在后续的6个CP上升沿到来时，输出端数据依次右移1位

$$Q_0Q_1Q_2Q_3Q_4Q_5Q_6Q_7 = D_6D_5D_4D_3D_2D_1D_00$$

此时，串行输入的数据已被转换成并行输出

三、移位寄存器的应用 实现数码串/并转换

数据串/并转换电路的逻辑功能表

输 入					输 出								说明
CP	$\overline{CR}$	M_1	M_0	D_{SR}	Q_0	Q_1	Q_2	Q_3	Q_4	Q_5	Q_6	Q_7	
×	0	×	×	×	0	0	0	0	0	0	0	0	清零
1	1	1	1	×	0	1	1	1	1	1	1	1	置数
2	1	0	1	D_0	D_0	0	1	1	1	1	1	1	右移
3	1	0	1	D_1	D_1	D_0	0	1	1	1	1	1	右移
4	1	0	1	D_2	D_2	D_1	D_0	0	1	1	1	1	右移
5	1	0	1	D_3	D_3	D_2	D_1	D_0	0	1	1	1	右移
6	1	0	1	D_4	D_4	D_3	D_2	D_1	D_0	0	1	1	右移
7	1	0	1	D_5	D_5	D_4	D_3	D_2	D_1	D_0	0	1	右移
8	1	0	1	D_6	D_6	D_5	D_4	D_3	D_2	D_1	D_0	0	右移
9	1	1	1	×	0	1	1	1	1	1	1	1	置数

第五章习题

17. 用 $J-K$ 触发器和门电路设计一个七进制加法计数器。
18. 用 Verilog HDL 编写一个模块，实现加减可控的九进制计数器。



武汉大学
Wuhan University

谢谢!

2025-11-20

