



武汉大学
Wuhan University

第二章 数字技术基础

2.4 逻辑门电路

武汉大学计算机学院 2024-2025第二学期



主要内容

Main Content

概述

TTL与非门

集电极开路门

三态门

CMOS反相器

2.4.1 概述

门电路是实现**逻辑运算**的电子电路，与基本逻辑关系相对应。

门电路 分类

分立元件门电路

由分离的晶体管、电阻等元件通过导线或印刷电路连接而成。体积大，工作不可靠。需要不同电源。各种门的输入、输出电平不匹配。

集成门电路

在一块半导体基片上制作出构成完整逻辑电路所需的全部元件和连线。具有体积小、可靠性高、速度快而且价格便宜的优点。

2.4.1 概述

集成逻辑 门电路

二极管-晶体管电路DTL

晶体管-晶体管电路TTL

发射极耦合电路ECL


金属-氧化物-半导体电路MOS

互补金属-氧化物-半导体电路CMOS

2.4.1 概述

在数字电路中，一般用高、低电平代表1和0。

获得高、低电平的基本方法：



当S打开时， v_O 为高电平
当S闭合时， v_O 为低电平


可通过输入信号来控制S打开或闭合

用二极管、三极管或场效应管来实现开关作用，控制管子工作在截止和导通状态。


2.4.1 概述

若以高电平表示1，低电平表示0，则称**正逻辑**

若以高电平表示0，低电平表示1，则称**负逻辑**



正逻辑



负逻辑

只要能判断高
低电平即可

本课程采用正逻辑

2.4.1 概述

开关
作用

二极管


正向导通:

开关接通



反向截止:

开关断开



三极管
(C, E)

饱和区:


B

开关接通



截止区:

开关断开




2.4.1 概述


二极管的开关特性

二极管具有**单向导电性**，在数字电路中表现为一个受外电压控制的开关。

外加**正向**电压时，D**导通**；
 $U_D \approx 0$ ，相当于一个**闭合**的开关。



外加**反向**电压时，D**截止**；
 $I_{\text{反}} \approx 0$ ，相当于一个**断开**的开关。




常用来作为硬件逻辑信号输出的测试，类似“Hello World”

2.4.1 概述

三极管的开关特性

三极管在数字电路中通常工作在**截止状态**（相当于开关**断开**）和**饱和状态**（相当于开关**闭合**）。

三极管开关电路




只要参数配合得当，可做到：

- 当 v_I 为**低**电平时，三极管工作在**截止状态**，输出为**高**电平；
- 当 v_I 为**高**电平，三极管工作在**饱和状态**，输出为**低**电平。

三极管的开关特性

三极管开关电路



① 当 $v_I = V_{IL}$ ($V_{IL} = -1V$) 时, $v_{BE} < 0$, 则 $i_B = 0$, $i_C \approx 0$, 三极管截止。此时, R_C 上无压降, $v_O \approx V_{CC}$, 为高电平。

一般认为, 在 $v_I < V_{ON}$ (V_{ON} 为三极管的发射结导通压降) 时, 三极管处于截止状态。

2.4.1 概述

三极管的开关特性

三极管开关电路


②当 $v_I > V_{ON}$ 时，有 i_B 产生，相应地有 i_C 产生，三极管进入放大区；

$$i_B = \frac{v_I - V_{ON}}{R_B}$$

$$\begin{aligned} v_O = v_{CE} &= V_{CC} - i_C R_C \\ &= V_{CC} - \beta i_B R_C \end{aligned}$$


$$v_I \uparrow \rightarrow i_B \uparrow \rightarrow v_O \downarrow;$$

$$\text{定义放大倍数: } A_v = \frac{\Delta v_O}{\Delta v_I}$$



三极管的开关特性

三极管开关电路





③ v_I 继续增加， R_C 上的压降也随之增大， v_{CE} 下降，当 $v_{CE} \downarrow \approx 0$ 时，三极管处于深度饱和状态， $v_O \approx 0$ ，为低电平。
此时，三极管处于接通状态。

2.4.1 概述

三极管的开关特性

三极管开关电路

总结：当 $v_I < V_{ON}$ 时，三极管处于截止状态；
当 $v_I > V_{ON}$ 时，三极管处于放大状态；
当 v_I 增加到使 $i_B > I_{BS}$ 时，三极管处于饱和状态。



当 $v_I = V_{IL}$ 时，三极管截止， $i_C \approx 0$ ，相当于开关断开， $v_O \approx V_{CC}$ ；
当 $v_I = V_{IH}$ 时，三极管饱和， $u_{CE} \approx 0$ ，相当于开关闭合， $v_O \approx 0$ ；

2.4.1 概述

USB下载口
及电源






GW1N-
UV9EQ144C6/I5
















扩展接口



扩展接口







41	VUSB	VUSB	42
43	NC	NC	44
45	IO_136	IO_135	46
47	IO_134	IO_133	48
49	IO_132	IO_131	50
51	IO_130	IO_129	52
53	IO_128	IO_126	54
55	IO_124	IO_123	56
57	IO_122	IO_121	58
59	IO_120	IO_119	60
61	IO_118	IO_117	62
63	IO_116	IO_115	64
65	IO_97	IO_92	66
67	IO_90	IO_88	68
69	IO_87	IO_86	70
71	IO_85	IO_84	72
73	IO_83	IO_82	74
75	IO_81	IO_80	76
77	GND	GND	78
79	GND	GND	80

主要内容

Main Content

概述

TTL与非门

集电极开路门


三态门

CMOS反相器

2.4.2 TTL与非门

TTL与非门的结构与工作原理

当A、B、C三个输入端中任意一个或多个为低电平(0.3V)时：



三极管 V_1 的发射结正偏，导通。

V_1 的基极电位为：

$$U_{b1} = 0.3 + U_{BE1} \\ \approx 0.3 + 0.7 = 1\text{ V}$$

V_1 的基极电流为：


$$i_{b1} = (U_{cc} - U_{b1}) / R_1 \\ \approx (5 - 1)\text{ V} / 4\text{ k}\Omega = 1\text{ mA}$$

三极管 V_1 深度饱和

2.4.2 TTL与非门

TTL与非门的结构与工作原理

当A、B、C三个输入端中任意一个或多个为低电平(0.3V)时：



三极管V1深度饱和

$$U_{ce1} \approx 0.3V$$

$$U_{b2} = U_{ce1} + 0.3V \\ \approx 0.3V + 0.3V = 0.6V$$

三极管V2和V4截止

↓
V2的集电极电位为高电平

↓
V3导通

$$U_o = U_{cc} - i_{b3}R_2 - U_{be3} - U_{D1} \\ \approx 5V - 0.7V - 0.7V \\ = 3.6V$$

输出高电平

2.4.2 TTL与非门

TTL与非门的结构与工作原理


当A、B、C三个输入端全部为高电平(3.6V)时:

电位被钳在2.1V

反偏

全导通

截止



V1集电结、V2发射结和V4发射结正偏导通

V1基极电位被钳制在2.1V

V2基极电流约等于R1上的电流

$$i_{b2} \approx \frac{U_{cc} - U_{b1}}{R_1} = \frac{5V - 2.1V}{4k\Omega} \approx 0.725mA$$

V2和V4饱和导通

$$U_{c2} = U_{be4} + U_{ce2} \approx 0.7V + 0.3V = 1V$$


V3和VD1截止

$$U_o = U_{ce4} \approx 0.3V$$

输出低电平

2.4.2 TTL与非门

TTL与非门的结构与工作原理



总结:

当A、B、C三个输入端中任意一个或多个为低电平(0.3V)时，输出高电平。

当A、B、C三个输入端全部为高电平(3.6V)时，输出为低电平。

$$F = \overline{ABC}$$

2.4.2 TTL与非门

TTL与非门的主要外部特性及参数

1) 抗干扰能力


- 输出高电平 U_{OH}
输出低电平 U_{OL}

$U_{OH} \geq 2.4V$, $U_{OL} \leq 0.4V$ 便认为合格

典型值 $U_{OH} = 3.6V$, $U_{OL} = 0.3V$

- 输入高电平 U_{IH}
输入低电平 U_{IL}

典型值 $U_{IH} = 3.6V$, $U_{IL} = 0.3V$



开门电平 $U_{on} = U_{IH(min)}$

典型值 $U_{on} = 1.8V$

关门电平 $U_{off} = U_{IL(max)}$

$U_{off} = 0.8V$

2.4.2 TTL与非门

TTL与非门的主要外部特性及参数

1) 抗干扰能力——输入噪声容限


输入噪声容限：在不影响输出的前提下，输入信号可容忍的最大电平偏离值。

低电平噪声容限：

$$U_{NL} = U_{off} - U_{IL}$$

高电平噪声容限：

$$U_{NH} = U_{IH} - U_{on}$$




2.4.2 TTL与非门

TTL与非门的主要外部特性及参数

2) 驱动负载能力——扇出系数

前后级之间电流的联系




2.4.2 TTL与非门

TTL与非门的主要外部特性及参数

2) 驱动负载能力——扇出系数

前级输出为高电平时：




输出高电平时，前级流出的电流称为拉电流。

2.4.2 TTL与非门

TTL与非门的主要外部特性及参数

2) 驱动负载能力——扇出系数

前级输出为低电平时:



输出低电平时，流入前级的电流称为灌电流。

TTL与非门的主要外部特性及参数

2) 驱动负载能力——扇出系数

由于 I_{OL} 、 I_{OH} 的限制，每个门电路输出端所能驱动的同类型门电路的个数，称为**扇出系数**。

输出低电平时的扇出系数：
$$N_{OL} = \frac{I_{OL\max}}{I_{iL\max}}$$

输出高电平时的扇出系数：
$$N_{OH} = \frac{I_{OH\max}}{I_{iH\max}}$$

取 N_{OH} 和 N_{OL} 中小的一个。

一般与非门的扇出系数为10。

TTL与非门的主要外部特性及参数

3) 传输延迟时间

输出电平的变化落后于输入电平的变化。

原因：


- 二极管、三极管的状态转换需要一定的时间
- 门电路中的寄生电容使得输出信号不能发生跳变

t_{PHL} ：输入信号上升沿中点到输出信号下降沿中点的时间

t_{PLH} ：输入信号下降沿中点到输出信号上升沿中点的时间

平均传输时间：

$$t_{\text{pd}} = \frac{t_{\text{PHL}} + t_{\text{PLH}}}{2}$$



TTL与非门的主要外部特性及参数

4) 功耗

逻辑门电路的功耗由电源电压 V_{CC} 引发的电流 I_{CC} 产生，用 $V_{CC} \times I_{CC}$ 计算，单位为 mW 。

当门电路处于相对稳定工作状态时，将逻辑门输出高电平时的电源电流记为 I_{CCH} ，输出低电平时的电源电流记为 I_{CCL} ，其平均电源电流计算如下：

$$I_{CC(avg)} = \frac{1}{2} (I_{CCH} + I_{CCL})$$

平均功耗为：

$$P(avg) = V_{CC} \times I_{CC(avg)}$$

主要内容

Main Content

概述

TTL与非门

集电极开路门

三态门

CMOS反相器


2.4.3 集电极开路门

推拉式输出结构的局限性：

- 不允许输出端并联使用
- 电源确定后输出高电平不能变化
- 驱动能力不够

➤ 若G1门输出高电平，G2门输出低电平，将两个输出端连接后，G1门的T4和G2门的T5同时导通，产生很大的电流，可能使门电路损坏。

➤ 克服上述局限性的办法：把输出级改成集电极开路的三极管结构。称为**集电极开路的门电路**，简称**OC门**。



2.4.3 集电极开路门



集电极开路与非门工作原理

1. 单个门使用

使用时需外接上拉电阻 R_L

➤ 只要A、B有一个为低电平，则T2、T5截止，Y为高电平，且 $V_{OH} \approx V'_{CC}$ 。

➤ 当A、B均为高电平时，则T2、T5导通，Y为低电平。





2.4.3 集电极开路门

集电极开路与非门工作原理

2. 输出端并联使用（线与）

两个门共用一个上拉电阻 R_L



2.4.3 集电极开路门

集电极开路与非门工作原理


2. 输出端并联使用（线与）

① 当G1门输出高电平(T_5 截止),
G2门输出低电平(T'_5 导通)时,

输出为低电平

$$i = \frac{V'_{CC} - V_{CE(sat)}}{R_L}$$

只要 R_L 足够大, 电流即可被限制
在允许的范围內.



2.4.3 集电极开路门

集电极开路与非门工作原理


2. 输出端并联使用（线与）

② 当G1门、G2门输出均为低电平时， T_5 、 T'_5 均导通

输出为低电平

$$i_1 = i_2 = \frac{1}{2} i = \frac{1}{2} \frac{V'_{CC} - V_{CE(sat)}}{R_L}$$

只要 R_L 能满足情况①的要求
则肯定能满足情况②的要求



2.4.3 集电极开路门

集电极开路与非门工作原理

2. 输出端并联使用（线与）

③ 当G1门、G2门输出均为高电平时， T_5 、 T'_5 均截止


输出为高电平

此时 R_L 值不能太大，否则输出高电平会下降过多，因为有漏电流和负载电流。

$$V_{OH} = V'_{CC} - I_{CC} R_L$$

结论：

输出端并联，实现了与的关系，称为**线与**： $Y=Y_1 Y_2$



主要内容

Main Content

概述

TTL与非门

集电极开路门

三态门

CMOS反相器


2.4.4 三态门

三态门的基本结构和工作原理

在普通门电路中增加使能端 EN 和控制电路，输出可以有高电平、低电平和高阻态。

➤ 当 $EN=1$ 时， D 截止，电路与原TTL电路无区别，输出决定于输入 $Y=\overline{AB}$ 。

➤ 当 $EN=0$ 时， D 导通， V_{C2} 为低电平， T_4 截止。同时， V_{B2} 为低电平， T_2 、 T_5 截止，输出端呈高阻态。




输出端有三种状态：高电平，低电平，高阻态，故称三态门

理解“高阻态”

- 处于高阻态时，电路既不输出高电平，也不输出低电平，仿佛与外部电路断开连接一样
- 高电平代表有较高的电压信号，低电平代表有较低的电压信号，而高阻态表示该引脚没有明确的电压输出，处于一种悬浮状态
- 作用：
 - 实现总线共享：在数字系统中，经常会使用总线来传输数据，多个设备连接到同一总线上。
 - 通过使某些设备的输出处于高阻态，就可以避免多个设备同时向总线输出信号而产生冲突，实现多个设备分时共享总线资源。
 - 例如，在计算机的主板上，多个外设通过总线与 CPU 进行通信，当某个外设不需要使用总线时，其输出端会被设置为高阻态，让出总线控制权，以便其他设备能够使用总线进行数据传输
 - 电路隔离：在测试电路时，为了准确测量某个部分的电气参数，可能需要将其与其他部分隔离开来，此时可以通过设置相关器件的输出为高阻态来实现


2.4.4 三态门

三态门的基本结构和工作原理



功能表：

EN=1	正常工作
EN=0	输出高阻



功能表：

EN=0	正常工作
EN=1	输出高阻

2.4.4 三态门

三态门的应用


• **总线结构：**将输出端并联，将各输出信号**分时**送到公共总线上。

$EN_1=0$ 时， G_1 数据到总线；

$EN_2=0$ 时， G_2 数据到总线；

$EN_i=0$ 时， G_i 数据到总线；

E_{N1} 、 E_{N2} 、 E_{Ni} 轮流接入低电平，将不同数据分时送至总线。



主要内容

Main Content

概述

TTL与非门

集电极开路门

三态门

CMOS反相器

2.4.5 CMOS反相器

电路结构与工作原理



T_1 为PMOS管， T_2 为NMOS管

设 T_2 的开启电压为 $V_{GS(th)N}$ ， T_1 的开启电压为 $V_{GS(th)P}$ ，且 $V_{DD} > |V_{GS(th)N}| + |V_{GS(th)P}|$

1. $v_I = v_{IL} = 0V$ 时

$$|v_{GS1}| = V_{DD} > |V_{GS(th)P}| \implies T_1 \text{导通}$$

$$v_{GS2} = 0V < V_{GS(th)N} \implies T_2 \text{截止}$$





2.4.5 CMOS反相器

电路结构与工作原理

2. $v_I = V_{IH} = V_{DD}$ 时

$$\left. \begin{array}{l} v_{GS1} = 0V < |V_{GS(th)P}| \implies \text{T1截止} \\ v_{GS2} = V_{DD} > V_{GS(th)N} \implies \text{T2导通} \end{array} \right\} v_O = V_{OL} \approx 0V$$

实现“非”的逻辑关系



教材P69

习题#22, #23



武汉大学
Wuhan University

谢谢!

2025-11-20

