

武汉大学计算机学院
《数字逻辑》期末考试试题（B 卷）

2007—2008 学年第二学期（闭卷考试）

班号：_____ 学号：_____ 姓名：_____ 成绩：_____

（注：答案全部写在答题纸上）

一、填空（17 分）


- 1、 $(17.5)_{10} = (\quad)_2 = (\quad)_8 = (\quad)_{16}$
- 2、若 $x = -0.1100$ ，则 $[x]_{\text{原}} = [\quad]$ ， $[x]_{\text{反}} = [\quad]$ ， $[x]_{\text{补}} = [\quad]$ 。
- 3、8421BCD 码 1001 0111 0010 0001 对应的十进制数是 $(\quad)$ ，十进制数 52 对应的余 3 码是 $(\quad)$
- 4、数字逻辑电路可分为 $(\quad)$ 和 $(\quad)$ 两大类。
- 5、PLA 的与陈列是 $(\quad)$ 编程的，或陈列是 $(\quad)$ 编程的。
- 6、若采用奇校验，当信息位为 10111 时，校验位应是 $(\quad)$ 。
- 7、若 $(3)_{10}$ 的 Gray 码为 011，则 $(4)_{10}$ 的 Gray 码可能是 $(\quad)$
- 8、数字系统中，采用 $(\quad)$ 码可以将减法运算转化为加法运算。
- 9、若两输入与非门的输出为 0，则其输入是 $(\quad)$
- 10、要使 JK 触发器在 CP 脉冲作用下的次态与现态相同，JK 的取值应为 $(\quad)$

二、完成下列各题（每小题 10 分，共 20 分）

- 1、证明 $AB + A\bar{B} + \bar{A}B + \bar{A}\bar{B} = 1$
- 2、把函数 $F(A, B, C, D) = \sum m(0, 1, 14, 15) + \sum d(4, 5, 10, 11, 12)$ 化成最简“与__或”式和最简“或__与”式。

三、分析题（每小题 12 分，共 24 分）

- 1、分析图 1 组合逻辑电路，写出表达式，列出真值表，说明电路逻辑功能。



2、对图 2 所示脉冲异步时序逻辑电路

- ① 写出输出函数和激励函数表达式
- ② 列出次态真值表，作出状态图和状态表
- ③ 说明电路功能




图 2

四、设计与应用题（每小题 13 分，共 39 分）

1、作出“1101”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x ，一个输出端 z 。当 x 输入的序列中出现“1101”时，输出 z 为 1，否则 z 为 0，其典型输入输出序列如下：

输入 x 0 1 0 1 1 0 1 1 0 1 0

输出 z 0 0 0 0 0 0 1 0 0 0 0

2、用三一八译码器和适当的逻辑门设计一个全加器电路

3、用 D 触发器作同步时序逻辑电路的存储元件，实现下列最简二进制状态表

D 触发器激励表如下

现 态		次态 $y_2^{(n+1)} y_1^{(n+1)}$ / 输出 Z	
		$x=0$	$x=1$
0	0	01/0	10/0
0	1	11/0	10/0
1	1	10/1	01/0
1	0	00/1	11/1

$Q \rightarrow Q^{n+1}$		D
0	0	0
0	1	1
1	0	0
1	1	1